JPS60158746A - 同期装置 - Google Patents
同期装置Info
- Publication number
- JPS60158746A JPS60158746A JP59014786A JP1478684A JPS60158746A JP S60158746 A JPS60158746 A JP S60158746A JP 59014786 A JP59014786 A JP 59014786A JP 1478684 A JP1478684 A JP 1478684A JP S60158746 A JPS60158746 A JP S60158746A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- synchronization
- converter
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、ディジタル伝送に適する同期装置に関する。
特に、ｍＢ−ｎＢ変換符号伝送方式において監視信号等
の付加信号を多重分離する同期装置に関する。
の付加信号を多重分離する同期装置に関する。
ディジタル信号の伝送においてマーク率の平衡化および
タイミング信号の消失防止のための一つの方法としてｍ
Ｂ−ｎＢ符号が使われている。これは、入力信号’（ｍ
ビット毎に区切り、ｎビットの符号（ｍ（ｎ ）に変換
して伝送するもので、（ｎ−ｍ）ビットの余剰ビットを
利用してマーク率を平衡化し、かつマーク・スペースの
変化点を増してタイミング信号の消失を防ぐことができ
る。
タイミング信号の消失防止のための一つの方法としてｍ
Ｂ−ｎＢ符号が使われている。これは、入力信号’（ｍ
ビット毎に区切り、ｎビットの符号（ｍ（ｎ ）に変換
して伝送するもので、（ｎ−ｍ）ビットの余剰ビットを
利用してマーク率を平衡化し、かつマーク・スペースの
変化点を増してタイミング信号の消失を防ぐことができ
る。
このような伝送方式において監視信号、打合せ回線ある
いはフレーム同期信号を伝送する方法としては、これら
付加信号のための余剰ビットを挿入し、これにｍＢ−ｎ
Ｂ符号変換を縦続して行う方法がとられていた。すなわ
ち、まず元の信号の一定周期毎に付加ビットを挿入して
フレームを構成し、しかる後にｍＢ−ｎＢ変換をして伝
送路に送出していた。
いはフレーム同期信号を伝送する方法としては、これら
付加信号のための余剰ビットを挿入し、これにｍＢ−ｎ
Ｂ符号変換を縦続して行う方法がとられていた。すなわ
ち、まず元の信号の一定周期毎に付加ビットを挿入して
フレームを構成し、しかる後にｍＢ−ｎＢ変換をして伝
送路に送出していた。
この従来方法では伝送路符号が完全にｍＢ−ｎＢ変換則
を満すという利点があるが、受信側においては二重の同
期操作、すなわちｍＢ−ｎＢ符号に対する同期とフレー
ム同期を縦続してとらなければならなかった。このため
同期に必要な回路規模が大きくなると共に同期引込み時
間が長くなる欠点があった。
を満すという利点があるが、受信側においては二重の同
期操作、すなわちｍＢ−ｎＢ符号に対する同期とフレー
ム同期を縦続してとらなければならなかった。このため
同期に必要な回路規模が大きくなると共に同期引込み時
間が長くなる欠点があった。
本発明は、上記の欠点を除去し、回路規模が小さく同期
速度の速い付加信号伝送方式の受信器の同期装置を提供
することを目的とする。
速度の速い付加信号伝送方式の受信器の同期装置を提供
することを目的とする。
本発明は、ｋビットの主信号毎にＬビットの付加信号が
挿入され、ｍＢ−ｎＢ符号変換が施され（ただしに十／
、はｍの整数倍に選ばれる。）た符号を入力信号とし、
この入力信号をｍＢ−ｎＢ逆変換するｍＢ−ｎＢ逆変換
器と、このｍＢ−ｎＢ逆変換器により変換された信号を
主信号と付加信号とに分離する多重分離器と、上記入力
信号に同期したクロック信号を１／ｎ分周した符号同期
信号を上記ｍＢ−ｎＢ逆変換器に与える１／ｎカウンタ
と、上記ｍＢ−ｎＢ逆変換器より出力される符号則違反
信号を入力し、上記１７ｎカウンタに位相シフト信号と
して出力する第一の位相制御器とを備えたｍＢ−ｎＢ変
換符号伝送方式の同期装置において、上記１／ｎカウン
タからの符号同期信号をｍ／（ｋ＋４）分周した同期信
号を発生しこの同期信号を上記多重分離器に出力するｍ
／（ｋ＋ｔ）カウンタと、上記多重分離器からの同期外
れ信号を入力し、上記ｍ／（ｋ＋ｔ）カウンタに位相シ
フト信号として出力する第二の位相制御器とを備えたこ
とを特徴とする。
挿入され、ｍＢ−ｎＢ符号変換が施され（ただしに十／
、はｍの整数倍に選ばれる。）た符号を入力信号とし、
この入力信号をｍＢ−ｎＢ逆変換するｍＢ−ｎＢ逆変換
器と、このｍＢ−ｎＢ逆変換器により変換された信号を
主信号と付加信号とに分離する多重分離器と、上記入力
信号に同期したクロック信号を１／ｎ分周した符号同期
信号を上記ｍＢ−ｎＢ逆変換器に与える１／ｎカウンタ
と、上記ｍＢ−ｎＢ逆変換器より出力される符号則違反
信号を入力し、上記１７ｎカウンタに位相シフト信号と
して出力する第一の位相制御器とを備えたｍＢ−ｎＢ変
換符号伝送方式の同期装置において、上記１／ｎカウン
タからの符号同期信号をｍ／（ｋ＋４）分周した同期信
号を発生しこの同期信号を上記多重分離器に出力するｍ
／（ｋ＋ｔ）カウンタと、上記多重分離器からの同期外
れ信号を入力し、上記ｍ／（ｋ＋ｔ）カウンタに位相シ
フト信号として出力する第二の位相制御器とを備えたこ
とを特徴とする。
本発明の実施例について図面を参°照して説明する。第
１図は本発明一実施例同期装置のブロック構成図である
。この装置は通信装置の受信側に設置される同期装置で
ある。第１図において、入力端子１０１にｍＢ−ｎＢ符
号化された多重信号ａが印加される。入力端子１０１は
ｍＢ−ｎＢ逆変換器１０２に接続され、多重化信号ａは
ｎビット毎にｍビットの符号に逆変換される。ｍＢ−ｎ
Ｂ逆変換器１０２は、直列信号をｎビット毎の並列信号
に変換する直列並列変換器１０３とこの並列信号をアド
レスとしｍビットの符号を出力するメモリ１０４とｍビ
ットの並列信号を直列信号に変換する並列直列変換器１
０５とから成る。この直列信号ｅは多重分離器１０６に
印加され、分離されて主信号１と付加信号ｊがそれぞれ
出力端子１０７ 、１０８に出方される。
１図は本発明一実施例同期装置のブロック構成図である
。この装置は通信装置の受信側に設置される同期装置で
ある。第１図において、入力端子１０１にｍＢ−ｎＢ符
号化された多重信号ａが印加される。入力端子１０１は
ｍＢ−ｎＢ逆変換器１０２に接続され、多重化信号ａは
ｎビット毎にｍビットの符号に逆変換される。ｍＢ−ｎ
Ｂ逆変換器１０２は、直列信号をｎビット毎の並列信号
に変換する直列並列変換器１０３とこの並列信号をアド
レスとしｍビットの符号を出力するメモリ１０４とｍビ
ットの並列信号を直列信号に変換する並列直列変換器１
０５とから成る。この直列信号ｅは多重分離器１０６に
印加され、分離されて主信号１と付加信号ｊがそれぞれ
出力端子１０７ 、１０８に出方される。
入力端子１０９に入力端子１０１に入力する多重化信号
ａに同期したクロック信号ｃ’ｋが印加され、カウンタ
ｕＯにより１／ｎに分周されて直列並列変換器１０３の
語同期信号すとして印加される。ｍＢ−ｎＢ逆変換器１
０２から出力される符号則違反信号Ｃは位相制御器１１
１により位相制御信号ｄに変換され上記カウンタ１１０
に印加される。
ａに同期したクロック信号ｃ’ｋが印加され、カウンタ
ｕＯにより１／ｎに分周されて直列並列変換器１０３の
語同期信号すとして印加される。ｍＢ−ｎＢ逆変換器１
０２から出力される符号則違反信号Ｃは位相制御器１１
１により位相制御信号ｄに変換され上記カウンタ１１０
に印加される。
ここで本発明の特徴とするところは、一点鎖線で囲壕れ
た付加信号の同期部分である。カウンタ１１０からの語
同期信号すは、カウンタ１１２に加えられ、ｍ／（ｋ＋
１）分周されて多重分離器１０６の同期信号ｆとして印
加される。多重分離器１０６より出力される同期外れ信
号ｇは位相制御器１１３により位相制御信号ｈＫ変換さ
れて前記カウンタ１１２に歩遊信号として印加される。
た付加信号の同期部分である。カウンタ１１０からの語
同期信号すは、カウンタ１１２に加えられ、ｍ／（ｋ＋
１）分周されて多重分離器１０６の同期信号ｆとして印
加される。多重分離器１０６より出力される同期外れ信
号ｇは位相制御器１１３により位相制御信号ｈＫ変換さ
れて前記カウンタ１１２に歩遊信号として印加される。
このように構成された同期装置の動作について説明する
。第２図は本発明の同期装置の語同期の過程を示す各信
号のタイムチャートである。第２図に示す符号は第１図
に示す「×」印の部分の信号を示す。入力端子１０１に
印加されるｍＢ−ｎＢ符号化された多重信号ａはにビッ
トの主信号１毎にｔビットの付加信号ｊを挿入し、ｍＢ
−ｎＢ変換された信号であり、ｋ＋ｔがｍの整数倍に選
ばれている。第２図に示す多重信号ａはｍ＝３ 、 ｎ
＝４ 、 ｔ＝１の場合を示している。この結果（ｋ＋
ｚ）／ｍ符号語毎に付加信号ｊ（斜線で示す。）の含ま
れた符号語が現われる。多重信号ａの太線は符号語の正
しい区切りを示す。クロック信号ｃｋはカウンタ１１０
によυ１／ｎに分周され、語同期信号すとなってｍＢ−
ｎＢ逆変換器１０２に印加される。符号の逆変換は語同
期信号すの符号語の区切りにより行われる。
。第２図は本発明の同期装置の語同期の過程を示す各信
号のタイムチャートである。第２図に示す符号は第１図
に示す「×」印の部分の信号を示す。入力端子１０１に
印加されるｍＢ−ｎＢ符号化された多重信号ａはにビッ
トの主信号１毎にｔビットの付加信号ｊを挿入し、ｍＢ
−ｎＢ変換された信号であり、ｋ＋ｔがｍの整数倍に選
ばれている。第２図に示す多重信号ａはｍ＝３ 、 ｎ
＝４ 、 ｔ＝１の場合を示している。この結果（ｋ＋
ｚ）／ｍ符号語毎に付加信号ｊ（斜線で示す。）の含ま
れた符号語が現われる。多重信号ａの太線は符号語の正
しい区切りを示す。クロック信号ｃｋはカウンタ１１０
によυ１／ｎに分周され、語同期信号すとなってｍＢ−
ｎＢ逆変換器１０２に印加される。符号の逆変換は語同
期信号すの符号語の区切りにより行われる。
いま、区間Ｉに示すように、語同期信号すが多重信号ａ
に示す符号語の正しい区切りと一致していないとする。
に示す符号語の正しい区切りと一致していないとする。
このとき、’ ｍＢ−ｎＢ逆変換器１０２は符号則違反
信号Ｃを位相制御器１１１に出力する。
信号Ｃを位相制御器１１１に出力する。
この符号則違反信号Ｃがあらかじめ定められた値になっ
たとき、位相制御器１１１は移相信号ｄをカウンタ１１
０に対して出力する。
たとき、位相制御器１１１は移相信号ｄをカウンタ１１
０に対して出力する。
この結果、カウンタ１１０の出力位相がずらされ、区間
■に示すように、カウンタ１１０からの語同期信号すが
多重化信号ａに示す符号語の正しい位相に会わされる。
■に示すように、カウンタ１１０からの語同期信号すが
多重化信号ａに示す符号語の正しい位相に会わされる。
区間■では多重化信号ａのｎビットの符号語は正しく復
号されｍビットの直列信号ｅとなって多重分離器１０６
に供給される。
号されｍビットの直列信号ｅとなって多重分離器１０６
に供給される。
次に付加信号ｊに対する同期過程を説明する。
第６図は本発明の同期装置の付加信号の同期過程を示す
各信号のタイムチャートである。第３図に示す符号は第
１図に示す「×」印の部分の信号を示す。第３図におい
て、多重分離器１０６に供給される直列信号ｅはに＝８
、 ｔ＝＝１の場合を示す。 ８ビツト毎に１ビツト
の付加信号１が挿入されている。ｋ十ｔ（８＋１＝９）
はｍ（５）の３倍であるため、３符号語毎に斜線で示す
付加信号ｊが現われる。
各信号のタイムチャートである。第３図に示す符号は第
１図に示す「×」印の部分の信号を示す。第３図におい
て、多重分離器１０６に供給される直列信号ｅはに＝８
、 ｔ＝＝１の場合を示す。 ８ビツト毎に１ビツト
の付加信号１が挿入されている。ｋ十ｔ（８＋１＝９）
はｍ（５）の３倍であるため、３符号語毎に斜線で示す
付加信号ｊが現われる。
カウンタ１１０から出力されるｍＢ−ｎ’Ｂ符号の語同
期４５号すは、ｍＢ−ｎＢ符号が正しく復号されている
場合には、直列信号ｅのｍ（３）ビット毎に同期してい
る。語同期信号すは、カウンタ１１２によりｍ／（ｋ＋
ｔ）（７−）に分周され多重分離器１０６に同期信号ｆ
として供給される。いま区間■に示すように多重分離の
ための同期信号ｆが付加信号ｊの位置（斜線部）に同期
してぃなかったとする。
期４５号すは、ｍＢ−ｎＢ符号が正しく復号されている
場合には、直列信号ｅのｍ（３）ビット毎に同期してい
る。語同期信号すは、カウンタ１１２によりｍ／（ｋ＋
ｔ）（７−）に分周され多重分離器１０６に同期信号ｆ
として供給される。いま区間■に示すように多重分離の
ための同期信号ｆが付加信号ｊの位置（斜線部）に同期
してぃなかったとする。
このとき多重分離器１０６は同期外れを検出し、同期外
れ信号ｇを出方する。
れ信号ｇを出方する。
この同期外れ係号ｇは位相制御器１１３に印加され、同
期外れであることが確認さにたときに、移相信号りをカ
ウンタ１１２に対して出力し、カウンタ１１２の出力位
相をずらす。この操作はカウンタ１１２からの同期信号
ｆが直列信号ｅの付加信号ｊ挿入位置に一致するまで続
けられ、最終時に区間■に示すように直列信号ｅと同期
信号ｆの位相が一致する。この結果、多重分離器１０６
がらは正しく分離された主信号１と付加信号ｊが端子１
０７と１０８とに出力される。
期外れであることが確認さにたときに、移相信号りをカ
ウンタ１１２に対して出力し、カウンタ１１２の出力位
相をずらす。この操作はカウンタ１１２からの同期信号
ｆが直列信号ｅの付加信号ｊ挿入位置に一致するまで続
けられ、最終時に区間■に示すように直列信号ｅと同期
信号ｆの位相が一致する。この結果、多重分離器１０６
がらは正しく分離された主信号１と付加信号ｊが端子１
０７と１０８とに出力される。
上記カウンタ１１２の位相シフトは第３図に示す同期信
号ｆ、すなわち、ｍビット毎に行われる。
号ｆ、すなわち、ｍビット毎に行われる。
したがって、縦来方法によって１ビツト毎に位相をずら
せて同期状態に追込む方法に比較してｍ倍の速さで付加
信号ｊの同期を行うことができる。
せて同期状態に追込む方法に比較してｍ倍の速さで付加
信号ｊの同期を行うことができる。
第１図に示す実施例において、ｍ Ｂ ７ ｎ１３逆変
換器１０２における符号則違反の検出は、例えば、メモ
リ１０４の語長を（ｍ十〇ビットにし、追加した１ビツ
トに許された符号語であるがあるいは許されない符号語
であるかの識別ビットを割当てるような方法で行うこと
ができる。
換器１０２における符号則違反の検出は、例えば、メモ
リ１０４の語長を（ｍ十〇ビットにし、追加した１ビツ
トに許された符号語であるがあるいは許されない符号語
であるかの識別ビットを割当てるような方法で行うこと
ができる。
第１図における位相制御器１１１ 、１１３としては、
例えば、入力信号である符号則違反信号Ｃあるいは同期
外れ信号ｇが、定められた時間内に一定数以上発生した
ときに、移相信号ｆを発生するような方法で実現される
。
例えば、入力信号である符号則違反信号Ｃあるいは同期
外れ信号ｇが、定められた時間内に一定数以上発生した
ときに、移相信号ｆを発生するような方法で実現される
。
第１図に示す多重分離器１０６の同期外れ検出は、例え
ば、付加信号の一定周期毎にパリティビットを挿入し、
このパリティ違反を検出することにより行うことができ
る。
ば、付加信号の一定周期毎にパリティビットを挿入し、
このパリティ違反を検出することにより行うことができ
る。
以上詳細に説明したように、本発明は、位相制御器およ
びカウンタを設は付加信号に対する同期を行うことによ
り、付加信号を挿入し、ｍＢ−ｎＢ変換された信号を復
号分離する際に回路規模が小さくて、しかも高速で同期
状態に引込むことができる優れた効果がある。したがっ
て、ディジタル伝送に適用して極めて効果の大きいもの
である。
びカウンタを設は付加信号に対する同期を行うことによ
り、付加信号を挿入し、ｍＢ−ｎＢ変換された信号を復
号分離する際に回路規模が小さくて、しかも高速で同期
状態に引込むことができる優れた効果がある。したがっ
て、ディジタル伝送に適用して極めて効果の大きいもの
である。
第１図は本発明一実施例同期装置のブロック構成図。
第２図はその語同期の過程を示す各信号のタイムチャー
ト。 第５図はその付加信号に対する同期過程を示す各信号の
タイムチャート。 １０１−・・入力端子、１０２− ｍＢ−ｎＢ逆変換器
、１０３・・・直列並列変換器、１０４−・・メモリ、
１０５・・・並列直列変換器、１０６・・・多重分離器
、１０７・・・出力端子。 １０８・・・出力端子、１０９・・・入力端子、１１０
・・・１／ｎカウンタ、１１１ 、１１３−・・位相制
御器、１１２ ・ｍ／（ｋ十ｔ）カウンタ。 特許出願人 日本電気株式会社 代理人 弁理士弁 出 直 孝 第 １ 図 ＣＫＬＬＬｊ土■Ｕ上り１土口」土■工３２ 図 Ｍ ３ 図
ト。 第５図はその付加信号に対する同期過程を示す各信号の
タイムチャート。 １０１−・・入力端子、１０２− ｍＢ−ｎＢ逆変換器
、１０３・・・直列並列変換器、１０４−・・メモリ、
１０５・・・並列直列変換器、１０６・・・多重分離器
、１０７・・・出力端子。 １０８・・・出力端子、１０９・・・入力端子、１１０
・・・１／ｎカウンタ、１１１ 、１１３−・・位相制
御器、１１２ ・ｍ／（ｋ十ｔ）カウンタ。 特許出願人 日本電気株式会社 代理人 弁理士弁 出 直 孝 第 １ 図 ＣＫＬＬＬｊ土■Ｕ上り１土口」土■工３２ 図 Ｍ ３ 図
Claims (1)
- （１）ｋビットの主信号毎にＬビットの付加信号が挿入
され、ｍＢ−ｎＢ符号変換が施され（ただしに＋ｔはｍ
の整数倍に選ばれる。）た符号を入力信号とし、この入
力信号をｍＢ−ｎＢ逆変換するｍＢ−ｎＢ逆変換器と、 このｍＢ−ｎＢ逆変換器により変換された信号を主信号
と付加信号とに分離する多重分離器と、上１己入力信号
に同期したクロック信号を１／ｎ分周した符号同期信号
を上記ｍＢ−ｎＢ逆変換器に与える１／ｎカウンタと、 上記ｍＢ−ｎＢ逆変換器より出力される符号則違反信号
を入力し、上記ｉ／ｎカウンタに位相シフト信号として
出力する第一の位相制御器と全備えたｍＢ−ｎＢ変換符
号伝送方式の同期装置にしいて、 上記１／ｎカウンタからの符号同期信号をｍ／（ｋ＋ｔ
）分周した同期信号を発生しこの同期信号を上記多重分
離器に出力するｍ／（ｋ＋ｔ）カウンタと、上記多重分
離器からの同期外れ信号を入力し、上記ｍ／（ｋ＋ｔ
）カウンタに位相シフト信号として出力する第二の位相
制御器と を備えたことを特徴とする同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014786A JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014786A JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60158746A true JPS60158746A (ja) | 1985-08-20 |
| JPH0234538B2 JPH0234538B2 (ja) | 1990-08-03 |
Family
ID=11870735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59014786A Granted JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60158746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282741A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 同期装置 |
-
1984
- 1984-01-30 JP JP59014786A patent/JPS60158746A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282741A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 同期装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0234538B2 (ja) | 1990-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667324A (en) | Network multiplex structure | |
| US4759018A (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
| US5426644A (en) | Parallel code transmission method and apparatus of the same | |
| EP0535768B1 (en) | Telecommunications system with an arbitrary alignment parallel framer | |
| JPH04261239A (ja) | デジタルｔｄｍデータストリームをポインタ処理する方法およびシステム | |
| CA2192923C (en) | Channel multiplex demultiplex method and channel multiplex demultiplex unit | |
| SE457308B (sv) | Kodningsfoerfarande vid oeverfoering av ett antal oeversamplade datakanaler jaemte anordning foer utfoerande av foerfarandet | |
| US4829518A (en) | Multiplexing apparatus having BSI-code processing and bit interleave functions | |
| EP0302112A1 (en) | Multiplex dividing apparatus in a synchronous multiplexing system | |
| US3065303A (en) | Input i | |
| EP0481267A2 (en) | Frame alignment circuit | |
| JPS60158746A (ja) | 同期装置 | |
| US4498167A (en) | TDM Communication system | |
| CA1291832C (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
| US4736372A (en) | Method and apparatus of transmission for a digital signal | |
| JPS6282741A (ja) | 同期装置 | |
| GB2323503A (en) | ATM cell synchronisation circuit | |
| JP3317296B2 (ja) | チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置 | |
| JP2573766B2 (ja) | 映像信号送受信装置 | |
| JPH0321130A (ja) | 多重分離タイミング同期方式 | |
| JPH02100436A (ja) | ブロック同期方式 | |
| JPH06188867A (ja) | ディジタル信号通信方式 | |
| JPH06350547A (ja) | ディジタル信号の多重化伝送方式 | |
| JPH0211191B2 (ja) | ||
| JPH05268207A (ja) | フレーム同期システム |