JPH0234538B2 - - Google Patents
Info
- Publication number
- JPH0234538B2 JPH0234538B2 JP59014786A JP1478684A JPH0234538B2 JP H0234538 B2 JPH0234538 B2 JP H0234538B2 JP 59014786 A JP59014786 A JP 59014786A JP 1478684 A JP1478684 A JP 1478684A JP H0234538 B2 JPH0234538 B2 JP H0234538B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- counter
- code
- demultiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000010363 phase shift Effects 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、デイジタル伝送に適する同期装置に
関する。特に、mB−nB変換符号伝送方式におい
て監視信号等の付加信号を多重分離する同期装置
に関する。
関する。特に、mB−nB変換符号伝送方式におい
て監視信号等の付加信号を多重分離する同期装置
に関する。
デイジタル信号の伝送においてマーク率の平衡
化およびタイミング信号の消失防止のための一つ
の方法としてmB−nB符号が使われている。これ
は、入力信号をｍビツト毎に区切り、ｎビツトの
符号（ｍ＜ｎ）に変換して伝送するもので、（ｎ
−ｍ）ビツトの余剰ビツトを利用してマーク率を
平衡化し、かつマーク・スペースの変化点を増し
てタイミング信号の消失を防ぐことができる。
化およびタイミング信号の消失防止のための一つ
の方法としてmB−nB符号が使われている。これ
は、入力信号をｍビツト毎に区切り、ｎビツトの
符号（ｍ＜ｎ）に変換して伝送するもので、（ｎ
−ｍ）ビツトの余剰ビツトを利用してマーク率を
平衡化し、かつマーク・スペースの変化点を増し
てタイミング信号の消失を防ぐことができる。
このような伝送方式において監視信号、打合せ
回線あるいはフレーム同期信号を伝送する方法と
しては、これら付加信号のための余剰ビツトを挿
入し、これにmB−nB符号変換を継続して行う方
法がとられていた。すなわち、まず元の信号の一
定周期毎に付加ビツトを挿入してフレームを構成
し、しかる後にmB−nB変換をして伝送路に送出
していた。
回線あるいはフレーム同期信号を伝送する方法と
しては、これら付加信号のための余剰ビツトを挿
入し、これにmB−nB符号変換を継続して行う方
法がとられていた。すなわち、まず元の信号の一
定周期毎に付加ビツトを挿入してフレームを構成
し、しかる後にmB−nB変換をして伝送路に送出
していた。
この従来方法では伝送路符号が完全にmB−nB
変換則を満すという利点があるが、受信側におい
ては二重の同期操作、すなわちmB−nB符号に対
する同期とフレーム同期を縦続してとらなければ
ならなかつた。このため同期に必要な回路規模が
大きくなると共に同期引込み時間が長くなる欠点
があつた。
変換則を満すという利点があるが、受信側におい
ては二重の同期操作、すなわちmB−nB符号に対
する同期とフレーム同期を縦続してとらなければ
ならなかつた。このため同期に必要な回路規模が
大きくなると共に同期引込み時間が長くなる欠点
があつた。
本発明は、上記の欠点を除去し、回路規模が小
さく同期速度の速い付加信号伝送方式の受信器の
同期装置を提供することを目的とする。
さく同期速度の速い付加信号伝送方式の受信器の
同期装置を提供することを目的とする。
本発明は、ｋビツトの主信号毎にｌビツトの付
加信号が挿入され、mB−nB符号変換が施され
（ただしｋ＋ｌはｍの整数倍に選ばれる。）た符号
を入力信号とし、この入力信号をmB−nB逆変換
するmB−nB逆変換器と、このmB−nB逆変換器
により変換された信号を主信号と付加信号とに分
離する多重分離器と、上記入力信号に同期したク
ロツク信号を１／ｎ分周した符号同期信号を上記
mB−nB逆変換器に与える１／ｎカウンタと、上
記mB−nB逆変換器により出力される符号則違反
信号を入力し、上記１／ｎカウンタに位相シフト
信号として出力する第一の位相制御器とを備えた
mB−nB変換符号伝送方式の同期装置において、
上記１／ｎカウンタからの符号同期信号をｍ／
（ｋ＋ｌ）分周した同期信号を発生しこの同期信
号を上記多重分離器に出力するｍ／（ｋ＋ｌ）カ
ウンタと、上記多重分離器からの同期外れ信号を
入力し、上記ｍ／（ｋ＋ｌ）カウンタに位相シフ
ト信号として出力する第二の位相制御器とを備え
たことを特徴とする。
加信号が挿入され、mB−nB符号変換が施され
（ただしｋ＋ｌはｍの整数倍に選ばれる。）た符号
を入力信号とし、この入力信号をmB−nB逆変換
するmB−nB逆変換器と、このmB−nB逆変換器
により変換された信号を主信号と付加信号とに分
離する多重分離器と、上記入力信号に同期したク
ロツク信号を１／ｎ分周した符号同期信号を上記
mB−nB逆変換器に与える１／ｎカウンタと、上
記mB−nB逆変換器により出力される符号則違反
信号を入力し、上記１／ｎカウンタに位相シフト
信号として出力する第一の位相制御器とを備えた
mB−nB変換符号伝送方式の同期装置において、
上記１／ｎカウンタからの符号同期信号をｍ／
（ｋ＋ｌ）分周した同期信号を発生しこの同期信
号を上記多重分離器に出力するｍ／（ｋ＋ｌ）カ
ウンタと、上記多重分離器からの同期外れ信号を
入力し、上記ｍ／（ｋ＋ｌ）カウンタに位相シフ
ト信号として出力する第二の位相制御器とを備え
たことを特徴とする。
本発明の実施例について図面を参照して説明す
る。第１図は本発明一実施例同期装置のブロツク
構成図である。この装置は通信装置の受信側に設
置される同期装置である。第１図において、入力
端子１０１にmB−nB符号化された多重信号ａが
印加される。入力端子１０１はmB−nB逆変換器
１０２に接続され、多重化信号ａはｎビツト毎に
ｍビツトの符号に逆変換される。mB−nB逆変換
器１０２は、直列信号をｎビツト毎の並列信号に
変換する直列並列変換器１０３とこの並列信号を
アドレスとしｍビツトの符号を出力するメモリ１
０４とｍビツトの並列信号を直列信号に変換する
並列直列変換器１０５とから成る。この直列信号
ｅは多重分離器１０６に印加され、分離されて主
信号ｉと付加信号ｊがそれぞれ出力端子１０７，
１０８に出力される。
る。第１図は本発明一実施例同期装置のブロツク
構成図である。この装置は通信装置の受信側に設
置される同期装置である。第１図において、入力
端子１０１にmB−nB符号化された多重信号ａが
印加される。入力端子１０１はmB−nB逆変換器
１０２に接続され、多重化信号ａはｎビツト毎に
ｍビツトの符号に逆変換される。mB−nB逆変換
器１０２は、直列信号をｎビツト毎の並列信号に
変換する直列並列変換器１０３とこの並列信号を
アドレスとしｍビツトの符号を出力するメモリ１
０４とｍビツトの並列信号を直列信号に変換する
並列直列変換器１０５とから成る。この直列信号
ｅは多重分離器１０６に印加され、分離されて主
信号ｉと付加信号ｊがそれぞれ出力端子１０７，
１０８に出力される。
入力端子１０９に入力端子１０１に入力する多
重化信号ａに同期したクロツク信号ckが印加さ
れ、カウンタ１１０により１／ｎに分周されて直
列並列変換器１０３の語同期信号ｂとして印加さ
れる。mB−nB逆変換器１０２から出力される符
号則違反信号ｃは位相制御器１１１により位相制
御信号ｄに変換され上記カウンタ１１０に印加さ
れる。
重化信号ａに同期したクロツク信号ckが印加さ
れ、カウンタ１１０により１／ｎに分周されて直
列並列変換器１０３の語同期信号ｂとして印加さ
れる。mB−nB逆変換器１０２から出力される符
号則違反信号ｃは位相制御器１１１により位相制
御信号ｄに変換され上記カウンタ１１０に印加さ
れる。
ここで本発明の特徴とするところは、一点鎖線
で囲まれた付加信号の同期部分である。カウンタ
１１０からの語同期信号ｂは、カウンタ１１２に
加えられ、ｍ／（ｋ＋ｌ）分周されて多重分離器
１０６の同期信号ｆとして印加される。多重分離
器１０６より出力される同期外れ信号ｇは位相制
御器１１３により位相制御信号ｈに変換されて前
記カウンタ１１２に歩遊信号として印加される。
で囲まれた付加信号の同期部分である。カウンタ
１１０からの語同期信号ｂは、カウンタ１１２に
加えられ、ｍ／（ｋ＋ｌ）分周されて多重分離器
１０６の同期信号ｆとして印加される。多重分離
器１０６より出力される同期外れ信号ｇは位相制
御器１１３により位相制御信号ｈに変換されて前
記カウンタ１１２に歩遊信号として印加される。
このように構成された同期装置の動作について
説明する。第２図は本発明の同期装置の語同期の
過程を示す各信号のタイムチヤートである。第２
図に示す符号は第１図に示す「×」印の部分の信
号を示す。入力端子１０１に印加されるmB−nB
符号化された多重信号ａはｋビツトの主信号ｉ毎
にｌビツトの付加信号ｊを挿入し、mB−nB変換
された信号であり、ｋ＋ｌがｍの整数倍に選ばれ
ている。第２図に示す多重信号ａはｍ＝３、ｎ＝
４、ｌ＝１の場合を示している。この結果（ｋ＋
ｌ）／ｍ符号語毎に付加信号ｊ（斜線で示す。）の
含まれた符号語が現われる。多重信号ａの太線は
符号語の正しい区切りを示す。クロツク信号ck
はカウンタ１１０により１／ｎに分周され、語同
期信号ｂとなつてmB−nB逆変換器１０２に印加
される。符号の逆変換は語同期信号ｂの符号語の
区切りにより行われる。
説明する。第２図は本発明の同期装置の語同期の
過程を示す各信号のタイムチヤートである。第２
図に示す符号は第１図に示す「×」印の部分の信
号を示す。入力端子１０１に印加されるmB−nB
符号化された多重信号ａはｋビツトの主信号ｉ毎
にｌビツトの付加信号ｊを挿入し、mB−nB変換
された信号であり、ｋ＋ｌがｍの整数倍に選ばれ
ている。第２図に示す多重信号ａはｍ＝３、ｎ＝
４、ｌ＝１の場合を示している。この結果（ｋ＋
ｌ）／ｍ符号語毎に付加信号ｊ（斜線で示す。）の
含まれた符号語が現われる。多重信号ａの太線は
符号語の正しい区切りを示す。クロツク信号ck
はカウンタ１１０により１／ｎに分周され、語同
期信号ｂとなつてmB−nB逆変換器１０２に印加
される。符号の逆変換は語同期信号ｂの符号語の
区切りにより行われる。
いま、区間に示すように、語同期信号ｂが多
重信号ａに示す符号語の正しい区切りと一致して
いないとする。このとき、mB−nB逆変換器１０
２は符号則違反信号ｃを位相制御器１１１に出力
する。この符号則違反信号ｃがあらかじめ定めら
れた値になつたとき、位相制御器１１１は移相信
号ｄをカウンタ１１０に対して出力する。
重信号ａに示す符号語の正しい区切りと一致して
いないとする。このとき、mB−nB逆変換器１０
２は符号則違反信号ｃを位相制御器１１１に出力
する。この符号則違反信号ｃがあらかじめ定めら
れた値になつたとき、位相制御器１１１は移相信
号ｄをカウンタ１１０に対して出力する。
この結果、カウンタ１１０の出力位相がずらさ
れ、区間に示すように、カウンタ１１０からの
語同期信号ｂが多重化信号ａに示す符号語の正し
い位相に合わされる。区間では多重化信号ａの
ｎビツトの符号語は正しく復号されｍビツトの直
列信号ｅとなつて多重分離器１０６に供給され
る。
れ、区間に示すように、カウンタ１１０からの
語同期信号ｂが多重化信号ａに示す符号語の正し
い位相に合わされる。区間では多重化信号ａの
ｎビツトの符号語は正しく復号されｍビツトの直
列信号ｅとなつて多重分離器１０６に供給され
る。
次に付号信号ｊに対する同期過程を説明する。
第３図は本発明の同期装置の付加信号の同期過程
を示す各信号のタイムチヤートである。第３図に
示す符号は第１図に示す「×」印の部分の信号を
示す。第３図において、多重分離器１０６に供給
される直列信号ｅはｋ＝８、ｌ＝１の場合を示
す。８ビツト毎に１ビツトの付加信号ｉが挿入さ
れている。ｋ＋ｌ（８＋１＝９）はｍ(3)の３倍で
あるため、３符号語毎に斜線で示す付加信号ｊが
現われる。
第３図は本発明の同期装置の付加信号の同期過程
を示す各信号のタイムチヤートである。第３図に
示す符号は第１図に示す「×」印の部分の信号を
示す。第３図において、多重分離器１０６に供給
される直列信号ｅはｋ＝８、ｌ＝１の場合を示
す。８ビツト毎に１ビツトの付加信号ｉが挿入さ
れている。ｋ＋ｌ（８＋１＝９）はｍ(3)の３倍で
あるため、３符号語毎に斜線で示す付加信号ｊが
現われる。
カウンタ１１０から出力されるmB−nB符号の
語同期信号ｂは、mB−nB符号が正しく復号され
ている場合には、直列信号ｅのｍ(3)ビツト毎に同
期している。語同期信号ｂは、カウンタ１１２に
よりｍ／（ｋ＋ｌ）（1/3）に分周され多重分離器
１０６に同期信号ｆとして供給される。いま区間
に示すように多重分離のための同期信号ｆが付
加信号ｊの位置（斜線部）に同期していなかつた
とする。このとき多重分離器１０６は同期外れを
検出し、同期外れ信号ｇを出力する。
語同期信号ｂは、mB−nB符号が正しく復号され
ている場合には、直列信号ｅのｍ(3)ビツト毎に同
期している。語同期信号ｂは、カウンタ１１２に
よりｍ／（ｋ＋ｌ）（1/3）に分周され多重分離器
１０６に同期信号ｆとして供給される。いま区間
に示すように多重分離のための同期信号ｆが付
加信号ｊの位置（斜線部）に同期していなかつた
とする。このとき多重分離器１０６は同期外れを
検出し、同期外れ信号ｇを出力する。
この同期外れ信号ｇは位相制御器１１３に印加
され、同期外れであることが確認されたときに、
移相信号ｈをカウンタ１１２に対して出力し、カ
ウンタ１１２の出力位相をずらす。この操作はカ
ウンタ１１２からの同期信号ｆが直列信号ｅの付
加信号ｊ挿入位置に一致するまで続けられ、最終
的に区間に示すように直列信号ｅと同期信号ｆ
の位相が一致する。この結果、多重分離器１０６
からは正しく分離された主信号ｉと付加信号ｊが
端子１０７と１０８とに出力される。
され、同期外れであることが確認されたときに、
移相信号ｈをカウンタ１１２に対して出力し、カ
ウンタ１１２の出力位相をずらす。この操作はカ
ウンタ１１２からの同期信号ｆが直列信号ｅの付
加信号ｊ挿入位置に一致するまで続けられ、最終
的に区間に示すように直列信号ｅと同期信号ｆ
の位相が一致する。この結果、多重分離器１０６
からは正しく分離された主信号ｉと付加信号ｊが
端子１０７と１０８とに出力される。
上記カウンタ１１２の位相シフトは第３図に示
す同期信号ｆ、すなわち、ｍビツト毎に行われ
る。したがつて、縦来方法によつて１ビツト毎に
位相をずらせて同期状態に追込む方法に比較して
ｍ倍の速さで付加信号ｊの同期を行うことができ
る。
す同期信号ｆ、すなわち、ｍビツト毎に行われ
る。したがつて、縦来方法によつて１ビツト毎に
位相をずらせて同期状態に追込む方法に比較して
ｍ倍の速さで付加信号ｊの同期を行うことができ
る。
第１図に示す実施例において、mB−nB逆変換
器１０２における符号則違反の検出は、例えば、
メモリ１０４の語長を（ｍ＋１）ビツトにし、追
加した１ビツトに許された符号語であるかあるい
は許されない符号語であるかの識別ビツトを割当
てるような方法で行うことができる。
器１０２における符号則違反の検出は、例えば、
メモリ１０４の語長を（ｍ＋１）ビツトにし、追
加した１ビツトに許された符号語であるかあるい
は許されない符号語であるかの識別ビツトを割当
てるような方法で行うことができる。
第１図における位相制御器１１１，１１３とし
ては、例えば、入力信号である符号則違反信号ｃ
あるいは同期外れ信号ｇが、定められた時間内に
一定数以上発生したときに、移相信号ｆを発生す
るような方法で実現される。
ては、例えば、入力信号である符号則違反信号ｃ
あるいは同期外れ信号ｇが、定められた時間内に
一定数以上発生したときに、移相信号ｆを発生す
るような方法で実現される。
第１図に示す多重分離器１０６の同期外れ検出
は、例えば、付加信号の一定周期毎にパリテイビ
ツトを挿入し、このパリテイ違反を検出すること
により行うことができる。
は、例えば、付加信号の一定周期毎にパリテイビ
ツトを挿入し、このパリテイ違反を検出すること
により行うことができる。
以上詳細に説明したように、本発明は、位相制
御器およびカウンタを設け付加信号に対する同期
を行うことにより、付加信号を挿入し、mB−nB
変換された信号を復号分離する際に回路規模が小
さくて、しかも高速で同期状態に引込むことがで
きる優れた効果がある。したがつて、デイジタル
伝送に適用して極めて効果の大きいものである。
御器およびカウンタを設け付加信号に対する同期
を行うことにより、付加信号を挿入し、mB−nB
変換された信号を復号分離する際に回路規模が小
さくて、しかも高速で同期状態に引込むことがで
きる優れた効果がある。したがつて、デイジタル
伝送に適用して極めて効果の大きいものである。
第１図は本発明一実施例同期装置のブロツク構
成図。第２図はその語同期の過程を示す各信号の
タイムチヤート。第３図はその付加信号に対する
同期過程を示す各信号のタイムチヤート。 １０１……入力端子、１０２……mB−nB逆変
換器、１０３……直列並列変換器、１０４……メ
モリ、１０５……並列直列変換器、１０６……多
重分離器、１０７……出力端子、１０８……出力
端子、１０９……入力端子、１１０……１／ｎカ
ウンタ、１１１，１１３……位相制御器、１１２
……ｍ／（ｋ＋ｌ）カウンタ。
成図。第２図はその語同期の過程を示す各信号の
タイムチヤート。第３図はその付加信号に対する
同期過程を示す各信号のタイムチヤート。 １０１……入力端子、１０２……mB−nB逆変
換器、１０３……直列並列変換器、１０４……メ
モリ、１０５……並列直列変換器、１０６……多
重分離器、１０７……出力端子、１０８……出力
端子、１０９……入力端子、１１０……１／ｎカ
ウンタ、１１１，１１３……位相制御器、１１２
……ｍ／（ｋ＋ｌ）カウンタ。
Claims (1)
- 【特許請求の範囲】 １ ｋビツトの主信号毎にｌビツトの付加信号が
挿入され、mB−nB符号変換が施され（ただしｋ
＋ｌはｍの整数倍に選ばれる。）た符号を入力信
号とし、この入力信号をmB−nB逆変換するmB
−nB逆変換器と、 このmB−nB逆変換器により変換された信号を
主信号と付加信号とに分離する多重分離器と、 上記入力信号に同期したクロツク信号を１／ｎ
分周した符号同期信号を上記mB−nB逆変換器に
与える１／ｎカウンタと、 上記mB−nB逆変換器より出力される符号則違
反信号を入力し、上記１／ｎカウンタに位相シフ
ト信号として出力する第一の位相制御器と を備えたmB−nB変換符号伝送方式の同期装置に
おいて、 上記１／ｎカウンタからの符号同期信号をｍ／
（ｋ＋ｌ）分周した同期信号を発生しこの同期信
号を上記多重分離器に出力するｍ／（ｋ＋ｌ）カ
ウンタと、 上記多重分離器からの同期外れ信号を入力し、
上記ｍ／（ｋ＋ｌ）カウンタに位相シフト信号と
して出力する第二の位相制御器と を備えたことを特徴とする同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014786A JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014786A JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60158746A JPS60158746A (ja) | 1985-08-20 |
| JPH0234538B2 true JPH0234538B2 (ja) | 1990-08-03 |
Family
ID=11870735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59014786A Granted JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60158746A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282741A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 同期装置 |
-
1984
- 1984-01-30 JP JP59014786A patent/JPS60158746A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60158746A (ja) | 1985-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667324A (en) | Network multiplex structure | |
| US5426644A (en) | Parallel code transmission method and apparatus of the same | |
| JPH04261239A (ja) | デジタルｔｄｍデータストリームをポインタ処理する方法およびシステム | |
| EP0311251B1 (en) | Apparatus and method for secure digital communication | |
| KR880006859A (ko) | 데이타 멀티플렉스 전송 장치 | |
| US6219357B1 (en) | Channel multiplex demultiplex method and channel multiplex demultiplex unit | |
| US4829518A (en) | Multiplexing apparatus having BSI-code processing and bit interleave functions | |
| US3065303A (en) | Input i | |
| JPH0234538B2 (ja) | ||
| US4736372A (en) | Method and apparatus of transmission for a digital signal | |
| US4498167A (en) | TDM Communication system | |
| EP0206409A1 (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
| JPS6282741A (ja) | 同期装置 | |
| GB2323503A (en) | ATM cell synchronisation circuit | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JP3317296B2 (ja) | チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置 | |
| JPH0123016B2 (ja) | ||
| JP2692476B2 (ja) | フレーム同期システム | |
| JPH0340986B2 (ja) | ||
| JPH0697756B2 (ja) | パルス多重通信方式 | |
| JP2674799B2 (ja) | 高能率ディジタル分岐挿入装置 | |
| JPH0439933B2 (ja) | ||
| JPS61116446A (ja) | メモリを使用した変化点符号化回路 | |
| JPS63226147A (ja) | ブロツク同期方式 | |
| JPH06350547A (ja) | ディジタル信号の多重化伝送方式 |