JPH04189040A - データ受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＴＤＭＡ　（タイム・デイビジョン、マルチプ
ル　アクセス）デジタル衛星通信の受信装置に関し、特
にビタービ復号回路を有するデータ受信回路に関する。

〔従来の技術〕

従来のＴＤＭＡ衛星通信装置に用いられるデータ受信回
路においては、誤り訂正を行う復号回路として、その性
能上の要求からビタービ復号回路を用いることが多い。

ところで、ビタービ復号回路は、受信されたデータ系列
を送信側で送信された可能性のある全てのデータ系列と
比較する必要がある。

この際、受信されたデータ系列の中から最も確率の高い
パスを求めるために、各パスに対応した符号の一致数（
ブランチメトリック値）を求め、これを累積メトリック
値に加算し、新しく結合するパスの新累積メトリック値
を比較し、大きいパスを選択する、加算・比較　選択回
路（ＡＣ３）が必要である。

以上のようなＡＣ３回路を内蔵するビタービ復号回路は
、衛星通信装置内に組み込むために、小型化、低消費電
力化の見地からＶＬＳＩ化される。しかし、上述のＡＣ
３回路においては通信する情報速度内で、メトリックの
加算１合流パスの大小比較、パスの選択の各処理を行う
必要があるため、その高速動作には各処理の遅延時間に
起因する限界が存在する。

第２図は、従来ＴＤＭＡ衛星通信装置で使われている、
ビタービ復号を行うデータ受信回路の１例を示す構成図
である。即ち、復調器（図示せず）から入力される２系
列（４相ＰＳＫ信号の場合）の受信データ２０３，２０
４は、復調器により再生されたバースト状のクロック２
０２によりリタイミング回路２１に書き込まれ、装置内
のシステムクロック２０１によリタイミングを取り直し
て読み出される。読み出されたデータ２０５゜２０６は
ビタービ復号回路２２に入力され、誤り訂正が実行され
る。その結果のデータ２０７がＴＤＭＡ衛星通信装置内
の信号分離回路（図示せず）へ送出されている。第２図
の回路においては、リタイミング回路２１とビタービ復
号回路２２か直列に接続されているため、その動作速度
はリタイミング回路２１およびヒタービ復号回路２２の
動作速度に制約されてしまう６ 現在のＴ　Ｄ　Ｍ　Ａ衛星通信においては、受信データ
の誤り訂正のために、伝送速度４０　Ｍ　ｂ　ｐ　ｓま
では、ビタービ復号回路が用いられているが、それ以上
の高速では用いられていない。

〔発明が解決しようとする課題〕

上述したように従来のビタービ復号化回路は、高速動作
のためにはその誤り訂正等の処理動作上限界があり、高
速のデータを扱うＴＤＭＡ衛星通信装置には使用できな
いという欠点があった。

〔課題を解決するための手段〕

本発明によるデータ受信回路は、ＴＤＭＡ衛星通信装置
に用いられるデータ受信回路において、復調器より出力
される受信データを予め定められた信号単位で並列に変
換して出力する直並列変換回路と、前記直並列変換回路
から出力されたそれぞれの並列データをそれぞれ装置内
のシステムクロックによリタイミングを取り直す複数の
リタイミング回路と、前記それぞれのリタイミング回路
から出力されたデータを所定の地上系装置が必要とする
データ速度に速度変換し且つインターフェース調整を行
う複数の伸張バッファと、前記それぞれの伸張バッファ
から出力されるデータの誤り訂正復号化を行う複数のビ
タービ復号回路とを有している。

〔実施例〕

次に、第１図に示す本発明によるデータ受信回路の一実
施例の構成図を参照して説明する。復調器（図示せず）
より出力される直列の受信データ１０３．１０４は直並
列変換回路１１に入力され、復調器により再生されたバ
ースト状のクロック１０２を用いて２列が対になったｎ
（ｎは２以上の正の整数）個の並列データ１０５〜１１
０に変換される。受信データ１０３．１０４の直並列変
換は、予め定められた信号単位、例えばチャネル単位で
並列データに変換される。並列数ｎはビタービ復号回路
１６〜１８の処理速度等を勘案して決定される。並列デ
ータ１０５〜１１０はそれぞれに接続されているリタイ
ミング回路１２〜１４に入力され、装置内の安定したシ
ステムクロック１０１にてタイミングが取り直されて再
出力される。この再出力されたデータ１１１〜１１６は
、それぞれ伸張バッファ１５ａ、１５ｂおよび１５ｎに
入力される。伸張バッファ１５ａ、１５ｂおよび１５ｎ
は、それぞれに接続されたビタービ復号器１６〜１８を
介して接続される所定の地上系装置のインターフェース
に合わせて速度変換やドツプラー補償等のインターフェ
ース調整が行われたデータ１１７〜１２２を出力する。

この出力制御は制御回路１９から出力される制御信号１
２７〜１２９により行われ、それぞれの伸張バッファ１
５ａ、１５ｂ、１５ｎが前記の地上系装置のインターフ
ェースが必要とするデータをバースト的にゲートし、選
択する。尚、制御信号１２７〜１２９は、ＴＤＭＡ衛星
通信装置の受信同期回路（図示せず）にて受信データ中
の特定のパルスパターンから生成さた。データ１１１〜
１１６のそれぞれの先頭を示す、タイミング信号１２６
により作成される。

所定のバースト状のデータが入力されたビタービ復号回
路１６〜１８は、誤り訂正を実行し、それぞれの地上系
装置の信号分離部（図示せず）にデータ１２３〜１２５
を出力する。

〔発明の効果〕

以上説明したように、本発明は受信データ列をｎなる複
数個に直並列変換し、並列の各々のデータを装置内の安
定したシステムクロックによってタイミングを取り直し
、地上系装置のインターフェースに合わせてデータを伸
張バッファで選択し速度変換を行った後、ｎ個の並列に
設けられたビタービ復号回路によってそれぞれ誤り訂正
動作か行われている。従って、１個のビタービ復号回路
は、それが受信データ列を平均に分担して誤り訂正を行
うとすれは、受信データ列のデータ速度のほぼ１／ｎの
低速で動作すればよいに のため本発明によるデータ受信回路を用いれれば、ＴＤ
ＭＡＩｌｉ星通信装置は、１台のビタービ復号回路の実
現できる誤り訂正復号動作のほぼｎ倍の速さのデータを
取り扱うことかでき、高速のビタービ復号を実現できる
という効果かある。

【図面の簡単な説明】

第１図は本発明による一実施例の構成図、第２図は従来
例の構成図である。 １１・・・直並列変換回路、１２〜１４．２１・・・リ
タイミング回路、１５ａ、１５ｂ、１５ｎ・・・伸張バ
ッファ、１６〜１８．２２・・・ビタービ復号回路、１
つ・・・制御回路。

Claims (1)

1. 【特許請求の範囲】 １、ＴＤＭＡ衛星通信装置に用いられるデータ受信回路
   において、復調器より出力される受信データを予め定め
   られた信号単位で並列に変換して出力する直並列変換回
   路と、前記直並列変換回路から出力されたそれぞれの並
   列データをそれぞれ装置内のシステムクロックによりタ
   イミングを取り直す複数のリタイミング回路と、前記そ
   れぞれのリタイミング回路から出力されたデータを所定
   の地上系装置が必要とするデータ速度に速度変換し且つ
   インターフェース調整を行う複数の伸張バッファと、前
   記それぞれの伸張バッファから出力されるデータの誤り
   訂正復号化を行う複数のビタービ復号回路とを有するこ
   とを特徴とするデータ受信回路。 ２、前記伸張バッファの出力制御は、前記ＴＤＭＡ衛星
   通信装置の受信同期回路にて生成され前記それぞれの伸
   張バッファに入力されるデータの先頭を示すタイミング
   信号、によって作成された制御信号によって行われるこ
   とを特徴とする請求項１記載のデータ受信回路。