JP2707990B2 - ディジタル信号伝送方法及びそれに用いる送信装置と受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル信号伝送方法
及びそれに用いる送信装置と受信装置に係り、特に複数
の複合映像信号をそれぞれ符号化して得られる複数のコ
ンポジットディジタル信号を時分割多重技術を用いて直
列に伝送する伝送路で、コンポーネントディジタル信号
を伝送する伝送方法及びそれに用いる送信装置と受信装
置に関する。

【０００２】

【従来の技術】図２は従来のディジタル信号伝送方法の
一例の構成図を示す。同図に示すように、この従来方法
では時分割多重器３０がケーブル４０を介して時分割分
離器５０に接続された構成である。時分割多重器３０は
Ｎ個の入力端子３１_１〜３１_Ｎにコンポジットシリアル
ディジタル信号がそれぞれ入力される。時分割分離器５
０はケーブル４０を介して入力される時分割多重ディジ
タル信号を１ビット毎にＮ個の出力端子５１_１〜５１_Ｎ
へ順次巡回的に出力する。

【０００３】次に、この従来のディジタル信号伝送方法
の動作について図３のタイムチャートを併せ参照して説
明する。説明の簡単のため、時分割多重器３０及び時分
割分離器５０の多重分離チャンネル数Ｎは「４」である
ものとして説明する。入力端子５１_１〜５１_４のそれぞ
れには４チャンネルのコンポジットシリアルディジタル
信号が入力される。このコンポジットシリアルディジタ
ル信号は、輝度信号と輝度信号の高周波数領域に帯域共
用多重化された搬送色信号とからなる多重化信号である
アナログ複合映像信号（コンポジット信号）を所定周波
数でサンプリングした後、所定量子化ビット数にディジ
タル符号化して得られたコンポジットパラレルディジタ
ル信号を１ビットずつ直列に伝送したディジタル信号
で、その伝送速度は例えば１４３Ｍｂｐｓである。

【０００４】時分割多重器３０に入力される４チャンネ
ルのコンポジットシリアルディジタル信号は、すべて周
波数的に同期していなければならない。時分割多重器３
０はその入力端子５１_１〜５１_４にそれぞれ入力され
る、図３（Ｂ）、（Ｃ）、（Ｄ）及び（Ｅ）に示すよう
に４チャンネルのコンポジットシリアルディジタル信号
ＣＨ１、ＣＨ２、ＣＨ３及びＣＨ４を、入力コンポジッ
トシリアルディジタル信号のサンプリング周波数の４倍
の周波数の図３（Ａ）に示すシステムクロック（ＣＬ
Ｋ）により、各チャンネル順に１ビットずつサンプリン
グし、これらサンプリングした信号を時系列的に合成し
て図３（Ｆ）に示す如き時分割多重信号を生成して、こ
れをシステムクロックに同期した伝送速度でケーブル４
０へ出力する。

【０００５】ケーブル４０を介して伝送された上記の時
分割多重信号は、時分割分離器５０に供給され、ここで
まず内部のタイミング抽出回路でシステムクロックが抽
出され、そのクロックを用いて多重された信号が１ビッ
トずつ分離され、分離された１ビットデータが出力端子
５１_１、５１_２、５１_３、５１_４、５１_１、．．．とい
うように順次巡回的に出力される。これにより、出力端
子５１_１〜５１₄にはチャンネル１〜４のコンポジット
シリアルディジタル信号が復元出力される。

【０００６】

【発明が解決しようとする課題】しかるに、上記の従来
のディジタル信号の伝送方法では、各チャンネルに入力
される信号は周波数的にすべて同期していなければなら
ないので、コンポジットシリアルディジタル信号と伝送
速度の異なる信号（例えばコンポーネントシリアルディ
ジタル信号など）はそれぞれ同時には伝送できない。

【０００７】また、時分割分離器５０内部で使用してい
るタイミング抽出回路は伝送速度によって固有なので、
伝送しようとする信号の伝送速度を変更する場合はタイ
ミング抽出回路を交換しなければならない。更に、時分
割多重器３０の多重信号出力の動作速度に制限がある場
合には、入力信号の伝送速度が高速になった場合、単純
にタイミング抽出回路の変更に止まらず多重度の変更を
しなければならず、多大な回路変更を余儀なくされる。

【０００８】本発明は以上の点に鑑みなされたもので、
複数チャンネルのコンポジットシリアルディジタル信号
を時分割多重して一つの伝送路で伝送するディジタル信
号伝送システムにおいて、システム内部の構成になんら
変更を加えることなく、コンポジットシリアルディジタ
ル信号と伝送速度の異なる信号を伝送し得るディジタル
信号伝送方法及びそれに用いる送信装置と受信装置を提
供することを目的とする。

【０００９】また、本発明の他の目的は、コンポジット
シリアルディジタル信号と伝送速度の異なる信号をそれ
ぞれ混在させて伝送し得るディジタル信号伝送方法及び
それに用いる送信装置と受信装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】本発明は上記の目的を達
成するため、第１の伝送速度の第１のシリアルディジタ
ル信号を第１のサンプリング周波数の第１のパラレルデ
ィジタル信号に変換した後、第１のパラレルディジタル
信号中の第１のクロックを所定周波数に変換した第２の
クロックを用いて、第１のパラレルディジタル信号にダ
ミーデータを付加して第２のサンプリング周波数の冗長
パラレルディジタル信号を生成し、冗長パラレルディジ
タル信号をシリアル信号に変換してから第２のクロック
の周波数を所定周波数に逓倍したスイッチング信号によ
り２つの出力端子へ１ビットずつ交互に振り分けて２つ
の出力端子よりそれぞれ第２の伝送速度の擬似的な第２
のシリアルディジタル信号として出力し、少なくとも２
つの擬似的な第２のシリアルディジタル信号を２チャン
ネルのシリアルディジタル信号として時分割多重する時
分割多重器から伝送路を介して時分割分離器に伝送し
て、時分割分離器により２つの擬似的な第２のシリアル
ディジタル信号を並列に取り出し、時分割分離器より並
列に取り出された２つの擬似的な第２のシリアルディジ
タル信号から抽出した第３のクロックを所定周波数に逓
倍した第４のクロックを用いて２つの擬似的な第２のシ
リアルディジタル信号を１系統のシリアルディジタル信
号に変換してから冗長パラレルディジタル信号に変換し
た後、冗長パラレルディジタル信号から第４のクロック
を所定周波数に分周した信号に基づいてダミーデータを
削除して第１のパラレルディジタル信号に復元し、第１
のパラレルディジタル信号をエンコードして第１のシリ
アルディジタル信号に復元する構成としたものである。

【００１１】また、本発明における時分割多重器は、少
なくとも３以上の複数チャンネルの第２の伝送速度の第
２のシリアルディジタル信号入力端子を有し、そのうち
の２チャンネルの入力端子に２つの擬似的な第２のシリ
アルディジタル信号が入力されて第２のシリアルディジ
タル信号と共に１系統に時分割多重する。

【００１２】また、本発明の送信装置は第１の伝送速度
の第１のシリアルディジタル信号を第１のサンプリング
周波数の第１のパラレルディジタル信号に変換するデコ
ーダと、エンコーダから取り出された第１のパラレルデ
ィジタル信号中の第１のクロックを所定周波数の第２の
クロックに変換する第１の逓倍回路と、第１のパラレル
ディジタル信号に第１及び第２のクロックに基づいてダ
ミーデータを付加して第２のサンプリング周波数の冗長
パラレルディジタル信号を生成するダミーデータ付加回
路と、冗長パラレルディジタル信号をシリアル信号に変
換するエンコーダと、第２のクロックの周波数を所定周
波数に逓倍する第２の逓倍回路と、第２の逓倍回路の出
力クロックをスイッチング信号として受け、エンコーダ
よりのシリアル信号を２つの出力端子へ１ビットずつ交
互に振り分けて２つの出力端子よりそれぞれ第２の伝送
速度の擬似的な第２のシリアルディジタル信号として出
力するスイッチング回路とを有する構成としたものであ
る。

【００１３】また、本発明の受信装置は、時分割分離器
により並列に取り出された２つの擬似的な第２のシリア
ルディジタル信号から第３のクロックを抽出して所定周
波数に逓倍して第４のクロックを生成するクロック生成
手段と、第４のクロックをスイッチング信号として受
け、時分割分離器よりの２つの擬似的な第２のシリアル
ディジタル信号を１ビットずつ交互に合成して冗長シリ
アルディジタル信号として出力するスイッチング回路
と、冗長シリアルディジタル信号をデコードして前記冗
長パラレルディジタル信号に変換するデコーダと、第４
のクロックをそれぞれ分周して所定周波数のタイミング
信号を生成する分周回路と、分周回路の出力タイミング
信号に基づいて冗長パラレルディジタル信号からダミー
データを削除して第１のパラレルディジタル信号に復元
するダミーデータ削除回路と、ダミーデータ削除回路よ
り取り出された第１のパラレルディジタル信号をエンコ
ードして第１のシリアルディジタル信号に復元するエン
コーダとを有する構成としたものである。

【００１４】

【作用】本発明では、受信装置において第１の伝送速度
の第１のシリアルディジタル信号を２つの出力端子より
それぞれ第２の伝送速度の擬似的な第２のシリアルディ
ジタル信号に変換して出力し、これを複数チャンネルの
第２の伝送速度の第２のシリアルディジタル信号を時分
割多重して伝送する時分割多重器、伝送路及び時分割分
離器により２チャンネルの第２のシリアルディジタル信
号として受信装置へ伝送し、受信装置において元の第１
のシリアルディジタル信号に復元するようにしたため、
第１の伝送速度の第１のシリアルディジタル信号を第２
の伝送速度の第２のシリアルディジタル信号を伝送する
伝送路を用いて伝送することができる。

【００１５】特に、本発明における第１のシリアルディ
ジタル信号を、輝度信号と２種類の色信号がそれぞれ別
々に所定周波数でサンプリング後符号化して得られたデ
ィジタル輝度信号と２種類のディジタル色信号を１ビッ
トずつ直列に合成したコンポーネントシリアルディジタ
ル信号とし、第１のパラレルディジタル信号を、ディジ
タル輝度信号と２種類のディジタル色信号が所定量子化
ビット単位で順次に並列に合成されたコンポーネントパ
ラレルディジタル信号とし、第２のパラレルディジタル
信号を、輝度信号と輝度信号の高周波数領域に帯域共用
多重化された搬送色信号との多重化信号を所定周波数で
サンプリング後符号化されたコンポジットパラレルディ
ジタル信号とし、第２のシリアルディジタル信号をコン
ポジットパラレルディジタル信号が１ビットずつ直列に
合成されたコンポジットシリアルディジタル信号である
ものとした場合は、コンポーネントシリアルディジタル
信号とコンポジットシリアルディジタル信号とは、通常
は伝送速度がそれぞれ大きく異なるのに対し、コンポー
ネントパラレルディジタル信号はサンプリング周波数が
両者近似しており、また、サンプル数整数比でもやはり
近似している。

【００１６】従って、本発明では上記の各種ディジタル
信号の特徴を利用して、送信装置においてコンポーネン
トシリアルディジタル信号を２つに分離し、２つの出力
端子よりそれぞれ第２の伝送速度の擬似的な第２のシリ
アルディジタル信号として出力し、時分割多重器のコン
ポジットシリアルディジタル信号の伝送系の２チャンネ
ルを使用して１系統のコンポーネントシリアルディジタ
ル信号を伝送することができる。

【００１７】

【実施例】次に、本発明の実施例について説明する。図
１は本発明の一実施例のシステム構成図を示す。同図に
おいて、送信装置２０は入力端子１０より入力された１
系統のコンポーネントシリアルディジタル信号を２系統
のコンポジットシリアルディジタル信号に変換して出力
端子２７及び２８より時分割多重器３０へ出力する。時
分割多重器３０、ケーブル４０及び時分割分離器５０は
前記した従来のコンポジットシリアルディジタル信号の
時分割伝送システムを構成している。

【００１８】受信装置６０は時分割分離器５０から入力
端子６１及び６２を介して入力される２系統のコンポジ
ットシリアルディジタル信号を１系統のコンポーネント
シリアルディジタル信号に復元して出力端子７５へ出力
する。

【００１９】ここで、上記のコンポーネントシリアルデ
ィジタル信号は輝度信号Ｙをサンプリング周波数１３．
５ＭＨｚでサンプリング後量子化ビット数１０ビットで
量子化及び符号化して得られたディジタル輝度信号と、
２種類の色差信号（色信号）ＣＲ及びＣＢをそれぞれサ
ンプリング周波数６．７５ＭＨｚで別々にサンプリング
後量子化ビット数１０ビットで量子化及び符号化して得
られた２種類のディジタル色差信号とが、例えば第１の
ディジタル色差信号、ディジタル輝度信号、第２のディ
ジタル色差信号、ディジタル輝度信号の順を周期として
順次時系列的に直列に合成されたシリアル信号であり、
その伝送速度は２７０Ｍｂｐｓである。なお、コンポー
ネントパラレルディジタル信号は、上記のディジタル輝
度信号と２種類のディジタル色差信号とが並列に伝送さ
れるパラレル信号である。

【００２０】一方、前記コンポジットシリアルディジタ
ル信号は、輝度信号と輝度信号の高周波数領域に帯域共
用多重化された搬送色信号とからなる多重化信号である
アナログ複合映像信号（コンポジット信号）をサンプリ
ング周波数１４．３ＭＨｚでサンプリング後量子化ビッ
ト数１０ビットで量子化及び符号化して得られたコンポ
ジットパラレルディジタル信号を１ビットずつ直列に合
成してなるシリアル信号であり、その伝送速度は１４３
Ｍｂｐｓである。

【００２１】以上の各ディジタル信号の諸元をまとめる
と表１に示す如くになる。

【００２２】

【表１】 送信装置２０はデコーダ２１、ダミーデータ付加回路２
２、３５／３２逓倍回路２３、エンコーダ２４、１０逓
倍回路２５、及びスイッチング回路２６より構成されて
いる。デコーダ２１は、入力されたコンポーネントシリ
アルディジタル信号をデコードしてコンポーネントパラ
レルディジタル信号を出力する。デコーダ２１の出力中
には、コンポーネントシリアルディジタル信号から抽出
した、繰り返し周波数２７ＭＨｚのクロック（ＣＬＫ）
も含まれる。

【００２３】ダミーデータ付加回路２２は、デコードさ
れたコンポーネントシリアルディジタル信号にダミーデ
ータを付加して、コンポジットパラレルディジタル信号
の伝送速度の２倍の伝送速度である２８．６ＭＨｚのぱ
られるディジタル信号（以下、「冗長コンポーネントパ
ラレルディジタル信号」という）を生成する。３５／３
２逓倍回路２３は入力された２７ＭＨｚクロックからこ
れに同期した２８．６ＭＨｚクロックを生成する。

【００２４】エンコーダ２４は、ダミーデータ付加回路
２２からの冗長コンポーネントパラレルディジタル信号
を、コンポジットシリアルディジタル信号の伝送速度の
ちょうど２倍の伝送速度のである２８６ＭＨｚのシリア
ルディジタル信号（以下、「冗長コンポーネントシリア
ル信号」という）に変換する。１０逓倍回路２５は２
８．６ＭＨｚクロックの周波数を１０逓倍して２８６Ｍ
Ｈｚのクロックを生成する。スイッチング回路２６はエ
ンコーダ２４からのシリアルディジタル信号を１ビット
毎に２つの出力端子２７及び２８に振り分けて擬似的な
コンポジットシリアルディジタル信号として出力する。

【００２５】また、受信装置６０はクロック抽出回路６
３、２逓倍回路６４、スイッチング回路６５、デコーダ
６６、ダミーデータ削除回路６７、１０分周回路６８、
３５／３３分周回路６９、及びエンコーダ７０から構成
されている。クロック抽出回路６３は入力端子６１を介
して入力された伝送速度１４３ＭＨｚの擬似的なコンポ
ジットシリアルディジタル信号から１４３ＭＨｚのクロ
ックを抽出する。２逓倍回路６４は入力クロックの周波
数を２逓倍する。スイッチング回路６５は入力端子６１
及び６２からの入力信号を２逓倍回路６４の出力クロッ
クに基づいて１ビットずつ交互に出力する。

【００２６】デコーダ６６は入力コンポジットシリアル
ディジタル信号をデコードする。ダミーデータ削除回路
６７は入力信号中のダミーデータを削除する。エンコー
ダ７０は入力ディジタル信号をエンコードして出力端子
７５へコンポーネントシリアルディジタル信号を出力す
る。

【００２７】このような構成のディジタル信号伝送シス
テムにおいて、表１に示したように、コンポーネントシ
リアルディジタル信号とコンポジットシリアルディジタ
ル信号とは、伝送速度がそれぞれ２７０ＭＨｚと１４３
ＭＨｚで大きく異なる。一方、コンポーネントパラレル
ディジタル信号はディジタル輝度信号のサンプリング周
波数が１３．５ＭＨｚで、２種類のディジタル色差信号
のサンプリング周波数は両者を合わせると１３．５ＭＨ
ｚであるのに対し、コンポジットパラレルディジタル信
号のサンプリング周波数は、１４．３ＭＨｚであり、サ
ンプリング周波数では両者は１３．５ＭＨｚと１４．３
ＭＨｚで近似しており、また、サンプル数整数比では３
３対３５であり、やはり近似している。

【００２８】そこで、上記の各種ディジタル信号の特徴
を利用して、本発明では送信装置２０においてコンポー
ネントシリアルディジタル信号（伝送速度２７０Ｍｂｐ
ｓ）を２つに分離し（伝送速度１３５Ｍｂｐｓ×２）、
コンポジットシリアルディジタル信号の伝送系の２チャ
ンネルを使用して１系統のコンポーネントシリアルディ
ジタル信号を伝送するものである。

【００２９】次に、本実施例の動作について説明する。
入力端子１０に入力されたコンポーネントシリアルディ
ジタル信号は、デコーダ２１に供給されてコンポーネン
トパラレル信号に変換され、１０ビット並列にダミーデ
ータ付加回路２２に供給される一方、デコーダ２１によ
りコンポーネントシリアルディジタル信号自身から抽出
された２７ＭＨｚのクロックが３５／３３逓倍回路２３
に供給されて周波数が３５／３３逓倍されて２８．６Ｍ
Ｈｚとされる。

【００３０】ダミーデータ付加回路２２はその内部の１
水平走査期間（１Ｈ）のメモリにデコーダ２１の出力コ
ンポーネントパラレルディジタル信号を２７ＭＨｚのク
ロックに基づいて書き込み、書き込み終了と同時にダミ
ーデータを１Ｈメモリに追加書き込みする。ダミーデー
タとは、コンポーネント信号とコンポジット信号との整
数比の差を埋めるためのそれ自身には意味のないデータ
のことである。

【００３１】続いて、ダミーデータ付加回路２２の１Ｈ
メモリからダミーデータの付加されたコンポーネントパ
ラレルディジタル信号が、３５／３３逓倍回路２３から
のクロックを読み出しクロックとして読み出される。１
Ｈの時間長さは１Ｈメモリの入出力信号とも同一であ
り、ダミーデータ付加回路２２からはサンプリング周波
数が等価的に２８．６ＭＨｚとされた、ダミーデータが
付加された冗長コンポーネントパラレルディジタル信号
が１０ビット並列に取り出される。

【００３２】エンコーダ２４はこの冗長コンポーネント
パラレルディジタル信号を入力信号として受け、１ビッ
トずつ直列とした伝送速度２８６Ｍｂｐｓの冗長コンポ
ーネントシリアルディジタル信号に変換してスイッチン
グ回路２６に供給する。スイッチング回路２６は１０逓
倍回路２５により前記３５／３３逓倍回路２３の出力ク
ロックの周波数を１０逓倍して得られた２８６ＭＨｚの
スイッチング信号に基づいて、出力端子２７及び２８に
１ビットずつ交互に振り分けて２系統の伝送速度１４３
Ｍｂｐｓの擬似コンポジットシリアルディジタル信号を
出力する。

【００３３】ここで、「擬似コンポジットシリアルディ
ジタル信号」とは、伝送速度はコンポジットシリアルデ
ィジタル信号と同等の１４３Ｍｂｐｓであるが、データ
の中身が輝度信号若しくは２種類の色差信号（色信号）
にダミーデータを付加した信号であり、本来のコンポジ
ットシリアルディジタル信号とは異なるフォーマットの
信号であるという意味である。

【００３４】なお、パラレル信号には信号のフォーマッ
トそのものに画面の走査線の切れ目に対応するフレーム
パターンが含まれており、ダミーデータの挿入／削除の
タイミング検出が容易であることから、送信装置２０で
はコンポーネントシリアルディジタル信号を一度パラレ
ル信号に変換して処理をする。以上が送信装置２０によ
るシリアルディジタル信号伝送速度変換の流れである。
受信装置６０はこの送信装置２０と逆の信号の流れをた
どる。

【００３５】出力端子２７及び２８より取り出された２
系統の伝送速度１４３Ｍｂｐｓの擬似コンポジットシリ
アルディジタル信号は、時分割多重器３０のＮ個の入力
端子のうちの２つの入力端子に入力され、ここで他のＮ
−２個の入力端子に入力されるコンポジットシリアルデ
ィジタル信号と共に時分割多重された後、ケーブル４０
を介して時分割分離器５０に供給されて時分割分離さ
れ、出力端子６１及び６２に上記の２系統の伝送速度１
４３Ｍｂｐｓの擬似コンポジットシリアルディジタル信
号が取り出される。

【００３６】入力端子６１に入力された一方の擬似コン
ポジットシリアルディジタル信号はクロック抽出回路６
３に供給されて１４３ＭＨｚのクロックが抽出される一
方、入力端子６２に入力された他方の擬似コンポジット
シリアルディジタル信号と共にスイッチング回路６５に
供給される。クロック抽出回路６３により抽出されたク
ロックは２逓倍回路６４に供給されて周波数が２８６Ｍ
Ｈｚにされた後、スイッチング回路６５にスイッチング
信号として供給される一方、１０分周回路６８に供給さ
れる。

【００３７】スイッチング回路６５は上記のスイッチン
グ信号の一周期毎に、２系統の擬似コンポジットシリア
ルディジタル信号を１ビットずつ交互にサンプリング後
時系列的に合成して、伝送速度２８６Ｍｂｐｓの冗長コ
ンポーネントシリアルディジタル信号に変換してデコー
ダ６６に供給し、ここでサンプリング周波数２８．６Ｍ
Ｈｚの量子化ビット数１０ビットの冗長コンポーネント
パラレルディジタル信号に変換させる。

【００３８】ダミーデータ削除回路６７はその内部の１
水平走査期間（１Ｈ）のメモリにデコーダ６６の出力冗
長コンポーネントパラレルディジタル信号を１０分周回
路６８よりの２８．６ＭＨｚのクロックに基づいて書き
込む。この時、付加されているダミーデータは１Ｈ期間
では書き込まれず削除される。続いて、ダミーデータ削
除回路２２の１Ｈメモリからダミーデータの削除された
コンポーネントパラレルディジタル信号が、３５／３３
分周回路６９からの２７ＭＨｚのクロックを読み出しク
ロックとして読み出される。

【００３９】１Ｈの時間長さは１Ｈメモリの入出力信号
とも同一であり、ダミーデータ削除回路６７からはサン
プリング周波数が２７ＭＨｚとされた、コンポーネント
パラレルディジタル信号が１０ビット並列に取り出され
る。エンコーダ２４はこのコンポーネントパラレルディ
ジタル信号を１ビットずつ直列に合成して伝送速度２７
０Ｍｂｐｓのコンポーネントシリアルディジタル信号に
復元して出力端子７５へ出力する。

【００４０】このように、本実施例によれば、コンポジ
ットシリアルディジタル信号の時分割多重伝送システム
の外部に伝送速度変換用の送信装置２０と受信装置６０
とを取り付けるため、時分割多重器３０、ケーブル４０
及び時分割分離器５０からなる時分割多重伝送システム
内部の回路変更を伴わずにコンポーネントシリアルディ
ジタル信号を、コンポジットシリアルディジタル信号と
混在させて伝送できる。

【００４１】なお、本発明は上記の実施例に限定される
ものではなく、例えば実施例では伝送路の一例としてケ
ーブル４０を用いたが、光ファイバケーブル、無線伝送
路等も用いることができることは勿論である。また、伝
送するディジタル信号はコンポジット信号及びコンポー
ネント信号として説明したが、これに限らずデータ等の
ディジタル信号の伝送にも適用可能である。

【００４２】

【発明の効果】以上説明したように、本発明によれば、
第１の伝送速度の第１のシリアルディジタル信号を第２
の伝送速度の第２のシリアルディジタル信号を伝送する
伝送路を用いて伝送することができるため、複数チャン
ネルの第２のシリアルディジタル信号の時分割多重伝送
システム内部（タイミング抽出回路、多重度など）の変
更を伴わずに第１のシリアルディジタル信号を伝送する
ことができる。

【００４３】また、本発明によれば、コンポジットシリ
アルディジタル信号、コンポーネントシリアルディジタ
ル信号、コンポジットパラレルディジタル信号及びコン
ポーネントパラレルディジタル信号などの各種ディジタ
ル信号の特徴を利用して、送信装置においてコンポーネ
ントシリアルディジタル信号を２つに分離し、２つの出
力端子よりそれぞれ第２の伝送速度の擬似的な第２のシ
リアルディジタル信号として出力し、時分割多重器のコ
ンポジットシリアルディジタル信号の伝送系の２チャン
ネルを使用して１系統のコンポーネントシリアルディジ
タル信号を伝送するようにしたため、見掛け上、コンポ
ーネント信号とコンポジット信号との違いが無くなるた
め、時分割多重の「伝送する信号はすべて周波数的に同
期していなければならない」という制約に関係なく伝送
速度の異なるコンポジットシリアルディジタル信号とコ
ンポーネントシリアルディジタル信号と混在させた時分
割多重信号の伝送ができる。

【図面の簡単な説明】

【図１】本発明の一実施例のシステム構成図である。

【図２】従来方法の一例の構成図である。

【図３】図２の動作説明用タイムチャートである。

【符号の説明】

１０ コンポーネントシリアルディジタル信号入力端子 ２０ 送信装置 ２１、６６ デコーダ ２２ ダミーデータ付加回路 ２３ ３５／３３逓倍回路 ２４、７０ エンコーダ ２５ １０逓倍回路 ２６、６５ スイッチング回路 ２７、２８ 擬似コンポーネントシリアルディジタル信
号出力端子 ３０ 時分割多重器 ４０ ケーブル ５０ 時分割分離器 ６０ 受信装置 ６１、６２ 擬似コンポーネントシリアルディジタル信
号入力端子 ６３ クロック抽出回路 ６４ ２逓倍回路 ６７ ダミーデータ削除回路 ６８ １０分周回路 ６９ ３５／３３分周回路 ７５ コンポーネントシリアルディジタル信号出力端子

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 第１の伝送速度の第１のシリアルディジ
   タル信号を第１のサンプリング周波数の第１のパラレル
   ディジタル信号に変換した後、該第１のパラレルディジ
   タル信号中の第１のクロックを所定周波数に変換した第
   ２のクロックを用いて、該第１のパラレルディジタル信
   号にダミーデータを付加して第２のサンプリング周波数
   の冗長パラレルディジタル信号を生成し、該冗長パラレ
   ルディジタル信号をシリアル信号に変換してから前記第
   ２のクロックの周波数を所定周波数に逓倍したスイッチ
   ング信号により２つの出力端子へ１ビットずつ交互に振
   り分けて該２つの出力端子よりそれぞれ第２の伝送速度
   の擬似的な第２のシリアルディジタル信号として出力
   し、 少なくとも該２つの擬似的な第２のシリアルディジタル
   信号を２チャンネルのシリアルディジタル信号として時
   分割多重する時分割多重器から伝送路を介して時分割分
   離器に伝送して、該時分割分離器により該２つの擬似的
   な第２のシリアルディジタル信号を並列に取り出し、 該時分割分離器より並列に取り出された該２つの擬似的
   な第２のシリアルディジタル信号から抽出した第３のク
   ロックを所定周波数に逓倍した第４のクロックを用いて
   該２つの擬似的な第２のシリアルディジタル信号を１系
   統のシリアルディジタル信号に変換してから前記冗長パ
   ラレルディジタル信号に変換した後、該冗長パラレルデ
   ィジタル信号から前記第４のクロックを所定周波数に分
   周した信号に基づいて前記ダミーデータを削除して前記
   第１のパラレルディジタル信号に復元し、該第１のパラ
   レルディジタル信号をエンコードして前記第１のシリア
   ルディジタル信号に復元することを特徴とするディジタ
   ル信号伝送方法。
2. 【請求項２】 前記時分割多重器は、少なくとも３以上
   の複数チャンネルの前記第２の伝送速度の第２のシリア
   ルディジタル信号入力端子を有し、そのうちの２チャン
   ネルの入力端子に前記２つの擬似的な第２のシリアルデ
   ィジタル信号が入力されて該第２のシリアルディジタル
   信号と共に１系統に時分割多重することを特徴とする請
   求項１記載のディジタル信号伝送方法。
3. 【請求項３】 前記第１のシリアルディジタル信号は、
   輝度信号と２種類の色信号がそれぞれ別々に所定周波数
   でサンプリング後符号化して得られたディジタル輝度信
   号と２種類のディジタル色信号を１ビットずつ直列に合
   成したコンポーネントシリアルディジタル信号であり、
   前記第１のパラレルディジタル信号は、前記ディジタル
   輝度信号と２種類のディジタル色信号が所定量子化ビッ
   ト単位で順次に並列に合成されたコンポーネントパラレ
   ルディジタル信号であり、前記第２のパラレルディジタ
   ル信号は、輝度信号と該輝度信号の高周波数領域に帯域
   共用多重化された搬送色信号との多重化信号を所定周波
   数でサンプリング後符号化されたコンポジットパラレル
   ディジタル信号であり、前記第２のシリアルディジタル
   信号は該コンポジットパラレルディジタル信号が１ビッ
   トずつ直列に合成されたコンポジットシリアルディジタ
   ル信号であることを特徴とする請求項１又は２記載のデ
   ィジタル信号伝送方法。
4. 【請求項４】 第１の伝送速度の第１のシリアルディジ
   タル信号を第１のサンプリング周波数の第１のパラレル
   ディジタル信号に変換するデコーダと、 該エンコーダから取り出された該第１のパラレルディジ
   タル信号中の第１のクロックを所定周波数の第２のクロ
   ックに変換する第１の逓倍回路と、 該エンコーダよりの該第１のパラレルディジタル信号に
   該第１及び第２のクロックに基づいてダミーデータを付
   加して第２のサンプリング周波数の冗長パラレルディジ
   タル信号を生成するダミーデータ付加回路と、 該ダミーデータ付加回路よりの該冗長パラレルディジタ
   ル信号をシリアル信号に変換するエンコーダと、 前記第２のクロックの周波数を所定周波数に逓倍する第
   ２の逓倍回路と、 該第２の逓倍回路の出力クロックをスイッチング信号と
   して受け、前記エンコーダよりのシリアル信号を２つの
   出力端子へ１ビットずつ交互に振り分けて該２つの出力
   端子よりそれぞれ第２の伝送速度の擬似的な第２のシリ
   アルディジタル信号を出力するスイッチング回路とを有
   し、少なくとも該２つの擬似的な第２のシリアルディジ
   タル信号を２チャンネルのシリアルディジタル信号とし
   て時分割多重する時分割多重器へ供給することを特徴と
   する請求項１記載のディジタル信号伝送方法に用いる送
   信装置。
5. 【請求項５】 前記第１のシリアルディジタル信号は、
   輝度信号と２種類の色信号がそれぞれ別々に所定周波数
   でサンプリング後符号化して得られたディジタル輝度信
   号と２種類のディジタル色信号を１ビットずつ直列に合
   成したコンポーネントシリアルディジタル信号であり、
   前記第１のパラレルディジタル信号は、前記ディジタル
   輝度信号と２種類のディジタル色信号が所定量子化ビッ
   ト単位で順次に並列に合成されたコンポーネントパラレ
   ルディジタル信号であり、前記第２のパラレルディジタ
   ル信号は、輝度信号と該輝度信号の高周波数領域に帯域
   共用多重化された搬送色信号との多重化信号を所定周波
   数でサンプリング後符号化されたコンポジットパラレル
   ディジタル信号であり、前記第２のシリアルディジタル
   信号は該コンポジットパラレルディジタル信号が１ビッ
   トずつ直列に合成されたコンポジットシリアルディジタ
   ル信号であることを特徴とする請求項４記載の送信装
   置。
6. 【請求項６】 前記時分割分離器により並列に取り出さ
   れた前記２つの擬似的な第２のシリアルディジタル信号
   から第３のクロックを抽出して所定周波数に逓倍して第
   ４のクロックを生成するクロック生成手段と、 該第４のクロックをスイッチング信号として受け、前記
   時分割分離器よりの前記２つの擬似的な第２のシリアル
   ディジタル信号を１ビットずつ交互に合成して冗長シリ
   アルディジタル信号として出力するスイッチング回路
   と、 該冗長シリアルディジタル信号をデコードして前記冗長
   パラレルディジタル信号に変換するデコーダと、 前記第４のクロックをそれぞれ分周して所定周波数のタ
   イミング信号を生成する分周回路と、 該分周回路の出力タイミング信号に基づいて該冗長パラ
   レルディジタル信号から前記ダミーデータを削除して前
   記第１のパラレルディジタル信号に復元するダミーデー
   タ削除回路と、 該ダミーデータ削除回路より取り出された該第１のパラ
   レルディジタル信号をエンコードして前記第１のシリア
   ルディジタル信号に復元するエンコーダとを有すること
   を特徴とする請求項１記載のディジタル信号伝送方法に
   用いる受信装置。
7. 【請求項７】 前記第１のシリアルディジタル信号は、
   輝度信号と２種類の色信号がそれぞれ別々に所定周波数
   でサンプリング後符号化して得られたディジタル輝度信
   号と２種類のディジタル色信号を１ビットずつ直列に合
   成したコンポーネントシリアルディジタル信号であり、
   前記第１のパラレルディジタル信号は、前記ディジタル
   輝度信号と２種類のディジタル色信号が所定量子化ビッ
   ト単位で順次に並列に合成されたコンポーネントパラレ
   ルディジタル信号であり、前記第２のパラレルディジタ
   ル信号は、輝度信号と該輝度信号の高周波数領域に帯域
   共用多重化された搬送色信号との多重化信号を所定周波
   数でサンプリング後符号化されたコンポジットパラレル
   ディジタル信号であり、前記第２のシリアルディジタル
   信号は該コンポジットパラレルディジタル信号が１ビッ
   トずつ直列に合成されたコンポジットシリアルディジタ
   ル信号であることを特徴とする請求項６記載の受信装
   置。