JPH07107441A

JPH07107441A - 映像信号送受信装置

Info

Publication number: JPH07107441A
Application number: JP24486793A
Authority: JP
Inventors: Natsuki Koshiro; 夏樹小代; Noriya Sakamoto; 典哉坂本; Tatsuya Ishikawa; 石川　　達也
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-09-30
Filing date: 1993-09-30
Publication date: 1995-04-21

Abstract

(57)【要約】【目的】受信側でのチャンネルの選択の自由度を拡大す
る。【構成】複数の低解像度映像信号は、高能率符号化回路
６１０〜６１４で符号化圧縮され、次にパケット化回路
６１５〜６１９でパケット化され、多重回路６２０で多
重され、高解像度映像信号のチャンネルを利用して伝送
される。受信側では、デマルチプレックス回路６５０に
て、処理できるチャンネル分の信号を選択して、デコー
ダ６４０に供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、映像信号を高能率符
号化して伝送し、また復号する映像信号送受信装置に関
する。

【０００２】

【従来技術】従来、高解像度映像信号をデジタル高能率
符号化し、受信機にて受信可能にするシステムを用い
て、低解像度映像信号をＭチャンネル多重して伝送する
技術が考えられている。ここで、低解像度映像信号は、
高解像度映像信号に対して水平、垂直の周波数が共に例
えば１／２以下の映像信号である。また、Ｍチャンネル
の多重信号は、高解像度映像信号の１チャンネルに相当
する。

【０００３】図８において、Ｍチャンネルの低解像度映
像信号は、端子１０１、１０２、１０３、…、１０４よ
り画面合成回路１１０に入力される。画面合成回路１１
０は、端子１０９に入力される同期信号に基づいてクロ
ック発生回路１４０により発生したクロックΦ0 で動作
する。画面合成回路１１０に入力されたＭチャンネルの
低解像度映像信号は、図１０に示すように合成され、端
子１５０を経て選択回路１１１に入力される。一方、高
解像度映像信号は、端子１０５より供給され、選択回路
１１１に入力される。選択回路１１１では、端子１０６
より入力される選択信号により画面合成回路１１０の出
力信号か端子１０５から供給される高解像度映像信号か
のどちらかを選択して出力する。選択回路１１１から出
力された信号は、高能率符号化回路１１２と出力バッフ
ァ１１３で構成されるＨＤＴＶエンコーダ１３０に入力
される。高能率符号化回路１１２は、クロック発生回路
１４０からのクロックΦ0 で動作し、出力バッファ１１
３はクロック発生回路１４０からのクロックΦ0 でデー
タを取り込み、クロックΦ1 でデータを変調器１２４に
供給する。変調器１２４において変調された信号は、伝
送路１１４に供給される。高能率符号化回路１１２は出
力バッファ１１３から供給される制御信号により制御さ
れ、選択回路１１１から出力された信号を高能率符号化
し、出力バッファ１１３へ供給している。出力バッファ
１１３は、一定伝送レートのデータを伝送路へ出力する
ための平滑バッファであり、高能率符号化回路１１２か
ら入力された信号は一定レートの信号となり、変調器１
２４を介して伝送路１１４へ送出される。

【０００４】伝送路１１４を経た信号は、受信機側の復
調器１２５へ供給される。復調器１２５では伝送路１１
４を通ってきた信号を復調し、ＨＤＴＶデコーダ１３１
内の入力バッファ１１５に供給する。一方、復調器１２
５の他の出力信号は、クロック再生回路１４１に入力さ
れる。クロック再生回路１４１は、復調器１２５から入
力される信号より、クロックΦ0 、Φ1 を作り出力して
いる。

【０００５】ＨＤＴＶデコーダ１３１は、入力バッファ
１１５、可変長デコーダ１１６、逆量子化回路１１７、
逆ＤＣＴ回路１１８、加算器１１９、フレームメモリ１
２０、動き補償回路１２１により構成される。入力バッ
ファ１１５は、クロック再生回路１４１からのクロック
Φ1 で復調器１２５からのデータを取り込み、クロック
Φ0 でデータを出力して可変長デコーダ１１６に供給す
る。可変長デコーダ１１６に入力された信号は、可変長
デコードされ逆量子化回路１１７で逆量子化され、逆Ｄ
ＣＴ回路１１８に入力される。逆ＤＣＴ回路１１８で
は、入力信号に対して逆ＤＣＴ処理を施し、加算器１１
９に供給する。加算器１１９の他方の入力信号は、加算
器１１９の出力をフレームメモリ１２０によって１フレ
ーム遅延した信号に動き補償回路１２１によって動き補
償を施した信号である。

【０００６】上記ＨＤＴＶデコーダ１３１でデコードさ
れた信号は、端子１５１を経て表示処理回路１２２に入
力される。表示処理回路１２２は、クロック再生回路１
４１より供給されるクロックΦ0 で動作する。表示処理
回路１２２では端子１０７、１０８より入力される制御
信号により、図１１（Ａ）、図１１（Ｂ）に示す２つの
モードのうちいずれかを選択し、高解像度映像信号用モ
ニタ１２３に供給する。

【０００７】ここで、図９、図１０を用いて、画面合成
回路１１０の詳細を説明する。端子１０１、１０２、１
０３、…、１０４より入力されたＭチャンネルの低解像
度映像信号は、メモリ２０１及びメモリ２０２、メモリ
２０３及びメモリ２０４、メモリ２０５及びメモリ２０
６、メモリ２０７及びメモリ２０８に供給される。端子
１０１、１０２、１０３、…、１０４にそれぞれ２つず
つ接続された各メモリは、必ず一方が書き込みモードで
他方が読み出しモードとなるようにメモリ制御回路２１
５により制御され、一方にデータが書き込まれている間
に、他方からデータが読み出される。メモリ２０１、２
０２はクロックΦM1で、メモリ２０３、２０４はクロッ
クΦM2で、メモリ２０５、２０６はクロックΦM3で、メ
モリ２０７、２０８はクロックΦMMでデータ書き込みが
行われ、メモリ２０１、２０２、２０３、２０４、２０
５、２０６、２０７及び２０８は、クロックΦ0 でデー
タ読み出しが行われる。メモリ制御回路２１５はクロッ
クΦ0 で動作する。メモリ２０１及びメモリ２０２、メ
モリ２０３及びメモリ２０４、メモリ２０５及びメモリ
２０６、メモリ２０７及びメモリ２０８の各ペアの出力
は、それぞれスイッチ２１０、２１１、２１２、２１３
に供給される。スイッチ２１０、２１１、２１３、２１
４はそれぞれ読み出しモードにあるメモリの出力を選択
して、この読み出しデータを選択回路２１４に供給す
る。選択回路２１４は、端子２２１、２２２、…、２２
３から入力する制御信号により制御され、この制御信号
に従い、スイッチ２１０、２１１、２１２、２１３の出
力から１つを選択して出力端子１５０に導出する。

【０００８】以上説明した画面合成回路１１０の構成に
おいて、端子１０１にチャンネル１、端子１０２にチャ
ンネル２、端子１０３にチャンネル３、端子１０４にチ
ャンネルＭの低解像度映像信号が入力されたときの画面
合成の方法を以下説明する。端子１０１、１０２、１０
３、…、１０４から入力されたチャンネル１、２、３、
…Ｍの低解像度映像信号は、メモリ２０１及びメモリ２
０２、メモリ２０３及びメモリ２０４、メモリ２０５及
びメモリ２０６、メモリ２０７及びメモリ２０８に入力
される。メモリ制御回路２１５からの制御信号と、端子
２２１、２２２、…、２２３に供給される制御信号によ
り、まず、メモリ２０１及びメモリ２０２に書き込まれ
たチャンネル１の低解像度映像信号の第１ラインが読み
出され、次に、メモリ２０３及びメモリ２０４に書き込
まれたチャンネル２の低解像度映像信号の第１ラインが
読み出される。このようにして、チャンネル１からチャ
ンネルＳ（Ｓ＜Ｍ）までの第１ラインが順次読み出され
ることになる。次に、チャンネル１からチャンネルＳま
での第２ラインが順次読み出され、これを繰り返すこと
により、チャンネル１からチャンネルＳまでの最後のラ
インまで順次読み出される。次に、チャンネルＳ＋１か
らチャンネルＴ（Ｓ＋１＜Ｔ＜Ｍ）までの第１ラインか
ら最後のラインまでが同様に順次読み出される。このよ
うな動作をチャンネルＭまで繰り返すと、図１０（Ｂ）
に示すような合成画面が完成する。

【０００９】次に、図１２、図１１を用いて表示処理回
路１２２の詳細を説明する。ＨＤＴＶデコーダ１３１の
出力信号が、端子１５１に入力される。端子１５１に入
力された信号は、選択回路４１６及びチャンネル選択回
路４２０の中のメモリ４０９、または４１０に入力され
る。ここで、メモリ４０９とメモリ４１０はどちらか一
方が書き込みモードのときは他方は読み出しモードにな
る。メモリ４０９、４１０、メモリ制御回路４１１、水
平補間処理回路４１２、垂直補間処理回路４１４はクロ
ックΦ0 で動作する。一方、端子１０７から入力された
信号は、チャンネル選択回路４２０の中のメモリ制御回
路４１１に入力される。メモリ制御回路４１１の出力信
号は、メモリ４０９、４１０を制御する。メモリ４０
９、４１０の内で読み出しモードになっている方から読
み出された信号は、水平補間処理回路４１２及び選択回
路４１３に入力される。選択回路４１３では、端子４０
４から入力される信号に従って水平補間処理回路４１２
の出力もしくはメモリ４１０からの出力のうちどちらか
を選択して出力する。選択回路４１３の出力は、垂直補
間処理回路４１４、選択回路４１５に供給される。選択
回路４１５では、端子４０５からの信号に従って垂直補
間処理回路４１４の出力もしくは選択回路４１３からの
出力のどちらかを選択して出力する。選択回路４１５の
出力は、チャンネル選択回路４１６に供給される。チャ
ンネル選択回路４１６は、端子１０８に供給される信号
に従って、端子１５１から入力する信号か選択回路４１
５から入力する信号のどちらかを選択して端子１５２に
出力する。端子１５２１の出力は、高解像度映像信号用
モニタ１２３へ供給される。

【００１０】ここで、端子１５１にＨＤＴＶデコーダ１
３１でデコードされた出力信号として画面合成されたＭ
チャンネルの低解像度映像信号が入力されたとき、図１
１（Ａ）に示すモードは画面合成されたＭチャンネルの
低解像度映像信号を高解像度映像信号用モニタ１２３に
そのまま表示するモードである。図１１（Ｂ）に示すモ
ードは、端子１５１にＨＤＴＶデコーダ１３１でデコー
ドされた画面合成されたＭチャンネルの低解像度映像信
号が入力されたとき、チャンネル選択回路４２０で端子
１０７より入力される制御信号に従って、Ｍチャンネル
の低解像度映像信号のうちから１チャンネルを選択して
水平、垂直の補間処理を施し、高解像度映像信号用モニ
タ１２３に表示するモードである。

【００１１】チャンネル選択回路４２０の詳細について
説明する。まず端子１５１に入力された画面合成された
Ｍチャンネルの低解像度映像信号のなかの１チャンネル
分の低解像度映像信号をメモリ制御回路４１１からの制
御信号により選択し、メモリ４０９、４１０のうち書き
込みモードになっている方に書き込む。メモリ４０９、
４１０のうち読み出しモードになっている方から読み出
されたデータは、まずそのままチャンネル選択回路４２
０の出力値となり、次に読みだされる数個のデータは水
平補間処理をされてチャンネル選択回路４２０の出力値
となる。これを繰り返しながら、メモリ４０９または４
１０に蓄えられた１チャンネルの低解像度映像信号の１
ラインを水平補間処理し、チャンネル選択回路４２０の
出力値とする。次に、前述の水平補間処理でできた１ラ
インの信号に垂直補間処理を施し、チャンネル選択回路
４２０の出力値とする。以上のことを繰り返しながら１
チャンネルの低解像度映像信号に水平、垂直の補間処理
を施し、高解像度映像信号用モニタ１２３に表示する。

【００１２】実際は、１つの高解像映像信号用の伝送路
において、デジタル高能率符号化すると低解像映像信号
をＮチャンネル（Ｎ＞Ｍ）伝送できるが、以上説明した
従来のシステムでは低解像度映像信号を画面合成して１
チャンネル分の高解像度映像信号とみなして伝送するの
で、高解像度映像信号１チャンネル分の解像度に相当す
るチャンネル数Ｍだけの低解像度映像信号を画面合成し
て伝送することになる。

【００１３】

【発明が解決しようとする課題】上記したシステムで
は、低解像度映像信号を多重して伝送する場合、１チャ
ンネルの高解像度映像信号の解像度に相当するチャンネ
ル数の低解像度映像信号を多重した信号しか伝送するこ
とができなかった。しかし実際には、１チャンネルの高
解像度映像信号用の伝送路では、低解像度映像信号は、
１チャンネルの高解像度映像信号の解像度に相当するチ
ャンネル数よりも多くのチャンネル数の信号を伝送でき
る。そのために、低解像度映像信号を多重して伝送する
場合、上記のシステムであると、チャンネルの選択範囲
が狭いという問題がある。

【００１４】そこで、この発明は、１チャンネルの高解
像度映像信号用の伝送路で伝送できる範囲のチャンネル
数の低解像度映像信号を伝送し、処理できる映像信号送
受信装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】この発明は、映像信号を
デジタル高能率符号化して伝送するシステムにおいて、
送信側では、高解像度映像信号または高解像度映像信号
に対して水平、垂直の周波数が１／２以下である低解像
度信号をＮチャンネルそれぞれデジタル高能率符号化す
る手段と、前記高能率符号化された高解像度映像信号、
またはＮチャンネルの低解像度映像信号をぞれぞれパケ
ット化する手段と、前記パケット化されたＮチャンネル
の低解像度映像信号を多重する手段とを備え、受信側で
は、高解像度映像信号または高解像度映像信号に対して
水平、垂直の周波数が１／２以下である低解像度信号を
Ｎチャンネル多重したした信号を受け、そのＮチャンネ
ルの低解像度映像信号の中からＭチャンネル（Ｎ＞Ｍ）
の映像信号を選択する手段と、その選択されたＭチャン
ネルの映像信号をデコードしＭチャンネルのデコードし
た映像信号を出力する手段と、高解像度映像信号を表示
できるモニタに前記Ｍチャンネルのデコードした映像信
号を供給する手段とを備える。

【００１６】

【作用】上記の手段により、送信側では１チャンネルの
高解像度映像信号用の伝送路で伝送可能なチャンネル数
の低解像度映像信号を伝送することができ、受信側では
伝送されてきた複数の低解像度映像信号の中から受信側
のデコーダで処理可能なチャンネル数だけの低解像度映
像信号を選択し、高解像度映像信号用モニタに表示する
ことができる。

【００１７】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例である。低解像度映
像信号は、高解像度映像信号に対して水平、垂直の周波
数が共に１／２以下である。なお、１チャンネルの高解
像度映像信号の解像度に対して、Ｍチャンネルの低解像
度映像信号のそれが相当し、１チャンネルの高解像度映
像信号の伝送帯域に対して、Ｎチャンネルの低解像度映
像信号のそれが相当する。

【００１８】端子６０１からは高解像度映像信号が入力
され、高能率符号化回路６１０に供給される。高能率符
号化回路６１０で高能率符号化された信号は、パケット
化回路６１５に入力され、パケット化が施され、選択回
路６２１に入力される。一方、端子６０２、６０３、６
０４、…６０５からはチャンネル１からチャンネルＮま
でのＮチャンネル（Ｎ＞Ｍ）の低解像度映像信号が入力
され、高能率符号化回路６１１、６１２、６１３、…６
１４においてそれぞれ高能率符号化される。

【００１９】高能率符号化されたＮチャンネルの低解像
度信号は、それぞれパケット化回路６１６、６１７、６
１８、…、６１９に入力され、パケット化が施され、多
重回路６２０に入力される。多重回路６２０では、入力
されたＮチャンネルの信号を多重し、選択回路６２１に
出力している。選択回路６２１では、端子６０６から入
力される信号にしたがって、パケット化回路６１５の出
力信号か多重回路６２０の出力信号かのどちらかを選択
し、出力バッファ６２２へ出力している。出力バッファ
６２２から出力される信号は、変調器６２３に入力され
る。変調器６２３では入力信号を変調し、伝送路６３０
に供給する。伝送路６３０を通ってきた信号は、復調器
６３１に入力される。ここでクロック発生回路６８０で
は、端子６００より同期信号を取り入れ、クロックΦ0
、Φ1 、Φ2 、ΦN1、ΦN2、ΦN3、…、ΦNNを出力し
ている。高能率符号化回路６１０、パケット化回路６１
５は、クロック発生回路６８０より供給されるクロック
Φ0 で動作する。

【００２０】出力バッファ６２２は、クロック発生回路
６８０で供給されるクロックΦ0 でデータを取り込み、
クロックΦ1 でデータを変調器６２３へ出力する。高能
率符号化回路６１１、パケット化回路６１６はクロック
ΦN1で、高能率符号化回路６１２、パケット化回路６１
７はクロックΦN2で、高能率符号化回路６１３、パケッ
ト化回路６１８はクロックΦN3で、高能率符号化回路６
１４、パケット化回路６１９はクロックΦNNで動作す
る。多重回路６２０は、クロック発生回路６８０から供
給されるクロックΦ2 でデータを取り込み、クロックΦ
0 でデータを選択回路６２１に供給する。

【００２１】復調器６３１では、伝送路６３０より入力
された信号を復調し、デマルチプレックス回路６５０で
は端子６０７から入力される信号に従い、復調器６３１
より供給された信号が高解像度映像信号のときはそのま
ま信号を出力し、復調器６３１より出力されあ信号がＮ
チャンネルの多重された低解像度映像信号のときはＮチ
ャンネルの中からＭチャンネル（Ｎ＞Ｍ）の信号を選択
し、ＨＤＴＶデコーダ６４０の中の入力バッファ６５１
へ供給する。ここでＨＤＴＶデコーダ６４０は、入力バ
ッファ６５１とデータ選別回路６５２と、可変長デコー
ド回路６５３と逆量子化回路６５４と逆ＤＣＴ回路６５
５と加算器６５７と、フレームメモリ６５８と、動き補
償回路６５９と、チャンネル識別信号発生回路６５６で
構成される。また、ＨＤＴＶデコーダ６４０は、１チャ
ンネルの高解像度映像信号もしくは１チャンネルの高解
像度映像信号の解像度に相当するＭチャンネルの多重さ
れた低解像度映像信号を処理できる能力を持っている。
それから、ＨＤＴＶデコーダ６４０内の入力バッファ６
５１は、クロック再生回路６８１より供給されるクロッ
クΦ1 でデマルチプレックス回路６５０よりデータを取
り込み、クロックΦ0 でデータを出力する。ＨＤＴＶデ
コーダ６４０内のデータ選別回路６５２、可変長デコー
ド回路６５３、逆量子化回路６５４、逆ＤＣＴ回路６５
５、フレームメモリ６５８、動き補償回路６５９、チャ
ンネル識別信号発生回路６５６は、クロックΦ0 で動作
する。ＨＤＴＶデコーダ６４０において、入力バッファ
６５１から出力される信号は、端子６４１を経てデータ
選別回路６５２へ供給される。データ選別回路６５２で
は、パケット化された信号が、データ部とヘッダ部に分
離され、データ部は端子６４２を経て可変長デコード回
路６５３に、ヘッダ部は端子６４３２を経てチャンネル
識別信号発生回路６５６に供給される。

【００２２】チャンネル識別信号発生回路６５６では、
フレームメモリ６５８を制御する信号を出力している。
一方、可変長デコード回路６５３に供給されたデータ部
は、可変長デコードされ、逆量子化回路６５４に入力さ
れる。逆量子化回路６５４では、逆量子化を施された信
号は、逆ＤＣＴ回路６５５に入力される。逆ＤＣＴ回路
６５５では、入力信号に対して逆ＤＣＴ変換を施し、加
算器６５７へ入力している。加算器６５７のもう一方の
入力信号は、加算器６５７の出力信号をフレームメモリ
６５８で１フレーム遅延させた後、動き補償回路６５９
で動き補償を施された信号である。

【００２３】フレームメモリ６５８では、チャンネル識
別信号発生回路６５６により与えられる制御信号に従っ
て、加算器６５７の出力信号をフレームメモリ６５８に
書き込み、フレームメモリ６５８から動き補償回路６５
９へは、フレームメモリ６５８に書き込んだ順番にフレ
ームメモリ６５８から読み出していく。一方、フレーム
メモリ６５８から表示処理回路６７０への出力は、フレ
ームメモリ６５８に書き込まれたデータをシーケンシャ
ルに読み出した信号になる。表示処理回路６７０は、ク
ロック再生回路６８１より供給されるクロックΦ0 で動
作し、端子６０８、６０９より入力される信号に従い表
示処理を施す。表示処理回路６７０の出力は、高解像度
映像信号用モニタ６７１に入力され映像を表示する。

【００２４】ここでＮチャンネルの低解像度映像信号を
パケット化し、多重した信号が、送信側より伝送路６３
０を通り復調器６３１を介してデマルチプレクックス回
路６５０に入力され、入力バッファ６５１、データ選別
回路６５２、可変長デコード回路６５３と各回路を通っ
ていくが、そのときのデータの流れを図２に示してい
る。

【００２５】図２において横軸は時間軸であり、図２
（Ａ）は伝送路６３０における信号の状態を示してい
る。伝送路６３０においては、チャンネル１からチャン
ネルＮまでの低解像度映像信号がパケット化されて多重
されている。その多重の状態は、図２（Ａ）に示す通り
で、まずチャンネル１の１番目のパケット化されたデー
タがあり、次に、チャンネル２の１番目のパケット化さ
れたデータが並んでいる。このように、チャンネル順に
１番目からパケット化されたデータが、チャンネル１か
らチャンネルＮまで順番に並んでいる。以上の状態を繰
り返しながら、信号が伝送路６３０を通って復調器６３
１を介してデマルチプレックス回路６５０に送られてく
る。デマルチプレックス回路６５０では、図２（Ａ）に
示すようにチャンネル１からチャンネルＮまでのパケッ
ト化され多重された信号の中からＭチャンネル（Ｎ＞
Ｍ）だけ信号を選択し、入力バッファ６５１に蓄える。
このときのデマルチプレックス回路６５０の出力信号を
示したのが図２（Ｂ）である。入力バッファ６５１で
は、図２（Ｂ）に示した信号を蓄え、図２（Ｃ）に示し
た信号の状態でデータ選別回路６５２に出力する。デー
タ選別回路６５２では、パケット化されたデータをヘッ
ダ部とデータ部に分離し、データ部の方は可変長デコー
ド回路６５３に入力する。可変長デコード回路６５３で
は、入力されたデータ部を可変長デコードし、図２
（Ｄ）のように元のデータの長さに戻す。このようにし
てＮチャンネルの低解像度映像信号をパケット化し多重
した信号の中からＭチャンネルの低解像度映像信号をパ
ケット化し多重した信号を選択し、ＨＤＴＶデコーダ６
４０に入力することにより、ＨＤＴＶデコーダ６４０で
は特別な処理能力を変更することなくデコード処理を行
うことができる。

【００２６】図３はデータ選別回路６５２の構成を示し
ている。入力バッファ６５１から出力されたパケット化
された信号は、端子６４１に入力され、その信号はスイ
ッチ制御回路８１０とスイッチ８１１に供給される。こ
こで可変長符号化されたデータとパケット化されたデー
タの関係を図４に示している。図４（Ａ）に示すような
可変長符号化されたデータを適当な長さで区切り、区切
ってできた１つ１つの新しいデータに図４（Ｂ）に示す
ようにヘッダをデータの始めに付けることにより、パケ
ット化が行われる。従って、パケット化されたデータ
は、ヘッダ部とデータ部の２つの部分から成り立つ。ま
たヘッダ部には、チャンネルを識別するデータと可変長
データの区切りを示すデータを備えている。そこで、ス
イッチ制御部８１０では、入力されたパケット化された
データのヘッダ部よりスイッチ８１１の切り換えを制御
する信号を作り、スイッチ８１１に与える。スイッチ８
１１ではスイッチ制御回路８１０より供給される制御信
号に従って、パケット化されたデータをヘッダ部とデー
タ部に分離して出力する。スイッチ８１１で分離された
ヘッダ部の信号は、端子６４３とメモリ制御回路８３０
に入力される。メモリ制御回路８３０では、入力された
ヘッダ部の信号よりメモリを制御する信号を作ってい
る。

【００２７】一方、スイッチ８１１より出力されたデー
タ部の信号は、メモリ制御回路８３０から出力される制
御信号にしたがって、メモリ８２０、８２１、８２２、
…、８２３にチャンネル別に蓄えられる。メモリ８２
０、８２１、８２２、…、８２３では、メモリ制御回路
８３０から出力されるメモリ制御信号に従い、各メモリ
から元の可変長符号化されたデータの形式で信号を端子
６４２へ出力する。ここでメモリ８２０、８２１、８２
２、…、８２３、メモリ制御回路８３０、スイッチ制御
回路８１０はクロック再生回路６８１より供給されるク
ロックΦ0 で動作する。端子６４２の出力信号は、可変
長デコード回路６５３に入力される。

【００２８】次に、データ選別回路６５２によって、パ
ケット化されたデータを可変長データに戻す手段の詳細
を説明する。図５（Ａ）にチャンネル１、チャンネル
２、…、チャンネルＭの各チャンネルの低解像度映像信
号の可変長データを示している。横軸は、時間軸であ
る。このそれぞれのデータをパケットで区切って多重し
た低解像度映像信号が図５（Ｂ）に示す信号である。図
５（Ｂ）に示すようなパケット化され多重された低解像
度映像信号が端子６４１に入力される。この信号は、ス
イッチ８１１を通ることにより、図５（Ｂ）に示すパケ
ットのヘッダ部とデータ部を分離し、データ部はチャン
ネル毎にメモリ８２０、８２１、…、８２３にそれぞれ
入力される。図５（Ｃ）のｃ１には、メモリ８２０に入
力されるチャンネル１のデータを、図５（Ｃ）のｃ２に
は、メモリ８２１に入力されるチャンネル２のデータ
を、図５（Ｃ）のｃＭには、メモリ８２３に入力される
チャンネルＭのデータを示している。まず、メモリ８２
０にチャンネル１の１番目のパケット化されたデータが
蓄えられる。その後、メモリ８２１にチャンネル２の１
番目のパケット化されたデータが蓄えられる。このよう
にして、メモリ８２０、８２１、…、８２３にそれぞれ
チャンネル別に１番目のパケット化されたデータが蓄え
られる。同様にして２番目のパケット化されたデータが
メモリ８２０、８２１、…、８２３にそれぞれ蓄えられ
る。その後、３番目のパケット化されたデータ、４番目
のパケット化されたデータと順番にメモリ８２０、８２
１、…、８２３にそれぞれ蓄えられる。

【００２９】そこで１番目と２番目のパケット化された
データをメモリ８２０、８２１、…、８２３に蓄えた段
階で、図５（Ｃ）のｃ１に示すＡの部分、つまりチャン
ネル１の１番目の可変長データの部分をメモリ８２０か
ら読み出し、端子６４２へ出力する。そのとき、メモリ
８２０に残ったデータ、つまり図５（Ｃ）のｃ１に示す
Ｄの部分はそのままメモリ８２０に保持しておく。その
後、今度は図５（Ｃ）のｃ２に示すＢの部分、つまりチ
ャンネル２の１番目の可変長データの部分をメモリ８２
１から読み出し、端子６４２へ出力する。そのときメモ
リ８２１に残ったデータ、つまり図５（Ｃ）のｃ２に示
すＥの部分はそのままメモリ８２１に保持しておく。同
様に図５（Ｃ）のｃＭに示すＦの部分はそのままメモリ
８２３に保持しておく。このようにして、メモリ８２
０、８２１、８２２、…、８２３のそれぞれより各チャ
ンネルの１番目の可変長データを読み出し端子６４２へ
出力し、各メモリに残ったデータはそのまま各メモリに
保持しておく。その後は、各チャンネルの２番目のデー
タを各メモリから読み出し、順次端子６４２へ出力す
る。以上の手段により、データ選別回路６５２におい
て、パケット化されたデータは、可変長データへ変換さ
れ、可変長デコーダ６５３へ入力される。

【００３０】次にフレームメモリ６５８の詳細を説明す
る。図６（Ａ）は加算器６５７の出力信号の状態を示し
ている。横軸は時間軸であり、高解像度映像信号１フレ
ーム分のデータを示している。

【００３１】まず、チャンネル１の１番目のＤＣＴブロ
ックのデータが出力され、次にチャンネル２の１番目の
ＤＣＴブロックのデータが出力される。このようにして
各チャンネルの１番目のＤＣＴブロックのデータが出力
される。この次に、チャンネル１の２番目のＤＣＴブロ
ックのデータが出力され、次に、チャンネル２の２番目
のＤＣＴブロックのデータが出力される。このようにし
て各チャンネルの２番目のＤＣＴブロックのデータが出
力される。以上説明した状態で、データが出力され、高
解像度映像信号１フレーム分のデータの最後のＤＣＴブ
ロックのデータであるチャンネルＭのＬ番目のデータが
出力される。このデータの順番で、フレームメモリ６５
８に書き込まれるが、フレームメモリ６５８に書き込む
位置は、チャンネル識別信号発生回路６５６から出力さ
れる信号にしたがって決定される。

【００３２】図７はフレームメモリ６５８にどのような
状態でデータが書き込まれるかを示している。図７の各
データの番号と図６の各データの番号は対応している。
この図をみるとわかるように、各データはチャンネル毎
に集められ、全体で１つの合成画面を作る状態でフレー
ムメモリ６５８にデータが書き込まれる。図７に示す状
態で書き込まれたデータは、動き補償回路６５９に供給
されるが、そのデータの出力される順序は図６（Ａ）と
同じであり、図６（Ｂ）に示している。

【００３３】一方、表示処理回路６７０に出力されるデ
ータの順番は、図７に示されている合成画面状に書き込
まれたデータを画面を走査する順番で出力する。このデ
ータの出力する順番を図６（Ｃ）に示している。このよ
うにフレームメモリ６５８を制御することによりＨＤＴ
Ｖデコーダ６４０の出力値は、従来のＨＤＴＶデコーダ
１３１の出力値と同様になる。従って、高解像度映像信
号用モニタに表示する処理が従来のシステムと同様にな
る。

【００３４】以上説明した構成により、受信側で１つの
高解像度映像信号もしくは１つの高解像度映像信号に相
当するＭチャンネルの低解像度映像信号をパケット化し
多重した信号を処理できる従来のシステムと同様の能力
のＨＤＴＶデコーダを用いて、送信側でＮチャンネル
（Ｎ＞Ｍ）の低解像度映像信号をパケット化し多重して
伝送しても、受信側ではＮチャンネルの中からＭチャン
ネルの低解像度映像信号を選択することにより処理する
ことが可能となる。

【００３５】

【発明の効果】以上説明したようにこの発明によれば、
受信側のＨＤＴＶデコーダの処理能力以上のチャンネル
数の信号を多重して伝送した場合でも、送信側で信号を
パケット化することにより、受信側では、伝送されてき
た信号の中からＨＤＴＶデコーダの処理能力分の信号を
パケットのヘッダ部を見分けることにより選択し、デコ
ードしてモニタに表示することができる。これにより受
信側では、チャンネルの選択の自由度が拡大される。

【図面の簡単な説明】

【図１】この発明の一実施例を示す図。

【図２】この発明のシステムによる伝送路における信号
の状態を示す図。

【図３】図１のデータ選別回路の構成を示す図。

【図４】可変長符号化されたデータとパケット化された
データの関係を示す図。

【図５】低解像度映像信号の可変長データ列を示す説明
図。

【図６】図１のフレームメモリの入出力信号の状態を示
す図。

【図７】フレームメモリに書き込まれたデータの状態説
明図。

【図８】従来考えられた映像信号送受信装置を示す図。

【図９】画面合成回路を示す図。

【図１０】画面合成回路の動作説明図。

【図１１】表示処理装置の表示モードの説明図。

【図１２】表示処理装置の構成説明図。

【符号の説明】

６１０〜６１４…高能率符号化回路、６１５〜６１９…
パケット化回路、６２０…多重回路、６２１…選択回
路、６２２…出力バッファ、６２３…変調器、６３０…
伝送路、６３１…復調器、６５０…デマルチプレックス
回路、６５１…入力バッファ、６５２…データ選別回
路、６５３…可変長デコード回路、６５４…逆量子化回
路、６５５…逆ＤＣＴ回路、６５７…加算器、６５８…
フレームメモリ、６５９…動き補償回路、６５６…チャ
ンネル識別信号発生回路、６７０…表示処理回路、６７
１…モニタ。

Claims

【特許請求の範囲】

【請求項１】映像信号をデジタル高能率符号化して伝送
するシステムにおいて、高解像度映像信号または高解像度映像信号に対して水
平、垂直の周波数が１／２以下である低解像度信号をＮ
チャンネルそれぞれデジタル高能率符号化する手段と、前記高能率符号化された高解像度映像信号、またはＮチ
ャンネルの低解像度映像信号をぞれぞれパケット化する
手段と、前記パケット化されたＮチャンネルの低解像度映像信号
を多重する手段とを備えたことを特徴とする映像信号送
信装置。
【請求項２】映像信号をデジタル高能率符号化して伝送
するシステムにおいて、高解像度映像信号または高解像度映像信号に対して水
平、垂直の周波数が１／２以下である低解像度信号をＮ
チャンネル多重したした信号を受け、そのＮチャンネル
の低解像度映像信号の中からＭチャンネル（Ｎ＞Ｍ）の
映像信号を選択する手段と、その選択されたＭチャンネルの映像信号をデコードしＭ
チャンネルのデコードした映像信号を出力する手段と、高解像度映像信号を表示できるモニタに前記Ｍチャンネ
ルのデコードした映像信号を供給する手段とを具備した
ことを特徴とする映像信号受信装置。
【請求項３】高解像度映像信号をデジタル高能率符号化
してそれをパケット化して伝送した信号を受け、これを
復号処理する受信機において、パケット化された多重されたＮチャンネルの低解像度映
像信号を受け、前記低解像度映像信号の中からＭチャン
ネルの映像信号を選択する選択手段と、前記選択手段により選択されたＭチャンネルのパケット
化された映像信号を可変長デコードする可変長デコード
手段と、前記可変長デコード手段によりデコードされたＭチャン
ネルの映像信号のデータをメモリに書き込む際、前記可
変長デコード手段より出力されるチャンネル識別信号に
従い前記メモリのチャンネル別のエリアに前記データを
書き込み、前記メモリよりシーケンシャルにデータを読
み出す読み出し手段とを具備したことを特徴とする映像
信号受信装置。
【請求項４】前記Ｍチャンネルのデコードした映像信号
を出力する手段は、前記Ｍチャンネルのパケット化された信号をデコードす
るもので、このデコードの際、複数または１つのパケッ
ト化されたデータより１つの処理単位の映像信号のデー
タをデコードし余ったパケット化されたデータ、もしく
は前記１つの処理単位の映像信号をデコードするのに必
要のない他のチャンネルのパケット化されたデータを保
持する手段を有することを特徴とする請求項２記載の映
像信号受信装置。
【請求項５】前記Ｍチャンネルのパケット化された信号
をデコードする際、１つのパケットのビット数（ｕ）と
１つの処理単位の映像信号のデータのビット数（ｖ）の
間にｕ＞ｖの関係がある場合には、１個目のパケット化
されたデータの中に含まれる１つの処理単位の映像信号
のデータをデコードし、前記１つの処理単位の映像信号
のデータをデコードした後、前記１個目のパケットに残
ったデータは、他のパケット化されたデータをデコード
している間、メモリに保持しておく手段を有したことを
特徴とする請求項４記載の映像信号受信装置。
【請求項６】前記Ｍチャンネルのパケット化された信号
をデコードする際、１つのパケットのビット数（ｕ）と
１つの処理単位の映像信号のデータのビット数（ｖ）の
間にｕ＜ｖの関係がある場合には、複数のパケット化さ
れたデータをメモリに保持し、前記メモリから前記複数
のパケット化されたデータを読み出すことにより１つの
処理単位の映像信号のデータをデコードし、その間他の
パケット化された映像信号のデータをメモリに保持して
おく手段を有したことを特徴とする請求項４記載の映像
信号受信装置。