JP3248503B2 - 時分割多重回路及び時分割多重方法 - Google Patents
時分割多重回路及び時分割多重方法Info
- Publication number
- JP3248503B2 JP3248503B2 JP01086999A JP1086999A JP3248503B2 JP 3248503 B2 JP3248503 B2 JP 3248503B2 JP 01086999 A JP01086999 A JP 01086999A JP 1086999 A JP1086999 A JP 1086999A JP 3248503 B2 JP3248503 B2 JP 3248503B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- division multiplexing
- time
- converting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、シリアルデジタル
ビデオ信号を時分割多重して伝送する時分割多重回路及
び時分割多重方法に関し、たとえば２７０Ｍｂ／ｓ及び
３６０Ｍｂ／ｓの信号を共通の回路で多重する時分割多
重回路及び時分割多重方法に関する。
ビデオ信号を時分割多重して伝送する時分割多重回路及
び時分割多重方法に関し、たとえば２７０Ｍｂ／ｓ及び
３６０Ｍｂ／ｓの信号を共通の回路で多重する時分割多
重回路及び時分割多重方法に関する。
【０００２】
【従来の技術】放送局内のスタジオ間では、光伝送装置
を使用してビデオ信号の分配が行われている。この場
合、光ファイバの広帯域性を生かそうとすれば複数のビ
デオ信号を時分割多重して高速信号に変換し、１本の伝
送路で送ることが効果的である。
を使用してビデオ信号の分配が行われている。この場
合、光ファイバの広帯域性を生かそうとすれば複数のビ
デオ信号を時分割多重して高速信号に変換し、１本の伝
送路で送ることが効果的である。
【０００３】一般に、同じ信号レート間での時分割多重
は容易であが、異なる信号レートでは難しい。ところ
で、近年では、放送局内において、複数のビデオ信号フ
ォーマット（信号レート）が使用されるようになってい
る。このため、異なるフォーマットでも時分割多重でき
る装置への要求が高まっている。
は容易であが、異なる信号レートでは難しい。ところ
で、近年では、放送局内において、複数のビデオ信号フ
ォーマット（信号レート）が使用されるようになってい
る。このため、異なるフォーマットでも時分割多重でき
る装置への要求が高まっている。
【０００４】ここで、従来方式の２７０Ｍｂ／ｓ用の時
分割多重回路を、図３に示す。
分割多重回路を、図３に示す。
【０００５】図３において、２７０Ｍ入力端子１〜７に
は、２７０Ｍｂ／ｓビデオ信号（たとえば、ＮＴＳＣコ
ンポーネントシリアルデジタル信号）１ａ〜７ａが入力
される。これら２７０Ｍｂ／ｓビデオ信号１ａ〜７ａ
は、２７０Ｍ用ビット同期回路８〜１４にてシステムク
ロックへのクロック同期が行われる。また、フレーム同
期生成回路１５ではフレーム同期信号が生成される。
は、２７０Ｍｂ／ｓビデオ信号（たとえば、ＮＴＳＣコ
ンポーネントシリアルデジタル信号）１ａ〜７ａが入力
される。これら２７０Ｍｂ／ｓビデオ信号１ａ〜７ａ
は、２７０Ｍ用ビット同期回路８〜１４にてシステムク
ロックへのクロック同期が行われる。また、フレーム同
期生成回路１５ではフレーム同期信号が生成される。
【０００６】２７０Ｍ用ビット同期回路８〜１４及びフ
レーム同期生成回路１５から出力された信号は、８：１
ＭＵＸ部１６で時分割多重され、スクランブル回路１７
で同符号連続対策のためスクランブル処理が行われる。
その後、Ｅ／Ｏ変換部１８で光信号に変換され出力され
る。
レーム同期生成回路１５から出力された信号は、８：１
ＭＵＸ部１６で時分割多重され、スクランブル回路１７
で同符号連続対策のためスクランブル処理が行われる。
その後、Ｅ／Ｏ変換部１８で光信号に変換され出力され
る。
【０００７】次に、従来方式の３６０Ｍｂ／ｓ用の時分
割多重回路を、図４に示す。
割多重回路を、図４に示す。
【０００８】図４において、３６０Ｍ入力端子２１〜２
５には、３６０Ｍｂ／ｓビデオ信号１ｂ〜５ｂが入力さ
れる。これら３６０Ｍｂ／ｓビデオ信号１ｂ〜５ｂは、
３６０Ｍ用ビット同期回路２６〜３０にてシステムクロ
ックへのクロック同期が行われる。また、フレーム同期
生成回路３１ではフレーム同期信号が生成される。
５には、３６０Ｍｂ／ｓビデオ信号１ｂ〜５ｂが入力さ
れる。これら３６０Ｍｂ／ｓビデオ信号１ｂ〜５ｂは、
３６０Ｍ用ビット同期回路２６〜３０にてシステムクロ
ックへのクロック同期が行われる。また、フレーム同期
生成回路３１ではフレーム同期信号が生成される。
【０００９】３６０Ｍ用ビット同期回路２６〜３０及び
フレーム同期生成回路３１から出力された信号は、６：
１ＭＵＸ部３２で時分割多重され、スクランブル回路３
３で同符号連続対策のためスクランブル処理が行われ
る。その後、Ｅ／Ｏ変換部３４で光信号に変換され出力
される。
フレーム同期生成回路３１から出力された信号は、６：
１ＭＵＸ部３２で時分割多重され、スクランブル回路３
３で同符号連続対策のためスクランブル処理が行われ
る。その後、Ｅ／Ｏ変換部３４で光信号に変換され出力
される。
【００１０】
【発明が解決しようとする課題】上述したように、従来
方式の時分割多重回路では、異なるビットレートの信号
には、それぞれ専用の時分割多重回路を用意する必要が
あった。
方式の時分割多重回路では、異なるビットレートの信号
には、それぞれ専用の時分割多重回路を用意する必要が
あった。
【００１１】本発明は、このような状況に鑑みてなされ
たものであり、第１及び第２の入力信号を共通の回路で
多重化することができる時分割多重回路及び時分割多重
方法を提供することができるようにするものである。
たものであり、第１及び第２の入力信号を共通の回路で
多重化することができる時分割多重回路及び時分割多重
方法を提供することができるようにするものである。
【００１２】
【課題を解決するための手段】請求項１に記載の時分割
多重回路は、第３の信号のビットレートが第１及び第２
の入力信号のビットレートのそれぞれ共通の約数の値と
なるように、第１及び第２の入力信号を第３の信号に変
換する入力変換手段と、第１及び第２の入力信号のフレ
ーム同期信号を生成するフレーム同期生成手段と、入力
変換手段及びフレーム同期生成手段からの出力信号を選
択出力する信号選択手段と、信号選択手段からの出力信
号を所定のチャンネル単位で時分割多重した信号に変換
する第１の信号変換手段と、第１の信号変換手段からの
出力信号を時分割多重して所定の信号に変換する第２の
信号変換手段と、第２の信号変換手段からの出力信号に
対してスクランブル処理を行うスクランブル処理手段
と、スクランブル処理手段によって処理された信号を光
信号に変換して出力する光信号変換出力手段とを備える
ことを特徴とする。また、入力変換手段は、第１及び第
２の入力信号を識別する入力信号識別手段と、識別され
た入力信号に対し、所定のチャンネル単位に合わせるた
めの分割を行う第３の信号変換手段と、第３の信号変換
手段からの出力信号を、所定の変換ビット数でシステム
クロックに乗せ換えるビット同期回路とを備えるように
することができる。また、ビット同期回路による変換ビ
ット数は、第１及び第２の入力信号のそれぞれ共通の約
数の値とされているようにすることができる。請求項４
に記載の時分割多重方法は、第３の信号のビットレート
が第１及び第２の入力信号のビットレートのそれぞれ共
通の約数の値となるように、第１及び第２の入力信号を
第３の信号に変換する第１の工程と、第１及び第２の入
力信号のフレーム同期信号を生成する第２の工程と、第
３の信号及びフレーム同期信号を選択出力する第３の工
程と、選択出力された信号を所定のチャンネル単位で時
分割多重した信号に変換する第４の工程と、所定のチャ
ンネル単位で時分割多重された出力信号を時分割多重し
て所定の信号に変換する第５の工程と、所定の信号に変
換された出力信号に対してスクランブル処理を行う第６
の工程と、スクランブル処理された信号を光信号に変換
して出力する第７の工程とを備えることを特徴とする。
また、第１の工程には、第１及び第２の入力信号を識別
する工程と、識別された入力信号に対し、所定のチャン
ネル単位に合わせるための分割を行う工程と、時分割多
重された出力信号を、所定の変換ビット数でシステムク
ロックに乗せ換える第８の工程とが含まれるようにする
ことができる。また、第８の工程には、変換ビット数
を、第１及び第２の入力信号のそれぞれ共通の約数の値
とする工程が含まれるようにすることができる。本発明
に係る時分割多重回路及び時分割多重方法においては、
第１及び第２の入力信号を、第３の信号に変換し、第１
及び第２の入力信号のフレーム同期信号を生成した後、
第３の信号及びフレーム同期信号を選択出力するととも
に、選択出力された信号を所定のチャンネル単位で時分
割多重して第１及び第２の入力信号の何れかに変換し、
所定のチャンネル単位で時分割多重された出力信号を時
分割多重して所定の信号に変換し、さらに所定の信号に
変換された出力信号に対してスクランブル処理を行い、
スクランブル処理された信号を光信号に変換して出力す
るようにする。
多重回路は、第３の信号のビットレートが第１及び第２
の入力信号のビットレートのそれぞれ共通の約数の値と
なるように、第１及び第２の入力信号を第３の信号に変
換する入力変換手段と、第１及び第２の入力信号のフレ
ーム同期信号を生成するフレーム同期生成手段と、入力
変換手段及びフレーム同期生成手段からの出力信号を選
択出力する信号選択手段と、信号選択手段からの出力信
号を所定のチャンネル単位で時分割多重した信号に変換
する第１の信号変換手段と、第１の信号変換手段からの
出力信号を時分割多重して所定の信号に変換する第２の
信号変換手段と、第２の信号変換手段からの出力信号に
対してスクランブル処理を行うスクランブル処理手段
と、スクランブル処理手段によって処理された信号を光
信号に変換して出力する光信号変換出力手段とを備える
ことを特徴とする。また、入力変換手段は、第１及び第
２の入力信号を識別する入力信号識別手段と、識別され
た入力信号に対し、所定のチャンネル単位に合わせるた
めの分割を行う第３の信号変換手段と、第３の信号変換
手段からの出力信号を、所定の変換ビット数でシステム
クロックに乗せ換えるビット同期回路とを備えるように
することができる。また、ビット同期回路による変換ビ
ット数は、第１及び第２の入力信号のそれぞれ共通の約
数の値とされているようにすることができる。請求項４
に記載の時分割多重方法は、第３の信号のビットレート
が第１及び第２の入力信号のビットレートのそれぞれ共
通の約数の値となるように、第１及び第２の入力信号を
第３の信号に変換する第１の工程と、第１及び第２の入
力信号のフレーム同期信号を生成する第２の工程と、第
３の信号及びフレーム同期信号を選択出力する第３の工
程と、選択出力された信号を所定のチャンネル単位で時
分割多重した信号に変換する第４の工程と、所定のチャ
ンネル単位で時分割多重された出力信号を時分割多重し
て所定の信号に変換する第５の工程と、所定の信号に変
換された出力信号に対してスクランブル処理を行う第６
の工程と、スクランブル処理された信号を光信号に変換
して出力する第７の工程とを備えることを特徴とする。
また、第１の工程には、第１及び第２の入力信号を識別
する工程と、識別された入力信号に対し、所定のチャン
ネル単位に合わせるための分割を行う工程と、時分割多
重された出力信号を、所定の変換ビット数でシステムク
ロックに乗せ換える第８の工程とが含まれるようにする
ことができる。また、第８の工程には、変換ビット数
を、第１及び第２の入力信号のそれぞれ共通の約数の値
とする工程が含まれるようにすることができる。本発明
に係る時分割多重回路及び時分割多重方法においては、
第１及び第２の入力信号を、第３の信号に変換し、第１
及び第２の入力信号のフレーム同期信号を生成した後、
第３の信号及びフレーム同期信号を選択出力するととも
に、選択出力された信号を所定のチャンネル単位で時分
割多重して第１及び第２の入力信号の何れかに変換し、
所定のチャンネル単位で時分割多重された出力信号を時
分割多重して所定の信号に変換し、さらに所定の信号に
変換された出力信号に対してスクランブル処理を行い、
スクランブル処理された信号を光信号に変換して出力す
るようにする。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１４】図１は、本発明の時分割多重回路の一実施
の形態を示すブロック図、図２は、図１のＭＵＸ部の動
作を説明するための図である。
の形態を示すブロック図、図２は、図１のＭＵＸ部の動
作を説明するための図である。
【００１５】図１に示す時分割多重回路は、２７０Ｍ／
３６０Ｍ入力端子１０１〜７０１、入力変換部１０２〜
７０２、フレーム同期生成回路１０９、クロスポイント
部８０１、３：１ＭＵＸ部８０２〜８０９、８：１ＭＵ
Ｘ部８１０、スクランブル回路８１１及びＥ／Ｏ部８１
２を備えている。
３６０Ｍ入力端子１０１〜７０１、入力変換部１０２〜
７０２、フレーム同期生成回路１０９、クロスポイント
部８０１、３：１ＭＵＸ部８０２〜８０９、８：１ＭＵ
Ｘ部８１０、スクランブル回路８１１及びＥ／Ｏ部８１
２を備えている。
【００１６】２７０Ｍ／３６０Ｍ入力端子１０１〜７０
１には、２７０Ｍ／３６０Ｍｂ／ｓビデオ信号（シリア
ルデジタルビデオ信号）１ｃ〜７ｃが入力される。入力
変換手段としての入力変換部１０２〜７０２は、２７０
Ｍ／３６０Ｍ識別回路１０３、１：４ＭＵＸ部１０４及
び９０Ｍ用ビット同期回路１０５〜１０８を備えてい
る。
１には、２７０Ｍ／３６０Ｍｂ／ｓビデオ信号（シリア
ルデジタルビデオ信号）１ｃ〜７ｃが入力される。入力
変換手段としての入力変換部１０２〜７０２は、２７０
Ｍ／３６０Ｍ識別回路１０３、１：４ＭＵＸ部１０４及
び９０Ｍ用ビット同期回路１０５〜１０８を備えてい
る。
【００１７】入力信号識別手段としての２７０Ｍ／３６
０Ｍ識別回路１０３は、２７０Ｍ／３６０Ｍ入力端子１
０１〜７０１に入力された２７０Ｍ／３６０Ｍｂ／ｓビ
デオ信号１ｃ〜７ｃが２７０Ｍｂ／ｓであるか３６０Ｍ
ｂ／ｓであるかのビットレートを判別する。
０Ｍ識別回路１０３は、２７０Ｍ／３６０Ｍ入力端子１
０１〜７０１に入力された２７０Ｍ／３６０Ｍｂ／ｓビ
デオ信号１ｃ〜７ｃが２７０Ｍｂ／ｓであるか３６０Ｍ
ｂ／ｓであるかのビットレートを判別する。
【００１８】第３の信号変換手段としての１：４ＭＵＸ
部１０４は、１：３又は１：４のＤＥＭＵＸとして動作
し、入力された２７０Ｍｂ／ｓ又は３６０Ｍｂ／ｓの信
号を３分割又は４分割し、３チャンネル又は４チャンネ
ルの９０Ｍｂ／ｓとして出力する。
部１０４は、１：３又は１：４のＤＥＭＵＸとして動作
し、入力された２７０Ｍｂ／ｓ又は３６０Ｍｂ／ｓの信
号を３分割又は４分割し、３チャンネル又は４チャンネ
ルの９０Ｍｂ／ｓとして出力する。
【００１９】９０Ｍ用ビット同期回路１０５〜１０８
は、１：４ＭＵＸ部１０４からの９０Ｍｂ／ｓの信号を
システムクロックに乗せ換える。フレーム同期生成手段
としてのフレーム同期生成回路１０９は、フレーム同期
信号を生成する。このフレーム同期信号は、時分割多重
信号を元に戻す際に必要となる信号である。
は、１：４ＭＵＸ部１０４からの９０Ｍｂ／ｓの信号を
システムクロックに乗せ換える。フレーム同期生成手段
としてのフレーム同期生成回路１０９は、フレーム同期
信号を生成する。このフレーム同期信号は、時分割多重
信号を元に戻す際に必要となる信号である。
【００２０】信号選択手段としてのクロスポイント部８
０１は、入力変換部１０２〜７０２及びフレーム信号生
成回路１０９からの出力信号を選択出力する。第１の信
号変換手段としての３：１ＭＵＸ部８０２〜８０９は、
クロスポイント部８０１から出力された２４チャンネル
の信号を、３チャンネル単位で時分割多重して２７０Ｍ
ｂ／ｓの信号に変換する。
０１は、入力変換部１０２〜７０２及びフレーム信号生
成回路１０９からの出力信号を選択出力する。第１の信
号変換手段としての３：１ＭＵＸ部８０２〜８０９は、
クロスポイント部８０１から出力された２４チャンネル
の信号を、３チャンネル単位で時分割多重して２７０Ｍ
ｂ／ｓの信号に変換する。
【００２１】第２の信号変換手段としての８：１ＭＵＸ
部８１０は、３：１ＭＵＸ部８０２〜８０９の出力信号
を時分割多重して２．１６Ｇｂ／ｓの信号に変換する。
部８１０は、３：１ＭＵＸ部８０２〜８０９の出力信号
を時分割多重して２．１６Ｇｂ／ｓの信号に変換する。
【００２２】スクランブル処理手段としてのスクランブ
ル回路８１１は、８：１ＭＵＸ部８１０からの出力信号
に対してスクランブル処理を行う。Ｅ／Ｏ部８１２は、
スクランブル回路８１１からの出力を光に変換する。
ル回路８１１は、８：１ＭＵＸ部８１０からの出力信号
に対してスクランブル処理を行う。Ｅ／Ｏ部８１２は、
スクランブル回路８１１からの出力を光に変換する。
【００２３】次に、このような構成の時分割多重回路の
動作を、図２を用いて説明する。
動作を、図２を用いて説明する。
【００２４】まず、２７０Ｍ／３６０Ｍ入力端子１０１
に入力された２７０Ｍ／３６０Ｍｂ／ｓビデオ信号１ｃ
は、入力変換部１０２に入力される。入力された２７０
Ｍ／３６０Ｍｂ／ｓビデオ信号１ｃは、２７０Ｍ／３６
０Ｍ識別回路１０３により、２７０Ｍｂ／ｓであるか３
６０Ｍｂ／ｓであるかのビットレートが判定される。
に入力された２７０Ｍ／３６０Ｍｂ／ｓビデオ信号１ｃ
は、入力変換部１０２に入力される。入力された２７０
Ｍ／３６０Ｍｂ／ｓビデオ信号１ｃは、２７０Ｍ／３６
０Ｍ識別回路１０３により、２７０Ｍｂ／ｓであるか３
６０Ｍｂ／ｓであるかのビットレートが判定される。
【００２５】２７０Ｍ／３６０Ｍ識別回路１０３による
判定結果は、１：４ＭＵＸ部１０４に送られる。
判定結果は、１：４ＭＵＸ部１０４に送られる。
【００２６】ここで、入力信号が２７０Ｍｂ／ｓの場
合、１：４ＭＵＸ部１０４は、図２（ａ）に示すよう
に、１：３ＤＥＭＵＸとして動作する。１：４ＭＵＸ部
１０４は、入力された２７０Ｍｂ／ｓの信号を３分割
し、３チャンネルの９０Ｍｂ／ｓとして出力する。
合、１：４ＭＵＸ部１０４は、図２（ａ）に示すよう
に、１：３ＤＥＭＵＸとして動作する。１：４ＭＵＸ部
１０４は、入力された２７０Ｍｂ／ｓの信号を３分割
し、３チャンネルの９０Ｍｂ／ｓとして出力する。
【００２７】一方、入力信号が３６０Ｍｂ／ｓの場合、
１：４ＭＵＸ部１０４は、図２（ｂ）に示すように、
１：４ＤＥＭＵＸとして動作する。１：４ＭＵＸ部１０
４は、入力された３６０Ｍｂ／ｓの信号を４分割し、４
チャンネルの９０Ｍｂ／ｓ信号として出力する。
１：４ＭＵＸ部１０４は、図２（ｂ）に示すように、
１：４ＤＥＭＵＸとして動作する。１：４ＭＵＸ部１０
４は、入力された３６０Ｍｂ／ｓの信号を４分割し、４
チャンネルの９０Ｍｂ／ｓ信号として出力する。
【００２８】９０Ｍｂ／ｓのビットレートに変換された
３チャンネル又は４チャンネルの信号は、図１の９０Ｍ
用ビット同期回路１０５〜１０８でシステムクロックに
乗せ換えられる。
３チャンネル又は４チャンネルの信号は、図１の９０Ｍ
用ビット同期回路１０５〜１０８でシステムクロックに
乗せ換えられる。
【００２９】ここで、入力変換部１０２〜７０２は、７
系統であり、それぞれから４チャンネルの出力が行われ
る。したがって、全体で２８チャンネル（４チャンネル
×７系統）の９０Ｍｂ／ｓの信号が生成される。ただ
し、入力信号が２７０Ｍｂ／ｓの場合には、それに該当
する入力変換部１０２〜７０２の出力のうちの１チャン
ネルには信号が乗っていないものとする。
系統であり、それぞれから４チャンネルの出力が行われ
る。したがって、全体で２８チャンネル（４チャンネル
×７系統）の９０Ｍｂ／ｓの信号が生成される。ただ
し、入力信号が２７０Ｍｂ／ｓの場合には、それに該当
する入力変換部１０２〜７０２の出力のうちの１チャン
ネルには信号が乗っていないものとする。
【００３０】図１のフレーム同期生成回路１０９は、時
分割多重信号を元に戻す際に必要となる信号を生成す
る。この信号も４チャンネルの９０Ｍｂ／ｓとして出力
される。
分割多重信号を元に戻す際に必要となる信号を生成す
る。この信号も４チャンネルの９０Ｍｂ／ｓとして出力
される。
【００３１】入力変換部１０２〜７０２及びフレーム同
期生成回路１０９から出力された信号は、図１のクロス
ポイント部８０１に入力される。クロスポイント部８０
１は、入力信号から必要な信号を選択して３：１ＭＵＸ
部８０２〜８０９に出力する。
期生成回路１０９から出力された信号は、図１のクロス
ポイント部８０１に入力される。クロスポイント部８０
１は、入力信号から必要な信号を選択して３：１ＭＵＸ
部８０２〜８０９に出力する。
【００３２】３：１ＭＵＸ部８０９は、フレーム同期信
号用として用いた場合には、入力変換部１０２〜７０２
から出力された２８チャンネルのうち２１チャンネルを
選択して出力する。
号用として用いた場合には、入力変換部１０２〜７０２
から出力された２８チャンネルのうち２１チャンネルを
選択して出力する。
【００３３】上述したように、入力信号が３６０Ｍｂ／
ｓの場合には、１入力当たり４チャンネルの９０Ｍｂ／
ｓ信号が出力される。このため、時分割多重を行う場
合、最大５入力の３６０Ｍｂ／ｓ信号の伝送が可能とな
る（２１÷４＝５余り１）。
ｓの場合には、１入力当たり４チャンネルの９０Ｍｂ／
ｓ信号が出力される。このため、時分割多重を行う場
合、最大５入力の３６０Ｍｂ／ｓ信号の伝送が可能とな
る（２１÷４＝５余り１）。
【００３４】また、入力信号が２７０Ｍｂ／ｓの場合に
は、１入力で３チャンネルの９０Ｍｂ／ｓ信号が出力さ
れる。このため、時分割多重を行う場合、最大７入力の
２７０Ｍｂ／ｓ信号の伝送が可能となる（２１÷３＝
７）。
は、１入力で３チャンネルの９０Ｍｂ／ｓ信号が出力さ
れる。このため、時分割多重を行う場合、最大７入力の
２７０Ｍｂ／ｓ信号の伝送が可能となる（２１÷３＝
７）。
【００３５】３：１ＭＵＸ部８０２〜８０９から出力さ
れる信号は、入力信号が２７０Ｍｂ／ｓの場合、いずれ
も２７０Ｍｂ／ｓである（９０Ｍｂ／ｓ×３チャンネ
ル）。３：１ＭＵＸ部８０２〜８０９から出力された信
号は、８：１ＭＵＸ部８１０に入力され、時分割多重さ
れる。
れる信号は、入力信号が２７０Ｍｂ／ｓの場合、いずれ
も２７０Ｍｂ／ｓである（９０Ｍｂ／ｓ×３チャンネ
ル）。３：１ＭＵＸ部８０２〜８０９から出力された信
号は、８：１ＭＵＸ部８１０に入力され、時分割多重さ
れる。
【００３６】８：１ＭＵＸ部８１０の出力は、２．１６
Ｇｂ／ｓ（２７０Ｍｂ／ｓ×８チャンネル）となり、ス
クランブル回路８１１でのスクランブル処理（同符号連
続対策）が行われる。その後、Ｅ／Ｏ部８１２で光に変
換されて出力される。
Ｇｂ／ｓ（２７０Ｍｂ／ｓ×８チャンネル）となり、ス
クランブル回路８１１でのスクランブル処理（同符号連
続対策）が行われる。その後、Ｅ／Ｏ部８１２で光に変
換されて出力される。
【００３７】このように、本実施の形態では、入力され
た信号は、全て９０Ｍｂ／ｓのレートの信号に変換され
て処理されるため、変換後は元の入力信号の２７０Ｍｂ
／ｓであるか３６０Ｍｂ／ｓであるかの区別は不要とな
る。このため、入力信号のレートが２７０Ｍｂ／ｓであ
っても３６０Ｍｂ／ｓであっても同一の回路で時分割多
重処理を行うことができる。
た信号は、全て９０Ｍｂ／ｓのレートの信号に変換され
て処理されるため、変換後は元の入力信号の２７０Ｍｂ
／ｓであるか３６０Ｍｂ／ｓであるかの区別は不要とな
る。このため、入力信号のレートが２７０Ｍｂ／ｓであ
っても３６０Ｍｂ／ｓであっても同一の回路で時分割多
重処理を行うことができる。
【００３８】また、第１チャンネルは２７０Ｍｂ／ｓ、
第２チャンネルは３６０Ｍｂ／ｓというようなビットレ
ートの混在した信号入力であっても、一つの時分割多重
回路で対応することができる。
第２チャンネルは３６０Ｍｂ／ｓというようなビットレ
ートの混在した信号入力であっても、一つの時分割多重
回路で対応することができる。
【００３９】なお、本実施の形態では、時分割多重の最
終的なビットレートを２．１６Ｇｂ／ｓとした場合につ
いて説明したが、使用するデバイスをより高速動作を行
うものとすれば多重数を増やすことが可能となる。
終的なビットレートを２．１６Ｇｂ／ｓとした場合につ
いて説明したが、使用するデバイスをより高速動作を行
うものとすれば多重数を増やすことが可能となる。
【００４０】また、本実施の形態では、入力信号を９０
Ｍｂ／ｓに変換して信号処理を行う場合について説明し
たが、２７０Ｍｂ／ｓと３６０Ｍｂ／ｓの公約数であれ
ば、９０Ｍｂ／ｓに限るものではない。
Ｍｂ／ｓに変換して信号処理を行う場合について説明し
たが、２７０Ｍｂ／ｓと３６０Ｍｂ／ｓの公約数であれ
ば、９０Ｍｂ／ｓに限るものではない。
【００４１】さらに、１４３Ｍｂ／ｓの信号にダミーデ
ータを付加することで、９０Ｍｂ／ｓのチャンネルを２
本を使用して伝送することも可能である。
ータを付加することで、９０Ｍｂ／ｓのチャンネルを２
本を使用して伝送することも可能である。
【００４２】
【発明の効果】以上の如く本発明に係る時分割多重回路
及び時分割多重方法によれば、第１及び第２の入力信号
を、第３の信号に変換し、第１及び第２の入力信号のフ
レーム同期信号を生成した後、第３の信号及びフレーム
同期信号を選択出力するとともに、選択出力された信号
を所定のチャンネル単位で時分割多重して第１及び第２
の入力信号の何れかに変換し、所定のチャンネル単位で
時分割多重された出力信号を時分割多重して所定の信号
に変換し、さらに所定の信号に変換された出力信号に対
してスクランブル処理を行い、スクランブル処理された
信号を光信号に変換して出力するようにしたので、第１
及び第２の入力信号を共通の回路で多重化することがで
きる。
及び時分割多重方法によれば、第１及び第２の入力信号
を、第３の信号に変換し、第１及び第２の入力信号のフ
レーム同期信号を生成した後、第３の信号及びフレーム
同期信号を選択出力するとともに、選択出力された信号
を所定のチャンネル単位で時分割多重して第１及び第２
の入力信号の何れかに変換し、所定のチャンネル単位で
時分割多重された出力信号を時分割多重して所定の信号
に変換し、さらに所定の信号に変換された出力信号に対
してスクランブル処理を行い、スクランブル処理された
信号を光信号に変換して出力するようにしたので、第１
及び第２の入力信号を共通の回路で多重化することがで
きる。
【図１】図１は、本発明の時分割多重回路の一実施の形
態を示すブロック図である。
態を示すブロック図である。
【図２】図１のＭＵＸ部の動作を説明するための図であ
る。
る。
【図３】従来の２７０Ｍｂ／ｓ用の時分割多重回路を示
すブロック図である。
すブロック図である。
【図４】従来の３６０Ｍｂ／ｓ用の時分割多重回路を示
すブロック図である。
すブロック図である。
１ｃ〜７ｃ ２７０Ｍ／３６０Ｍｂ／ｓビデオ信号（シ
リアルデジタルビデオ信号） １０１〜７０１ ２７０Ｍ／３６０Ｍ入力端子 １０２〜７０２ 入力変換部 １０３ ２７０Ｍ／３６０Ｍ識別回路 １０４ １：４ＭＵＸ部 １０５〜１０８ ９０Ｍ用ビット同期回路 １０９ フレーム同期生成回路 ８０１ クロスポイント部 ８０２〜８０９ ３：１ＭＵＸ部 ８１０ ８：１ＭＵＸ部 ８１１ スクランブル回路 ８１２ Ｅ／Ｏ部
リアルデジタルビデオ信号） １０１〜７０１ ２７０Ｍ／３６０Ｍ入力端子 １０２〜７０２ 入力変換部 １０３ ２７０Ｍ／３６０Ｍ識別回路 １０４ １：４ＭＵＸ部 １０５〜１０８ ９０Ｍ用ビット同期回路 １０９ フレーム同期生成回路 ８０１ クロスポイント部 ８０２〜８０９ ３：１ＭＵＸ部 ８１０ ８：１ＭＵＸ部 ８１１ スクランブル回路 ８１２ Ｅ／Ｏ部
Claims (6)
- 【請求項１】 第３の信号のビットレートが第１及び第
２の入力信号のビットレートのそれぞれ共通の約数の値
となるように、前記第１及び第２の入力信号を前記第３
の信号に変換する入力変換手段と、 前記第１及び第２の入力信号のフレーム同期信号を生成
するフレーム同期生成手段と、 前記入力変換手段及び前記フレーム同期生成手段からの
出力信号を選択出力する信号選択手段と、 前記信号選択手段からの出力信号を所定のチャンネル単
位で時分割多重した信号に変換する第１の信号変換手段
と、 前記第１の信号変換手段からの出力信号を時分割多重し
て所定の信号に変換する第２の信号変換手段と、 前記第２の信号変換手段からの出力信号に対してスクラ
ンブル処理を行うスクランブル処理手段と、 前記スクランブル処理手段によって処理された信号を光
信号に変換して出力する光信号変換出力手段とを備える
ことを特徴とする時分割多重回路。 - 【請求項２】 前記入力変換手段は、 前記第１及び第２の入力信号を識別する入力信号識別手
段と、 前記識別された入力信号に対し、前記所定のチャンネル
単位に合わせるための分割を行う第３の信号変換手段
と、 前記第３の信号変換手段からの出力信号を、所定の変換
ビット数でシステムクロックに乗せ換えるビット同期回
路とを備えることを特徴とする請求項１に記載の時分割
多重回路。 - 【請求項３】 前記ビット同期回路による変換ビット数
は、前記第１及び第２の入力信号のそれぞれ共通の約数
の値とされていることを特徴とする請求項２に記載の時
分割多重回路。 - 【請求項４】 第３の信号のビットレートが第１及び第
２の入力信号のビットレートのそれぞれ共通の約数の値
となるように、前記第１及び第２の入力信号 を前記第３
の信号に変換する第１の工程と、 前記第１及び第２の入力信号のフレーム同期信号を生成
する第２の工程と、 前記第３の信号及び前記フレーム同期信号を選択出力す
る第３の工程と、 前記選択出力された信号を所定のチャンネル単位で時分
割多重した信号に変換する第４の工程と、 前記所定のチャンネル単位で時分割多重された出力信号
を時分割多重して所定の信号に変換する第５の工程と、 前記所定の信号に変換された出力信号に対してスクラン
ブル処理を行う第６の工程と、 前記スクランブル処理された信号を光信号に変換して出
力する第７の工程とを備えることを特徴とする時分割多
重方法。 - 【請求項５】 前記第１の工程には、 前記第１及び第２の入力信号を識別する工程と、 前記識別された入力信号に対し、前記所定のチャンネル
単位に合わせるための分割を行う工程と、 前記時分割多重された出力信号を、所定の変換ビット数
でシステムクロックに乗せ換える第８の工程とが含まれ
ることを特徴とする請求項４に記載の時分割多重方法。 - 【請求項６】 前記第８の工程には、前記変換ビット数
を、前記第１及び第２の入力信号のそれぞれ共通の約数
の値とする工程が含まれることを特徴とする請求項５に
記載の時分割多重方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01086999A JP3248503B2 (ja) | 1999-01-19 | 1999-01-19 | 時分割多重回路及び時分割多重方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01086999A JP3248503B2 (ja) | 1999-01-19 | 1999-01-19 | 時分割多重回路及び時分割多重方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209178A JP2000209178A (ja) | 2000-07-28 |
| JP3248503B2 true JP3248503B2 (ja) | 2002-01-21 |
Family
ID=11762359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01086999A Expired - Fee Related JP3248503B2 (ja) | 1999-01-19 | 1999-01-19 | 時分割多重回路及び時分割多重方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248503B2 (ja) |
-
1999
- 1999-01-19 JP JP01086999A patent/JP3248503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000209178A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1232693A (en) | Network multiplex structure | |
| JPS61135243A (ja) | 多重伝送方法 | |
| JPS59122161A (ja) | ブロ−ドバンドネツトワ−クシステム | |
| US6323787B1 (en) | Data transmission method and device | |
| JP3248503B2 (ja) | 時分割多重回路及び時分割多重方法 | |
| US6215567B1 (en) | Optical transmitting apparatus and optical receiving apparatus, and optical communicating method | |
| JPH0326120A (ja) | 多重スタッフ処理回路 | |
| US5719874A (en) | Time-division-multiplexing method and apparatus | |
| US5892771A (en) | System for establishing a TDM information protocol over a communications path | |
| JPH0712159B2 (ja) | 高次デイジタル伝送システム | |
| JPH04826A (ja) | ディジタル多重伝送システム | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JPH09275380A (ja) | ディジタル映像信号の時分割多重方法及び装置 | |
| JP2004328344A (ja) | 無線基地局システム、及びそれに用いる無線基地局装置と無線送受信部と、その遠隔アンテナ信号伝送制御方法 | |
| US5339308A (en) | Signal size judging apparatus | |
| JPH042297A (ja) | 回線設定回路 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JP2692476B2 (ja) | フレーム同期システム | |
| JP2707990B2 (ja) | ディジタル信号伝送方法及びそれに用いる送信装置と受信装置 | |
| JP3121693B2 (ja) | Ａｄｍ装置 | |
| JP2751672B2 (ja) | ディジタル無線伝送システム | |
| JPH0828695B2 (ja) | チャンネルアクセス方式 | |
| JPH0697756B2 (ja) | パルス多重通信方式 | |
| JP2000333168A (ja) | データ伝送方法及びデータ伝送装置 | |
| JPH02206243A (ja) | 時分割多重伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |