JPH01157138A - フレーム同期方式 - Google Patents

フレーム同期方式

Info

Publication number
JPH01157138A
JPH01157138A JP62315821A JP31582187A JPH01157138A JP H01157138 A JPH01157138 A JP H01157138A JP 62315821 A JP62315821 A JP 62315821A JP 31582187 A JP31582187 A JP 31582187A JP H01157138 A JPH01157138 A JP H01157138A
Authority
JP
Japan
Prior art keywords
frame
pattern
channel
parallel
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62315821A
Other languages
English (en)
Other versions
JPH0622359B2 (ja
Inventor
Toshiaki Watanabe
利明 渡辺
Kazuo Iguchi
一雄 井口
Tetsuo Soejima
哲男 副島
Shinji Ota
太田　眞治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62315821A priority Critical patent/JPH0622359B2/ja
Priority to CA000585708A priority patent/CA1298420C/en
Priority to DE3850067T priority patent/DE3850067T2/de
Priority to EP88120819A priority patent/EP0320882B1/en
Priority to US07/284,395 priority patent/US4920535A/en
Publication of JPH01157138A publication Critical patent/JPH01157138A/ja
Publication of JPH0622359B2 publication Critical patent/JPH0622359B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ディジタル伝送におけるフレーム同期方式に係シ、特に
バイト多重化伝送方式において好適なフレーム同期方式
に関し、 多重化信号上に各チャンネルの多重化の１１番を示す識
別情報を必要とせず、またパターン検出用回路の規模を
小さく実現できるフレーム同期方式を提供することを目
的とし、 複数バイトからなるフレームパターンを複数チャンネル
からなるブロックごとにバイト多重化して伝送するバイ
ト多重化伝送方式のデータ受信部において、入力信号を
並列データに展開する直並列変換部と、該並列データか
ら前のブロックにおける特定チャンネルのフレームパタ
ーンと後続のブロックにおける特定チャンネルのフレー
ムパターンとを検出するパターン検出部と、該フレーム
パターン検出時該ブロックにおける特定チャンネルの位
置を示す選択信号を発生するフレーム同期部と、該選択
信号に基づいて前記並列データにおける各チャンネルの
信号を所定の信号線に配列して出力するセレクタ部とを
具えて構成される。
〔産業上の利用分野〕
本発明はディジタル伝送におけるフレーム同期方式に係
り、特にバイト多重化方式において好適なフレーム同期
方式に関するものである。
ディジタル通信においては、通信効率を向上するために
伝送路の速、度を上けて、複数チャンネルのデータをバ
イトごと多重化して伝送するバイト多重化伝送方式が採
用される。
第４図はバイト多重化伝送方式における、複数チャンネ
ルの多重化と分離化とを説明するものである。同図にお
いては、送信側にお込て、複数チャンネルナ１〜す４に
おけるそれぞれ８ビツト（１バイト）からなるフレーム
ビットＦ１を多重化部１１において多重化して、４倍速
度のバイト多重化データ１２として伝送し、受信側にお
いて分離化部１３ヲ経てチャンネルナ１〜÷４のフレー
ムピッ）Ｆｌに分離することが示されている。
このようなバイト多重化伝送方式においては、受信部に
おいて多重化されたデータを分離化する際における、フ
レームパターンの検出および同期のための構成が、方式
的にもハードウェア的にも簡単であって、かつ効率的に
実行できるものであることが要望される。
〔従来の技術〕
第５図はフレームパターンがＦｌ、　　Ｆ２の２バイト
からなる場合の、伝送路上のフォーマットを示したもの
であって、÷１〜す４はチャンネル番号を示し、ＩＤは
チャンネル番号を識別するための識別ビット、Ｄはデー
タであって、各バイトは８ビツトからなるものとする。
このような伝送フォーマットをとる場合のフレーム同期
方式としては、次の２つの方法が従来知られている。
（１）　パターン検出を複数バイトおきに行う方法。
第６図において（ａ）はこの場合のフレーム同期方式を
説明するものであって、第５図に示されたフォーマット
からチャンネル４Ｐ１に対応する↑印のタイミングで４
バイトおきに検出を行うことによって、Ｆｌ、　Ｆ２の
フレームパターンを検出する。
これ忙よってフレーム同期を確立し、その後識別ビット
■Ｄによってチャンネル番号を識別して多重化以前の順
番に戻す。
（２）全パターンを同時に検出する方法。
第６図において（ｂ）はこの場合のフレーム同期方式を
説明するものであって、第５図に示されたフォーマット
からチャンネル＋１〜＋４のＦｌ、Ｆ２のフレームパタ
ーンを全部同時に検出することによって、フレーム同期
とチャンネル番号の識別とを同時に行う。
〔発明が解決しようとする問題点〕
第６図（ａ）に示された従来のフレーム同期方式では、
例えばチャンネル≠１のＦｌ、Ｆ２の２バイト分だけを
検出すればよいので、７レ一ム同期用回路におけるパタ
ーン検出部の回路規模は比較的小さくて済む。しかしな
がら、その後識別ピッ）ＩＤによって多重の順番（チャ
ンネル番号）を識別する必要があシ、そのためのハード
ウェア量がかなシ大きくなる。
第６図（ｂ）に示された従来のフレーム同期方式では、
多重化されている状態の全部のフレームパターンを検出
するので、第６図（ａ）で示された方式の場合のように
識別ビットＩＤの情報を必要とせず、伝送フォーマット
が簡単になる。しかしながらこの場合はパターン検出の
対象となるビット数が非常に多く、例えば第５図に示さ
れたフォーマットの場合８ビツト×８（バイト）＝慣ビ
ットの検出を行う必要がある。このため検出回路の回路
規模が著しく大きくなる。
本発明はこのような従来技術の問題点を解決しようとす
るものであって、多重化信号上に各チャンネルの多重化
の順番を示す識別情報を、必要とせず、またパターン検
出用回路の規模を小さく実現できるフレーム同期方式を
提供することを目的としている。
〔問題点を解決するための手段〕
第１図は本発明の原理的構成を示したものであって、直
並列変換部１．パターン検出部２．フレーム同期部３．
セレクタ部４とを具えて構成されることが示されている
。
直並列変換部１は、バイト多重化データからなる入力信
号を並列データに展開するものである。
パターン検出部２は、展開されて生じた並列データから
前のブロックにおける特定チャンネルのフレームパター
ンと、後続のブロックにおける特定チャンネルのフレー
ムパターンとを検出するものである。
フレーム同期部３は、パターン検出部２においてフレー
ムパターンが検出されたとき、そのブロックにおける特
定のチャンネルの位置を示す選択信号を発生するもので
ある。
セレクタ部４は、フレーム同期部３からの選択信号に基
づいて、直並列変換部１において生じた並列データにお
ける各チャンネルの信号を所定の出力線に配列して出力
する制御を行うものである。
〔作用〕
バイト多重化データからなる入力信号は並列データに展
開されたのち、パターン検出を行われる。
第２図は本発明方式におけるフレームパターンの検出を
説明するものである。第２図において並列に展開された
データ中、フレームパターンＦ１についてのチャンネル
ナ１〜す４からなるブロックの最終チャンネルのフレー
ムパターント、フレームパターンＦ２についてのチャン
ネル÷１〜≠４からなる後続のブロックの先頭チャンネ
ルのフレームパターン、すなわち第２図においてＡで示
された１６ビツトについてパターン検出を行い、検出時
、例えば前のブロックの最終チャンネル÷４を示す選択
（ＳＥＬ）信号を発生する。これによってフレーム同期
をとって各チャンネルの信号をそれぞれ分離して出力す
る。
本発明方式においてパターン検出を行うのは第２図のＡ
の部分のように２バイト分なのでパターン検出回路の回
路規模は小さくてよい。しかも同時に特定チャンネルの
位置（第２図ではチャンネル≠４の位置）を知ることが
できるので、チャンネル番号識別のために識別ピッ）　
ＩＤの情報を用いる必要がない。
〔実施例〕
第３図は本発明の一実施例であって、第２図に示された
伝送信号に対して本発明方式を適用した場合におけるパ
ターン検出およびフレーム同期回路の構成を示したもの
である。
２１は直並列（Ｓ／Ｐ）変換部であってシフトレジスタ
とラッチ回路等からなり、直列信号からなるバイト多重
化データを直並列変換して３２ビツトの並列データとし
て出力する。２２はパターン検出部であって、Ｓ／Ｐ変
換部２１の並列出力から、第２図において人で示す境界
部分におけるＦｌとＦ２の２バイト（１６ビツト）分の
フレームパターンとの一致を検出する。田はフレーム同
期部であって、パターン検出部２２におけるフレームパ
ターン検出釦よって、７レ一ム検出位置のタイミングを
とシカウンタを動作させることＫよって、各種のタイミ
ングパルスを作成する。この場合のタイミング検出には
周知の前方および後方の保護をかけ、所定の保護段数が
確保されたとき同期確立を示す情報として５ＹＮＣ（同
期）端子に７ラグを立てる。また同時に例えば最後のチ
ャンネル＋４を示すＳＥＬ信号を発生する。冴はセレク
タ（ＳＥＬ　）部であって、Ｓ／Ｐ変換部２１において
並列に展開された信号からＳＥＬ信号に応じて選択する
ことＫよって、各チャンネルφ１〜÷４のデータをそれ
ぞれ８ビツトの並列信号として所定の出力線に出力する
。
このように本実施例においては、複数バイトのフレーム
パターンをそれぞれチャンネル番号層に配列した複数の
ブロックにおける、前のブロックと後のブロックの境界
部分すなわち第２図の例では最終チャンネル÷４のＦ１
パターンと先頭チャン→。
ネル＋ｉのＦ１パターンからなる１６ビツトを検出すよ
うにしているのでパターン検出の回路規模を小さくでき
る。またこの位置を検出することによってＰｉ　（チャ
ンネルナ４）の位置を認識することができるので、第６
図（ａｌに示された従来技術のようにチャンネル番号を
識別するために識別ビットＩＤの情報を用いる必要がな
くなる。
なお本発明の方式はフレームパターンが２バイトからな
る場合に限られるものでなく、３バイト以上であっても
よい。この場合は２個所以上の境界部におけるそれぞれ
のパターン検出によってフレーム同期をとればよい。
〔発明の効果〕
以上説明したように本発明によれば、複数バイトからな
るフレームパターンを有する複数チャンネルのバイト多
重化伝送方式のデータ受信部において、複数バイトのフ
レームパターンをそれぞれ一定の順序で配列した複数の
ブロックにおける境界部分の２バイト分のパターン検出
を行って７レ一ム同期をとるようにしたので、パターン
検出用回路の規模を小さくできるとともに、チャンネル
番号を識別するための識別ビットの情報が不要になる。
【図面の簡単な説明】
第１図は本発明の原理的構成を示す図、第２図は本発明
方式におけるフレームパターンの検出を説明する図、 第３図は本発明の一実施例を示す図、 第４図はバイト多重化伝送方式を示す図、第５図はフレ
ームパターンが２バイトからなる場合の伝送路上のフォ
ーマットを示す図、第６図は従来のフレームパターン検
出方法を示す図である。 ２１・・・直並列（Ｓ／Ｐ　）変換部 ２２・・・パターン検出部 ２３・・・フレーム同期部 冴・・・セレクタ（ＳＥＬ）部

Claims (1)

  1. 【特許請求の範囲】 複数バイトからなるフレームパターンを複数チャンネル
    からなるブロックごとにバイト多重化して伝送するバイ
    ト多重化伝送方式のデータ受信部において、 入力信号を並列データに展開する直並列変換部（１）と
    、 該並列データから前のブロックにおける特定チャンネル
    のフレームパターンと後続のブロックにおける特定チャ
    ンネルのフレームパターンとを検出するパターン検出部
    （２）と、 該フレームパターン検出時該ブロックにおける特定チャ
    ンネルの位置を示す選択信号を発生するフレーム同期部
    （３）と、 該選択信号に基づいて前記並列データにおける各チャン
    ネルの信号を所定の出力線に配列して出力するセレクタ
    部（４）と を具えてなることを特徴とするフレーム同期方式。
JP62315821A 1987-12-14 1987-12-14 フレーム同期方式 Expired - Lifetime JPH0622359B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62315821A JPH0622359B2 (ja) 1987-12-14 1987-12-14 フレーム同期方式
CA000585708A CA1298420C (en) 1987-12-14 1988-12-13 Demultiplexer system
DE3850067T DE3850067T2 (de) 1987-12-14 1988-12-13 Demultiplexeranordnung.
EP88120819A EP0320882B1 (en) 1987-12-14 1988-12-13 Demultiplexer system
US07/284,395 US4920535A (en) 1987-12-14 1988-12-14 Demultiplexer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62315821A JPH0622359B2 (ja) 1987-12-14 1987-12-14 フレーム同期方式

Publications (2)

Publication Number Publication Date
JPH01157138A true JPH01157138A (ja) 1989-06-20
JPH0622359B2 JPH0622359B2 (ja) 1994-03-23

Family

ID=18069963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62315821A Expired - Lifetime JPH0622359B2 (ja) 1987-12-14 1987-12-14 フレーム同期方式

Country Status (5)

Country Link
US (1) US4920535A (ja)
EP (1) EP0320882B1 (ja)
JP (1) JPH0622359B2 (ja)
CA (1) CA1298420C (ja)
DE (1) DE3850067T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06315025A (ja) * 1993-04-27 1994-11-08 Nec Corp スロット受信同期回路
WO2001019004A1 (fr) * 1999-09-02 2001-03-15 Fujitsu Limited Procede de multiplexage par repartition dans le temps

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2024809C (en) * 1989-01-09 1994-11-01 Masanori Hiramoto Digital signal multiplexing apparatus and demultiplexing apparatus
US5081654A (en) * 1989-05-12 1992-01-14 Alcatel Na Network Systems Corp. Parallel bit detection circuit for detecting frame synchronization information imbedded within a serial bit stream and method for carrying out same
US5544180A (en) * 1992-06-08 1996-08-06 Qlogic Corporation Error-tolerant byte synchronization recovery scheme
KR0136568B1 (ko) * 1992-07-23 1998-11-16 강진구 D2 mac신호의 프레임동기검출방법 및 장치
JP2872012B2 (ja) * 1993-09-28 1999-03-17 日本電気株式会社 チャンネル選択方式及びデータ受信装置
US5592518A (en) * 1994-03-28 1997-01-07 Hughes Electronics Parallel frame synchronizer for detecting forward-ordered/reverse-ordered, inverted/non-inverted data
KR0133423B1 (ko) * 1994-12-09 1998-04-27 양승택 프레임 동기 장치(frame synchronizng device)
US5990939A (en) * 1995-09-28 1999-11-23 Raytheon Company Video demultiplexing interface for a missile tracking system
US6215798B1 (en) * 1996-11-01 2001-04-10 Telefonaktiebolaget Lm Ericsson (Publ) Multi-frame synchronization for parallel channel transmissions
JP3415378B2 (ja) * 1996-11-15 2003-06-09 富士通株式会社 フレーム同期パターン処理装置並びにフレーム同期パターン検出装置及びフレーム同期パターン検出方法
US6055285A (en) * 1997-11-17 2000-04-25 Qlogic Corporation Synchronization circuit for transferring pointer between two asynchronous circuits
US6163550A (en) * 1997-11-17 2000-12-19 Qlogic Corporation State dependent synchronization circuit which synchronizes leading and trailing edges of asynchronous input pulses
GB2342013B (en) * 1998-09-23 2003-06-25 Sony Uk Ltd Multiplexing digital signals
FI108826B (fi) * 1999-03-12 2002-03-28 Nokia Corp Monitorointimenetelmä ja monitorointijärjestely
JP2001274763A (ja) * 2000-03-24 2001-10-05 Ando Electric Co Ltd データ処理装置およびデータ処理方法
US6925097B2 (en) * 2000-03-29 2005-08-02 Matsushita Electric Industrial Co., Ltd. Decoder, decoding method, multiplexer, and multiplexing method
US20020159483A1 (en) * 2001-04-26 2002-10-31 International Business Machines Corporation SDH/SONET frame byte alignment unit
GB2380909A (en) * 2001-10-09 2003-04-16 Ubinetics Blind transport format detection via signal power changes
US7111228B1 (en) 2002-05-07 2006-09-19 Marvell International Ltd. System and method for performing parity checks in disk storage system
US7007114B1 (en) * 2003-01-31 2006-02-28 Qlogic Corporation System and method for padding data blocks and/or removing padding from data blocks in storage controllers
US7287102B1 (en) 2003-01-31 2007-10-23 Marvell International Ltd. System and method for concatenating data
US7064915B1 (en) 2003-03-10 2006-06-20 Marvell International Ltd. Method and system for collecting servo field data from programmable devices in embedded disk controllers
US7080188B2 (en) * 2003-03-10 2006-07-18 Marvell International Ltd. Method and system for embedded disk controllers
US7099963B2 (en) * 2003-03-10 2006-08-29 Qlogic Corporation Method and system for monitoring embedded disk controller components
US7870346B2 (en) * 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7526691B1 (en) 2003-10-15 2009-04-28 Marvell International Ltd. System and method for using TAP controllers
US7139150B2 (en) * 2004-02-10 2006-11-21 Marvell International Ltd. Method and system for head position control in embedded disk drive controllers
US7120084B2 (en) 2004-06-14 2006-10-10 Marvell International Ltd. Integrated memory controller
US8166217B2 (en) * 2004-06-28 2012-04-24 Marvell International Ltd. System and method for reading and writing data using storage controllers
US8032674B2 (en) * 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
US9201599B2 (en) * 2004-07-19 2015-12-01 Marvell International Ltd. System and method for transmitting data in storage controllers
US7757009B2 (en) 2004-07-19 2010-07-13 Marvell International Ltd. Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device
US7386661B2 (en) 2004-10-13 2008-06-10 Marvell International Ltd. Power save module for storage controllers
US7240267B2 (en) * 2004-11-08 2007-07-03 Marvell International Ltd. System and method for conducting BIST operations
US7802026B2 (en) * 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
US7609468B2 (en) 2005-04-06 2009-10-27 Marvell International Ltd. Method and system for read gate timing control for storage controllers
JPWO2011074702A1 (ja) * 2009-12-18 2013-05-02 日本電気株式会社 信号分離装置、信号分離方法、及び信号分離プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4688218A (en) * 1981-07-15 1987-08-18 Etablissement Public De Diffusion Dit "Telediffusion De France" Multiplex channels for continuous flow for numerical signal
FR2549323B1 (fr) * 1983-07-12 1985-10-25 Lignes Telegraph Telephon Dispositif de synchronisation pour transmission numerique avec trames, et recepteur comportant un tel dispositif
DE3572277D1 (de) * 1984-08-17 1989-09-14 Cit Alcatel Frame synchronisation device
FR2586876B1 (fr) * 1985-08-30 1991-01-18 Servel Michel Procede d'assemblage et de serialisation temporels bit a bit de multiplex de paquets.
US4744081A (en) * 1987-05-18 1988-05-10 Northern Telecom Limited Frame find circuit and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06315025A (ja) * 1993-04-27 1994-11-08 Nec Corp スロット受信同期回路
WO2001019004A1 (fr) * 1999-09-02 2001-03-15 Fujitsu Limited Procede de multiplexage par repartition dans le temps
US7394831B2 (en) 1999-09-02 2008-07-01 Fujitsu Limited Method for time-division multiplexing

Also Published As

Publication number Publication date
JPH0622359B2 (ja) 1994-03-23
US4920535A (en) 1990-04-24
EP0320882A2 (en) 1989-06-21
DE3850067D1 (de) 1994-07-14
EP0320882B1 (en) 1994-06-08
DE3850067T2 (de) 1994-10-27
CA1298420C (en) 1992-03-31
EP0320882A3 (en) 1990-07-25

Similar Documents

Publication Publication Date Title
JPH01157138A (ja) フレーム同期方式
JPH01233845A (ja) フレーム同期方式
JPS61135243A (ja) 多重伝送方法
US4467469A (en) Circuitry for recovery of data from certain bit positions of a T1 span
JP2803050B2 (ja) 同期検出装置
JPH0710061B2 (ja) 多重分離回路
JP2689508B2 (ja) デイジタル保護継電システムの多重情報伝送処理装置
JP3317296B2 (ja) チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置
JPH07177136A (ja) データ信号多重伝送装置用フレーム同期方式
JP3248503B2 (ja) 時分割多重回路及び時分割多重方法
JPS63114430A (ja) 多重伝送回路
JPH08307404A (ja) フレーム同期方法及びフレーム同期装置
JPH04127734A (ja) ビット多重化システム
JP3146263B2 (ja) フレーム同期方式
JP2002077091A (ja) 多重伝送装置、多重伝送方法及び多重伝送制御用ソフトウェアを記録した記憶媒体
JP2541121B2 (ja) Ｄｓ３フレ―ム送受信装置
JP2539096B2 (ja) ディジタル信号多重化装置及び分離化装置
JPS63222532A (ja) 同期多重化方式
JPH04207426A (ja) フレーム同期方式
JPH043536A (ja) 超高速多重・分離回路方式
JPH03266540A (ja) 超高速多重回路方式
JPH0720099B2 (ja) フレーム同期方法及び装置
JPH04258042A (ja) 同期回路
JPH0530066A (ja) チヤネル検出装置
JPH0642666B2 (ja) フレ−ム同期方式及び装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 14