JPS63222532A - 同期多重化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 同期光通信網に使用する複数の標準化された同期伝送信
号を、多重化回路にてビットインターリーブで多重化す
るに際し、完全なビット・シーケンス・インディベンデ
ンス（Ｂｉｔ−５ｅｑｕｅｎｃｅ　・Ｉｎｄｅｐｅｎｄ
ｅｎｃｅ以下ＢＳＩと称す）化する為に、該標準化され
た同期伝送信号と同じフレーム構成の、一定の規則で１
．０の符号を配列したビット列も共にビットインターリ
ーブで多重化するようにしたものである。

〔産業上の利用分野〕

本発明は、北米の提案する同期光通信網（Ｓ。

ＮＥＴ　（Ｓｙｎｃｈｒｏｎｏｕｓ　ＴＯｐｔ　ｉｃａ
ｌ−Ｎｅｔｗｏｒｋ、文献、外国通信技術、１９８６年
６月号ＰＰ、９〜１７）〕に使用する複数の標準化され
た同期伝送信号（Ｓｙｎｃｈｒｏｎｏｕｓ壷Ｔｒａｎｓ
ｍｉｓｓｉｏｎ−３ｉｇｎａｌ）をピントインターリー
ブで多重化する場合、完全なりＳＩ化が出来る同期多重
化方式に関する。

光フアイバ伝送方式は経済的な伝送路が容易に構成出来
ることから急速な勢いで通信網に導入されている。

しかしながら、特に北米では、伝送装置に製造会社間の
互換性がない為に、光信号インタフェースの標準化を計
り、同期多重化技術との整合性を計った同期多重化フレ
ーム構成を採用することで上記の問題を解決しようとし
ている。

同期光通信網（ＳＯＳＥＴ）では、基本信号を５ＴＳ−
１（Ｓｙｎｃｈｒｏｎｏｕｓ−Ｔｒａｎｓｍｉｓｓｉｏ
ｎ−３ｉｇｎａｌ、速度４９．９２０Ｍｂｐｓ）とし、
これを同期多重化伝送の最小単位としている。

この５ＴＳ−１のフレーム構成としては、第４図に示す
如く、多重化時に必要なフレーム同期信萼とか制御情報
は、２５６ビツトの情報ビットのオーバヘッドに書き込
んだ２４列のものとし、多重化する時は補助信号の挿入
は行わず、５ＴＳ−１の信号から直接ビットインターリ
ーブにより例えばＳＴＳ−ｍに多重化するようにしてい
る。

同期光通信網の光信号を電気信号に変換する光電気変換
回路では、タイミングを抽出するタイミング抽出回路を
用いるがこの場合、Ｏ連続符号が入力するとタイミング
抽出が困難になり、又１゜Ｏを識別する識別回路の前に
、１又はＯルベルをクランプするクランプ回路を用いる
が、この場合は１連続符号が入力すると、例えば入力に
コンデンサを有するクランプ回路の該コンデンサが充電
し放しになりルベルが低下し、誤ってＯレベルに識別す
ることが起こる。

これ等の問題を解決する為には、１連続、０連続の連続
する数を確実に少なく抑えた信号を光電気変換回路に入
力することが必要になる。

この為に、完全なりＳＩ化が保障出来る同期多重化方式
の提供が要望されている。

尚ＢＳＩ化とは、如何なる入力符号列によっても、その
特性が影響されなくすることを言い、上記の場合は０連
続、１連続の符号の数をある値以下に必ず出来るように
することである。

〔従来の技術と発明が解決しようとする問題点〕同期光
通信網（ＳＯＳＥＴ）では、連続符号を抑える為に情報
データにはスクランブルしか施されておらず、スクラン
ブルのみでは、確率的にある値以上のＯ又は１連続符号
列が発生することがあり、完全なりＳＩ化がされたこと
にならず、例えば、光電気変換回路では、タイミング抽
出困難とか識別誤りを起こすことが有りうる問題点があ
る。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

同期光通信網に使用する複数の標準化された同期伝送信
号１，２．・・・を、多重化回路１０にてビットインタ
ーリーブで多重化する際に、該標準化された同期伝送信
号１，２．・・・と同じフレーム構成の、一定の規則で
１．０の符号を配列したビット列１１を用意し、これも
共にビットインターリーブで多重化するようにする。

〔作用〕

本発明によれば、複数の標準化された同期伝送信号１，
２．・・・を、多重化回路１０にてビットインターリー
ブで多重化する場合、何ビッ装置きには、一定の規則で
１，０の符号を配列したビット列１１中のビットが挿入
されるようになるので、必ず何ビッ装置きには０又は１
が挿入されるように出来、完全なりＳＩ化が出来るよう
になる。

〔実施例〕

以下本発明の１実施例に付き図に従って説明する。

第２図は本発明の実施例の挿入分離形多重変換装置のブ
ロック図、第３図は１例の同期多重化時、本発明により
ＢＳＩ化を行う場合の信号配列図である。

例えば、５ＴＳ−１の信号を多重化して５ＴＳ−３の信
号にするのには、５ＯＮＥＴでは、第３図（Ａ）に示す
如く、３個の５ＴＳ−１の信号を、ビットインターリー
ブで多重化していた。

本発明の場合は、（Ｂ）に示す如く、５ＴＳ−１と同じ
フレーム構成の５ＴＳ−Ｂの信号を用意し、情報信号部
分を、一定の規則で１．Ｏの符号を配列したビット列で
ある、例えば、１．Ｏ，ｌ。

０、・・・と１，０の繰り返しビットとしておき、３個
の５ＴＳ−１の信号と共にビットインターリーブで多重
化する。

このようにすれば、２Ｘ３＋１＝７ビツト以下に同符号
連続を確実に抑えることが出来る。

５ＴＳ−１からＳＴＳ−ｍに多重化するにも同じ方法を
とると、同符号連続は２ｍ＋１以下となる。

この一定の規則で１．０の符号を配列したビット列とし
ては、■連続でも又０連続でも又他のものでも良く、そ
の目的に合致するものを選択すれば良い。

第２図の場合は、入力してきた５ＴＳ−３の信号が１２
本の１．８Ｇｂｐｓの多重化データを、分離したり多重
化したりする多重装置と分離装置を背面接続した挿入分
離形多重変換装置に本発明を実施した場合のブロック図
である。

光電気変換回路２０にて光信号を電気信号に変換して得
られた１、８Ｇｂｐｓの信号は、直並列変換器２１にて
１５０Ｍｂｐｓｘ１２即ち５ＴＳ−３の１２本の並列信
号に分離され、スイッチ部２３に入力する。

この場合１２本の信号は同期しているので、１本の信号
を用い、同期回路２２にて同期をとり、チャネル識別信
号としてスイッチ部２３に送る。

スイッチ部２３では、予め定められている加入者側へ分
離すべき系列と、次の伝送路へ信号を送る系列を選択し
、これは選択部２５に入力させる。

加入者側への系列の信号はインタフェース部２４を介し
て加入者側に送られる。

選択部２５に入力した伝送路側へ信号を送る系列は、加
入者側よりインタフェース部２６を介して選択部２５°
に入力する系列とを合わせ、１１本となるように選択さ
れ、このｌ　５０　Ｍ　ｂ　ｐ　ｓ　Ｘ　１１本の信号
と、ＢＳＩゼエネレータ２７よりの、オーバヘッドと一
定の規則で１．０の符号を配列したビット列による５Ｔ
Ｓ−３と同じフレーム構成のビット列を並直列変換器２
８に入力し、並直列変換を行い多重化し、１　８Ｇｂｐ
ｓの信号とし、電気光変換器２９に入力し光信号に変換
して光伝送路に送信する。

このようにすれば、完全なりＳＩ化を行うことが出来る
。従って、次の光電気変換回路では、タイミング抽出困
難とか識別誤りを起こすことをなくすることが出来る。

上記は直並列変換器２１への入力の１．８Ｇｂｐｓの信
号と、並直列変換器２８の信号とを同じ速度にした場合
の例であり、この速度が変わってよいならば、例えば選
択部２５では１５０ＭｂｐＳの１２本の信号を選択しこ
れを並直列変換器２８に入力し、ＢＳＩゼエネレータ２
７の信号とを多重化するようにしても勿論よい。

〔発明の効果〕

以上詳細に説明せる如く本発明によれば、５ＯＮＥＴで
ＳＴＳの信号を多重化する場合、完全なりＳＩ化を行う
ことが出来る効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例の挿入分離形多重変換装置のブ
ロック図、 第３図は１例の同期多重化時、本発明によりＢＳＩ化を
行う場合の信号配列図、 第４図は５ＴＳ−１信号のフレームフォーマットである
。 図において、 １．２は同期伝送信号、 １０は多重化回路、 １１は一定の規則で１．０の符号を配列したビット列、 ２０は光電気変換回路、 ２１は直並列変換器、 ２２は同期回路、 ２３はスイッチ部、 ２４．２６はインタフェース部、 ２５は選択部、 ２７はＢＳＩゼエネレータ、 ２８は並直列変換器、 ｉ−１ 第　　３　　図 ’　　５ＴＳ−１信号のフレームフォーマット第　　４
　　図

Claims (1)

1. 【特許請求の範囲】 同期光通信網に使用する複数の標準化された同期伝送信
   号（１、２、・・・）を、多重化回路（１０）にてビッ
   トインターリーブで多重化するに際し、 該標準化された同期伝送信号（１、２、・・・）と同じ
   フレーム構成の、一定の規則で１、０の符号を配列した
   ビット列（１１）も共にビットインターリーブで多重化
   するようにしたことを特徴とする同期多重化方式。