JPH042297A - 回線設定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタル伝送装置に設けられている、伝送信
号の方路設定を行なう回線設定回路に関するものである
。

［従来の技術］ 多くのデジタル伝送装置（例えば多重化装置）における
回線設定回路では、方路設定に供する伝送信号の最低限
の処理（直並列変換や多重化処理等）単位がバイトであ
る。そうようなバイト単位に処理が行われる信号（以下
、バイト同期信号と呼ぶ）を取扱う従来の回線設定回路
を第２図に示す。

第２図において、例えば、８本のハイウェイからの各バ
イト同期信号は、ビットレート変換部１に与えられる。

ビットレート変換部１は、各バイト同期信号のビットレ
ートを最も高速のビットレートに揃えてシダナリング分
離部２に与える。例えば、ＣＣＩＴＴ（国際電信電話諮
問委員会）勧告による多重化装置の回線設定回路には、
１．５Ｈｂ／Ｓ　、２Ｈｂ／Ｓ、６．３）１ｂ／Ｓ　、
８Ｈｂ／Ｓのビットレートを有するバイト同期信号が与
えられる可能性があり、この例の場合には、ビットレー
ト変換部１は入力された各バイト同期信号のビットレー
トを８　Ｍｂ／Ｓとする。

シダナリング分離部２は、各バイト同期信号を主信号成
分（情報信号である伝送データ本体）ＩＮＦとシグナリ
ング信号（管理信号）成分ＳＩＧとに分離して、主信号
成分を多重・直並列変換部３に与えると共にシグナリン
グ信号成分を多重部４に与える。

第３図はこの分離処理を示している。第３図（Ａ）に示
すように、バイト同期信号には、伝送する情報自体を表
す主信号（例えばＣＨＩ〜ＣＨ６でなる）とハンドリン
ググループの管理情報であるシグナリング信号とを備え
ており（ハイウェイの管理情報をも備えているがここで
は関係しない）、ここからシグナリング信号を除外する
ことで第３図（Ｂ＞に示す主信号成分ＩＮＦを形成し、
また、シグナリング信号を主信号成分における主信号位
置に同期させた時間位置に配置して第３図（Ｃ）に示す
シグナリング信号成分ＳＩＧを形成する。

多重・直並列変換部３は、各ハイウェイにかがる主信号
成分に、多重処理及び直並列変換処理を施し、シリアル
の１バイトをパラレルの１バイトに変換した、しかも、
各ハイウェイについて多重されている８ビツトデータ列
をタイムスロット変換部（時間スイッチ部）５に与える
。多重部４は、各ハイウェイにかかるシグナリング信号
成分を多重化してタイムスロット変換部５に与える。

タイムスロット変換部５は、同時に到来する計９ビット
をタイムスロットとし、求められる回線設定内容に従っ
てタイムスロットの位置を変換する。図示は省略するが
、データメモリに対するタイムスロットの書込み順序と
読出し順序とを異なるようにすることでタイムスロット
の変換を行なっている。

タイムスロットの変換が行われた後の処理は、上述した
処理の逆処理となる。

すなわち、タイムスロット変換後の主信号成分は、並直
列変換・分離部６によって並直列変換及び多重分離処理
が施されて各出力側ハイウェイに対応した信号に戻され
てシグナリング多重部７に与えられ、タイムスロット変
換後のシグナリング信号成分は、分離部８によって多重
分離されて各出力側ハイウェイに対応した信号に戻され
てシグナリング多重部７に与えられる。シグナリング多
重部７は、主信号成分にシグナリング信号成分を多重し
てビットレートが所定である複数のバイト同期信号に戻
してビットレート逆変換部９に与え、ビットレート逆変
換部９は各出力側ハイウェイに応じたビットレートに入
力されたバイト同期信号のビットレートを変換して各出
力側ハイウェイに出力する。

このようにして所定の回線設定がなされる。

［発明が解決しようとする課題ｊ ところで、最近、国際標準の網間インタフェース（ＮＮ
　ｒ　）が勧告され、既存のインタフェース信号をＮＮ
Ｉ信号へ変換する必要が生じてきている。

このＮＮＩ信号へ変換する方法としてチャンネル単位に
分割して多重するバイト同期と、チャンネル単位に分割
することなくハイウェイ単位に全ての情報を送受するビ
ット同期の二つの方法が考えられる。

この場合において、回線設定回路を各方式に応じて別々
に構成して応じることも考えられるが、回路の小形化や
汎用性を考えると、両方式を同様に扱えることができる
回路が望まれる。

第２図に示す従来の回線設定回路では、主信号成分とシ
グナリング信号成分とを分離してチャンネル単位に処理
することを要するバイト同期信号を対象としており、ビ
ット同期信号（バイト単位ではなくビット単位に処理す
べき信号）を扱う回路として用いることができない。

そのため、従来では、バイト同期信号用の回線設定回路
に対してはビット同期信号を入力しないようにしており
、装置構成を大型、複雑なものとしていた。

なお、実際上、１．５Ｈｂ／ｓ　、２Ｈｂ／ｓ、６．３
）１ｂ／Ｓ、８　Ｈｂ／Ｓのビットレートを有するバイ
ト同期信号が存在すると共に、１．５Ｈｂ／ｓ　、６．
３Ｈｂ／Ｓのビットレートを有するビット同期信号が存
在する。

本発明は、以上の点を考慮してなされたものであり、バ
イト同期信号及びビット同期信号の双方を取扱うことが
できる回線設定回路を提供しようとするものである。

［課題を解決するための手段］ かかる課題を解決するため、本発明においては、以下の
各部を備えるように構成することで、バイト同期信号及
びビット同期信号の双方に対する回線設定を行なうこと
ができる回路を実現した。

すなわち、入力デジタル信号の全てのチャンネルの情報
信号を多重し、情報多重信号に変換する多重回路と、入
力デジタル信号の全てのチャンネルの管理信号を多重し
、これを情報多重信号と同一の時間配列を有する管理多
重信号に変換するフォーマット変換回路と、情報多重信
号と管理多重信号とを対として、その時間順序を入れ替
えるタイムスロット変換回路と、タイムスロット変換回
路にて変換された情報多重信号と管理多重信号に対し、
それぞれ多重変換、フォーマット変換の逆変換を行なっ
て出力デジタル信号に変換する分離回路及びフォーマッ
ト逆変換回路とを設けた。

そして、チャンネル単位の相互接続を行なう場合は、タ
イムスロット変換回路における変換をチャンネル単位に
実行し、ハイウェイ単位の相互接続を行なう場合は、ハ
イウェイ信号を仮想的に複数チャンネルの情報信号と管
理信号とに分離して割り付け、タイムスロット変換にお
いてチャンネル単位の変換を仮想複数チャンネルに渡り
実行するようにした。

［作用コ 本発明は、ビット同期信号もバイト同期信号と同様な構
成部分で処理できるように、ビット同期信号に対して仮
想的にバイト概念を導入した。

本発明においては、タイムスロット変換回路に信号を入
力する前に、多重回路が、入力デジタル信号の全てのチ
ャンネルの情報信号を多重し、情報多重信号に変換し、
フォーマット変換回路が、入力デジタル信号の全てのチ
ャンネルの管理信号を多重し、これを情報多重信号と同
一の時間配列を有する管理多重信号に変換する。

そして、タイムスロット変換回路が、情報多重信号と管
理多重信号とを対として、その時間順序を入れ替える。

かかる後、分離回路及びフォーマット逆変換回路が、タ
イムスロット変換回路にて変換された情報多重信号と管
理多重信号に対し、それぞれ多重変換、フォーマット変
換の逆変換を行なって出力デジタル信号に変換する。

このような回線設定の際、チャンネル単位の相互接続を
行なう場合は、タイムスロット変換回路における変換を
チャンネル単位に実行し、ハイウェイ単位の相互接続を
行なう場合は、ハイウェイ信号を仮想的に複数チャンネ
ルの情報信号と管理信号とに分離して割り付け、タイム
スロット変換においてチャンネル単位の変換を仮想複数
チャンネルに渡り実行する。

［実施例］ 以下、本発明の一実施例を図面を参照しながら詳述する
。

ここで、第１図はこの実施例の構成を示すブロック図、
第４図は実施例のビットレート変換後の信号構造を示す
説明図、第５図は実施例の多重・直並列変換後の信号構
造を示す説明図、第６図はフォーマット変換後の信号構
造を示す説明図である。

この実施例の回線設定回路１０には、２４本のハイウェ
イからバイト同期信号又はビット同期信号（以下、バイ
ト同期信号及びビット同期信号をまとめては同期信号と
呼ぶ）が混在して与えられる。回線設定回ｉ１０は、各
同期信号をビ・ントレート変換部１１で受信する。

ビットレート変換部１１は、各同期信号のビットレート
を所定のビットレートに揃えるように変換して多重・直
並列変換部１２に与える。

この実施例では、第４図に示すように、８．６４Ｈｂ／
Ｓのビットレートに揃えている。すなわち、１３５バイ
トを１フレームとするように揃えられている。バイト同
期信号の場合、第４図（Ａ＞に示すように１５バイトが
管理情報に関するエリアであり、残り１２０バイトが主
信号（伝送データ本体）に関するエリアである。この１
３５バイトを５バイトのハンドリンググループ毎に区別
して示したものが第４図（Ｂ）である。当初の５バイト
は、例えば、ＮＮＩ信号であればポインタ値が入るエリ
ア（現時点では挿入されていない）Ｖｌであり、次の５
バイトはＮＮＩ信号であればオーバヘッドが入るエリア
く現時点では挿入されていない）Ｖ５であり、さらに次
の５バイトはシグナリング信号その他の管理情報が入る
エリアＳＴである。ビット同期信号の場合、管理情報の
概念がなく、またバイト単位に処理していないので、第
４図に示すような表現は妥当ではないが、以下の処理を
施すために第４図に示すバイト概念が仮想的に導入され
ている（但し、バイトに意味はない）。

第４図に示すようなビットレートが変換された２４個の
同期信号が多重・直並列変換部１２に与えられる。多重
・直並列変換部１２は、２４個の同期信号を多重化する
と共に、各同期信号をバイト単位で直並列変換する。従
って、第５図に示す８ビツトデータ列が出力され、これ
がフォーマット変換部１３に与えられる。

第５図において、奥行き方向の８ビツトが直並列変換に
よって空間方向に変換された、各同期信号の１バイト分
のデータである。また、第５図における横方向及び縦方
向は共に、時間の経過を表しており、この点は第４図（
Ｂ）と同様である。

第５図において、第１、第２、第３、・・・第２４の同
期信号のデータが順に、かつ、繰り返して表れるように
なっている。

フォーマット変換部１３はメモリを内蔵しており、バイ
ト同期信号における管理情報の８ビツトデータが入力さ
れるとそのメモリに一旦格納し、管理情報以外の８ビツ
トデータに、格納されているデータのうちの所定の６ビ
ツトを追加して計１４ビットのデータを形成してタイム
スロット変換部１４に与える。これは、バイト同期信号
において管理情報が格納されているエリアＶ１、Ｖ５、
ＳＴのデータを一つも無駄にすることなく、タイムスロ
ット変換させるための前処理である。バイト同期信号の
場合、シグナリング信号以外の管理情報を消失させても
良い場合があるが、バイト概念が導入されてもビット同
期信号ではいかなるビットデータをも消失させるべきで
はなく、このため、かかる変換処理を設けている。

かかる変換の具体的な一例を第６図に示している。ある
同期信号におけるＶ１管理情報（第６図（Ａｌ））、Ｖ
５管理情報（第６図（Ａ２））及びＳＴ管理情報（第６
図（Ａ３））は、入力されると上述したように一旦格納
される。かかる状態において、管理情報エリア以外の８
ビツトデータ（第６図（Ａ４））が入力されると、第６
図（Ｂ）に示すように１４ビツトデータに変換する。入
力された８ビツトデータが第１チヤンネルＣＨＩの第１
のハンドリンググループＨＧＩのデータであると、その
データが位置する第５図の列に属する■１管理情報（第
６図（Ａｔ））、Ｖ５管理情報（第６図（Ａ２））及び
ＳＴ管理情報（第６図（Ａ３））の所定の位置にあるビ
ットデータＶ１ａ、Ｖｌｂ、Ｖ５ａ、Ｖ５ｂ、ＳＴａ、
ＳＴｂを２個ずつ取り出して第６図（Ｂ１）に示すよう
に入力されたデータに付加することで１４ビツトデータ
を形成する。ビット同期信号には、管理情報の概念がな
じまないが、バイト同期信号と同様に第６図に示すよう
に変換する。

なお、第６図に示すように、取り出す２ビツトの位置を
単純な順序で決めていないのは、変換処理のし易さや主
信号成分とシグナリング信号成分との対応関係を考慮し
たためである。例えば、ＮＮ１信号についての勧告では
、現在のところ、ＳＴ管理情報の中間の４ビツトの位置
だけにデータが挿入され、他の管理情報は空き状態であ
るが、存在する管理情報のビットデータを優先させて変
換方法を定めると、第６図のようになる。

入力された８ビツトデータが第１チヤンネルの第２〜第
４のハンドリンググループＨＧ２〜ＨＧ４のデータであ
る場合にも、同様に、そのデータが位置する第５図の列
に属するＶ１管理情報、Ｖ５管理情報及びＳＴ管理情報
の所定の位置にあるビットデータを２個ずつ取り出して
第６図（Ｂ２）〜第６図（Ｂ４）に示すように入力され
たデータに付加することて１４ビツトデータを形成する
。

タイムスロット変換部１４は、１４ビツトデータでなる
タイムスロットの位置を、従来と同様にメモリに対する
タイムスロットの書込み順序と読出し順序とを異なるよ
うにすることで、回線設定内容に従って変換する。

これ以降の構成は、今まで説明した処理の逆処理を実行
する構成となっている。

すなわち、タイムスロット変換後の１４ビツトデータは
、フォーマット逆変換部１５によってフォーマット変換
部１３が行なった逆の変換を行なわれて８ビツトデータ
に変換され（第６図から第５図へ）、その後、並直列変
換・分離部１６によって２４個の同期信号に多重分離さ
れると共に空間方向と時間軸方向との変換が行われ（第
５図から第４図へ）、最後に、ビットレート逆変換部１
７によって各同期信号に対して元のビットレートの信号
に戻されて対応する出力側ハイウェイに出力される。

上記実施例の回線設定回路１０の特徴を整理して述べる
。

第１に、多重・直並列変換部１２から並直列変換・分離
部］６までの間では、ビット同期信号をバイトを単位と
して処理を行なう。ここで、バイトには情報としての意
味はなく、このパイ１〜はあくまでも変換等のための処
理単位である。このようにしてバイト同期信号との間で
処理系の共通化が図られている。

第２に、バイト概念が導入されたビット同期信号に対す
る処理とバイト同期信号に対する処理には、バイトとし
ての意味合いが違うとしても、違いをなくしている。こ
のようにして処理系の完全な共通化が図られている。

第３に、バイト同期信号に対して、シグナリング信号成
分の管理情報を無駄にすることなく、タイムスロッＩ・
変換の対象にして出力させるようにした。バイト同期信
号だけをみれば、この回線設定図’７１＠　］、　０を
通Ｌ７て消失されても問題とならない管理情報データが
あるが、ビット同期信号では各ビットデータをも無駄に
することができず、そのため、全てのデータを消失させ
ることなく伝送する必要があり、同一経路で流れるバイ
ト同期信号に対してもかかる原理を適用することにした
。

第７図及び第８図は、上記実施例におけるある１−個の
ビット同期信号又はバイト同期信号についての変換処理
を示したものである。フォーマット変換部１３に入力さ
れる際には、複数の同期信号が多重化されているが、第
７図はある１個の同期信号に関する部分だけを抜き出し
て示したものである。なお、説明の簡略化のため、第４
図〜第６図の同期信号を、より簡単な概念的な信号で示
している。

ビットレート変換後のビット同期信号を示す第７図（Ａ
＞の第１行は、バイト同期信号における管理情報データ
のエリアであり、ビット同期信号では情報に意味がなく
、単なるデータである。この第１行に対しては、以下の
データよりこまめにデータ番号を付している。この第１
行の各データは、バイト同期信号においても伝送データ
本体が記録されている第２行以下のエリアのデータに付
加され、第７図（Ｂ）に示すようなフォーマット変換後
の信号が得られる。第７図は１個のビット同期信号を示
しているので、タイムスロット変換後の表記も第７図（
Ｃ）に示すようになる。なお、タイムスロット変換を通
じて回線設定はなされている。従って、フォーマット逆
変換によって、第７図（Ｄ＞に示すように、データ順序
が当初の順序（第７図（Ａ））を維持しているビット同
期信号に戻される。

第８図（Ａ＞の第１行に示すビットレート変換後のバイ
ト同期信号における管理情報データは、第８図（Ｂ）に
示すように、対応する主信号成分に付加される。第８図
も１個のバイト同期信号を示しているので、タイムスロ
ット変換後の表記も第８図（Ｃ）に示すようになる。な
お、タイムスロット変換を通じて回線設定はなされてい
る。フォーマット逆変換によって、第８図（Ｄ）に示す
ように、データ順序が当初の順序（第８図（Ａ））を維
持している、従って、所定の位置に管理情報を有するバ
イト同期信号に戻される。

第９図は、複数の同期信号のタイムスロット変換の様子
を示している。なお、第７図及び第８図での番号は、あ
る１個の同期信号におけるデータ（又はデータ列）を示
しているのに対して、第９図における番号は同期信号の
違いを表している。

第９図（Ａ）に示すフォーマット変換後の各同期信号は
、第９図（Ｂ）に示すように、付加されたデータ部分く
各エリアの破線より下の表記）をも−緒にスロット変換
がなされる。

従って、上述の実施例によれば、ビット同期信号及びバ
イト同期信号を共に扱うことができる回線設定回路１０
を実現することができ、この回線設定回路１０を備えた
デジタル伝送装置の全体構成を従来に比して小型のもの
とすることができる。

なお、上述の実施例においては、タイムスロット変換が
可変のものを示したが、タイムスロット変換が固定のも
のであっても良い。すなわち、固定回線設定用の回線設
定回路に本発明を適用することができる。

また、上述の実施例においては、ビットレート変換部１
１及びビットレート逆変換部１７を設けて異なるビット
レートの同期信号を扱うことができる回路を示したが、
ビットレートが当初より揃っている同期信号だけを対象
とするように構成しても良い。この場合には、ビットレ
ート変換部１１及びビットレート逆変換部１７が不要と
なる。

また、多重・直並列変換部１２が実行する直並列変換処
理と多重化処理との処理順序、及び、並直列変換・分離
部１６が実行する並直列変換処理と分離処理との処理順
序はどちらが先でも構わない。

さらに、多重・直並列変換部１２が行なう処理とフォー
マット変換部１３が行なう処理との処理順序、及び、並
直列変換・分離部１６が行なう処理とフォーマット逆変
換部１５が行なう処理との処理順序もどちらが先でも構
わない。

さらにまた、多重度や、フォーマット変換による付加ビ
ット数は上記実施例のものに限定されない。

［発明の効果］ 以上のように、本発明によれば、ビット同期信号に対し
て仮想的にバイト概念を導入し、バイト同期信号と同様
に変換処理すると共に、バイト同期信号における全ての
管理情報（空の場合を含む）を省略することなく伝送す
るようにしたので、ビット同期信号及びバイト同期信号
を共に扱うことができる回線設定回路を実現することが
でき、回線設定回路を備えたデジタル伝送装置の全体構
成を従来に比して小型のものとすることができる。

【図面の簡単な説明】

第１図は本発明による回線設定回路の一実施例の構成を
示すブロック図、第２図は従来回路を示すブロック図、
第３図は従来回路のシグナリング分離処理の説明図、第
４図は上記実施例のビットレート変換部１１による処理
後の信号構造を示す説明図、第５図は上記実施例の多重
・直並列変換部１２による処理後の信号構造を示す説明
図、第６図は上記実施例のフォーマット変換部１３によ
る処理後の信号構造を示す説明図、第７図及び第８図は
それぞれ各同期信号での変換の様子を示す説明図、第９
図は複数の同期信号間のタイムスロット変換の様子を示
す説明図である。 １０・・・回線設定回路、１２・・・多重・直並列変換
部、１３・・・フォーマット変換部、１４・・・タイム
スロット変換部、 ・フォーマット逆変換部、 ６・・・並直列変換 分離部。

Claims (1)

1. 【特許請求の範囲】 情報信号とその管理信号とでなるチャンネル信号を、複
   数チャンネル時分割多重された複数ハイウェイの入力デ
   ジタル信号及び出力デジタル信号間で、チャンネル単位
   に相互接続を行なう回線設定回路において、 上記入力デジタル信号の全てのチャンネルの情報信号を
   多重し、情報多重信号に変換する多重回路と、 上記入力デジタル信号の全てのチャンネルの管理信号を
   多重し、これを上記情報多重信号と同一の時間配列を有
   する管理多重信号に変換するフォーマット変換回路と、 上記情報多重信号と上記管理多重信号とを対として、そ
   の時間順序を入れ替えるタイムスロット変換回路と、 上記タイムスロット変換回路にて変換された情報多重信
   号と管理多重信号に対し、それぞれ上記多重変換、フォ
   ーマット変換の逆変換を行ない、出力デジタル信号に変
   換する分離回路及びフォーマット逆変換回路とを備え、 チャンネル単位の相互接続を行なう場合は、上記タイム
   スロット変換回路における変換をチャンネル単位に実行
   し、ハイウェイ単位の相互接続を行なう場合は、ハイウ
   ェイ信号を仮想的に複数チャンネルの情報信号と管理信
   号とに分離して割り付け、上記タイムスロット変換にお
   いてチャンネル単位の変換を上記仮想複数チャンネルに
   渡り実行することを特徴とする回線設定回路。