JPH0720099B2 - フレーム同期方法及び装置 - Google Patents
フレーム同期方法及び装置Info
- Publication number
- JPH0720099B2 JPH0720099B2 JP62078088A JP7808887A JPH0720099B2 JP H0720099 B2 JPH0720099 B2 JP H0720099B2 JP 62078088 A JP62078088 A JP 62078088A JP 7808887 A JP7808887 A JP 7808887A JP H0720099 B2 JPH0720099 B2 JP H0720099B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bits
- serial
- code
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、基幹伝送系、公衆綱、加入者系等のディジ
タル伝送系に用いられるフレーム同期方法及び装置に関
するものである。
タル伝送系に用いられるフレーム同期方法及び装置に関
するものである。
（従来の技術） 伝送媒体として光ファイバを用いた伝送技術の進展は目
覚ましいものがあり、伝送情報量としては数百Mbps〜Gb
ps程度の伝送が可能になりつつある。大容量化されたデ
ィジタル伝送系を有効に使用する上で、時分割多重方式
が考えられるが高速処理が必要となるため、フレーム構
成をできるだけ簡単にして、回路の小規模化、簡易化を
はかっている。その１つの方法として、ビット単位の時
分割多重方式があり、第６図は、一般的なビット多重方
式のフレーム構成図である。同図においては、１フレー
ムはＫビットで構成され、１フレームをビット単位でＫ
チャネルに分け、そのうちの１チャネルをフレームチャ
ネルに割り当てており、Ｆはフレームチャネル、＃１〜
＃Ｋ−１はビット単位のＫ−１個のチャネルである。こ
の方式においては、ビット多重するときに固有フレーム
パターンは１ビットずつ数フレーム単位にフレームチャ
ネル（Ｆ）に挿入されており、同期検出においては、チ
ャネル単位にデータを分離した後任意のチャネルから分
離された信号列が挿入した固有フレームパターンと一致
するかどうかでフレームチャネルを検出し同期検出を行
なっている。
覚ましいものがあり、伝送情報量としては数百Mbps〜Gb
ps程度の伝送が可能になりつつある。大容量化されたデ
ィジタル伝送系を有効に使用する上で、時分割多重方式
が考えられるが高速処理が必要となるため、フレーム構
成をできるだけ簡単にして、回路の小規模化、簡易化を
はかっている。その１つの方法として、ビット単位の時
分割多重方式があり、第６図は、一般的なビット多重方
式のフレーム構成図である。同図においては、１フレー
ムはＫビットで構成され、１フレームをビット単位でＫ
チャネルに分け、そのうちの１チャネルをフレームチャ
ネルに割り当てており、Ｆはフレームチャネル、＃１〜
＃Ｋ−１はビット単位のＫ−１個のチャネルである。こ
の方式においては、ビット多重するときに固有フレーム
パターンは１ビットずつ数フレーム単位にフレームチャ
ネル（Ｆ）に挿入されており、同期検出においては、チ
ャネル単位にデータを分離した後任意のチャネルから分
離された信号列が挿入した固有フレームパターンと一致
するかどうかでフレームチャネルを検出し同期検出を行
なっている。
また他の方法としてフレームをサブフレーム単位に分
け、フレームパターンを各サブフレームに分散させる方
法があり、第７図にそのフレーム構成の一般例を示す。
同図においては、１フレームをＬ個のサブフレームに分
け、各サブフレームは、１ビット単位であり、１フレー
ム（１×Ｌ）ビットの構成になっており各サブフレーム
の先頭１ビットに順次にフレームパターンが１ビットず
つ挿入されている。Fi（ｉ＝1,2,…,L）は各サブフレー
ムの先頭１ビットに挿入されるフレームビット、＃１〜
＃Ｌは１ビット単位のサブフレームを示す。この方式に
おいては（F1F2F3…FL-1FL）がフレームパターンとなっ
ており、同期検出においては、分離された信号列から
（F1F2F3…FL-1F1）なるフレームパターンを検出するこ
とによって同期検出を行なっている。フレムパターンを
フレームビットであるF1〜FLの全てに挿入する必要はな
く、例えば、プレームパターンがプレームビットF1F3F5
……に挿入されている場合には残りのフレームビットF2
F4F6……を用いて伝送路監視用モニタやサービスモニタ
等の情報を伝送することも可能である。
け、フレームパターンを各サブフレームに分散させる方
法があり、第７図にそのフレーム構成の一般例を示す。
同図においては、１フレームをＬ個のサブフレームに分
け、各サブフレームは、１ビット単位であり、１フレー
ム（１×Ｌ）ビットの構成になっており各サブフレーム
の先頭１ビットに順次にフレームパターンが１ビットず
つ挿入されている。Fi（ｉ＝1,2,…,L）は各サブフレー
ムの先頭１ビットに挿入されるフレームビット、＃１〜
＃Ｌは１ビット単位のサブフレームを示す。この方式に
おいては（F1F2F3…FL-1FL）がフレームパターンとなっ
ており、同期検出においては、分離された信号列から
（F1F2F3…FL-1F1）なるフレームパターンを検出するこ
とによって同期検出を行なっている。フレムパターンを
フレームビットであるF1〜FLの全てに挿入する必要はな
く、例えば、プレームパターンがプレームビットF1F3F5
……に挿入されている場合には残りのフレームビットF2
F4F6……を用いて伝送路監視用モニタやサービスモニタ
等の情報を伝送することも可能である。
（発明が解決しよとする問題点） 第６図に示されたようなビット多重方式においては、フ
レームチャネル（Ｆ）として、１フレームＫビット中１
ビットを使用している。回路の小規模化、簡易化をはか
るためには、１フレームを構成するＫの長さはあまり大
きくすることはできないため、伝送データ量におけるフ
レームパターンの信号量が1/Kと大きくなっている。こ
のオーバーヘッドは伝送容量を増大高速化するに従って
大きくなることを予想され、更にシステムの信頼性やサ
ービス性等を考えると、伝送路監視モニタやサービスモ
ニタ等の情報を伝送するチャネルも必要となり、この傾
向は著しく増大することになる。また、第７図に示され
たような、フレームをサブフレーム単位に分け、フレー
ムパターンを各サブフレームに分散させる方式において
は、固有なフレームパターンである（F1F2F3…FL-1FL）
と一致する信号列を分離された信号列から検出すること
により同期検出を行ない、フレーム同期およびサブフレ
ーム同期の確保を行なっている。フレームビットF1〜FL
内に伝送路監視モニタやサービスモニタ等の情報を挿入
して伝送したり１フレーム内のサブフレーム数Ｌや、サ
ブフレームの構成ビット数Ｉを増やすことにより、回路
の複雑さを増すことなく、伝送データ量に対するオーバ
ーヘッドが少ない情報伝達が可能になる。
レームチャネル（Ｆ）として、１フレームＫビット中１
ビットを使用している。回路の小規模化、簡易化をはか
るためには、１フレームを構成するＫの長さはあまり大
きくすることはできないため、伝送データ量におけるフ
レームパターンの信号量が1/Kと大きくなっている。こ
のオーバーヘッドは伝送容量を増大高速化するに従って
大きくなることを予想され、更にシステムの信頼性やサ
ービス性等を考えると、伝送路監視モニタやサービスモ
ニタ等の情報を伝送するチャネルも必要となり、この傾
向は著しく増大することになる。また、第７図に示され
たような、フレームをサブフレーム単位に分け、フレー
ムパターンを各サブフレームに分散させる方式において
は、固有なフレームパターンである（F1F2F3…FL-1FL）
と一致する信号列を分離された信号列から検出すること
により同期検出を行ない、フレーム同期およびサブフレ
ーム同期の確保を行なっている。フレームビットF1〜FL
内に伝送路監視モニタやサービスモニタ等の情報を挿入
して伝送したり１フレーム内のサブフレーム数Ｌや、サ
ブフレームの構成ビット数Ｉを増やすことにより、回路
の複雑さを増すことなく、伝送データ量に対するオーバ
ーヘッドが少ない情報伝達が可能になる。
しかしながら、一度同期が外れた場合には、フレームパ
ターンである（F1F2F3…FL-1FL）と一致する信号列を分
離された信号列から検出するためには、最悪１フレーム
間のハンティングが必要となるために同期復帰を行うま
でにかかる最悪の同期時間はＬ×Ｉ×１フレーム〔SE
C〕となりサブフレーム数Ｌやサブフレーム構成ビット
数Ｉが大きくなってしまうと、一度同期から外れてから
フレームパターン（F1F2F3……FL-LFL）を検出するまで
にかかる平均時間が大きくなっていた。
ターンである（F1F2F3…FL-1FL）と一致する信号列を分
離された信号列から検出するためには、最悪１フレーム
間のハンティングが必要となるために同期復帰を行うま
でにかかる最悪の同期時間はＬ×Ｉ×１フレーム〔SE
C〕となりサブフレーム数Ｌやサブフレーム構成ビット
数Ｉが大きくなってしまうと、一度同期から外れてから
フレームパターン（F1F2F3……FL-LFL）を検出するまで
にかかる平均時間が大きくなっていた。
更に同方式において、固有なフレームパターンである
（F1F2……FL-1FL）を分離するためには、通常直並列変
換器を用いて入力信号を展開し、その１系列から固有は
フレームパターンの検出を行なっている。このため、一
度同期が外れた場合には、最悪並列展開された全系列に
対してフレーム同期用パターンの検出を行う必要があっ
た。
（F1F2……FL-1FL）を分離するためには、通常直並列変
換器を用いて入力信号を展開し、その１系列から固有は
フレームパターンの検出を行なっている。このため、一
度同期が外れた場合には、最悪並列展開された全系列に
対してフレーム同期用パターンの検出を行う必要があっ
た。
本発明は、これらの問題点を解決し、回路規模の増大複
雑さを増すことなく伝送データ量に対するフレームパタ
ーン信号量のオーバーヘッドを少なくし、フレームパタ
ーンの検出が容易で、かつ、同期復帰にかかる平均時間
を縮少することができ、更には、信号の処理速度を低減
するために用いられる直並列変換器の出力のうち少なく
とも１系列を検索すれば、系全体の状態を把握すること
ができる高速大容量の伝送系に適した同期検出回路を提
供することにある。
雑さを増すことなく伝送データ量に対するフレームパタ
ーン信号量のオーバーヘッドを少なくし、フレームパタ
ーンの検出が容易で、かつ、同期復帰にかかる平均時間
を縮少することができ、更には、信号の処理速度を低減
するために用いられる直並列変換器の出力のうち少なく
とも１系列を検索すれば、系全体の状態を把握すること
ができる高速大容量の伝送系に適した同期検出回路を提
供することにある。
（問題点を解決するための手段） 本発明によれば、第一の直並列変換器を用いてＭ個の系
列に展開され、前記Ｍ個の系列が各々第２の直並列変換
器によってＫ個の系列に展開されるＭ×Ｋ個のフレーム
は、サブフレーム数Ｌ、サブフレーム長Ｎビット、各サ
ブフレームの先頭１ビットにＬビットからなるフレーム
同期用パターンが分散して挿入される構成をとり、該フ
レーム同期用パターンとしては、生成多項式によって生
成される符号長Ｌビットの巡回符号が巡回して生成され
る符号群が挿入されていることを特徴とするフレーム同
期方法が得られる。
列に展開され、前記Ｍ個の系列が各々第２の直並列変換
器によってＫ個の系列に展開されるＭ×Ｋ個のフレーム
は、サブフレーム数Ｌ、サブフレーム長Ｎビット、各サ
ブフレームの先頭１ビットにＬビットからなるフレーム
同期用パターンが分散して挿入される構成をとり、該フ
レーム同期用パターンとしては、生成多項式によって生
成される符号長Ｌビットの巡回符号が巡回して生成され
る符号群が挿入されていることを特徴とするフレーム同
期方法が得られる。
本発明によれば、受信信号をＭビット毎に取り出す第１
の直並列変換器と、該第１の直並列変換器のＭ本の出力
が接続され、該Ｍ本の入力信号のチャネルを入れ換えて
Ｍ本の信号を出力する第１のチャネル入れ換え器と、該
第１のチャネル入れ換え器の各々の出力信号を入力線と
し、該入力線の信号をＫビット毎に取り出す第２の直並
列変換器と、該第２の直並列変換器のＫ本の出力信号が
接続され、該Ｋ本の入力信号のチャネルを入れ換えてＫ
本の信号を出力する第２のチャネル入れ換え器と、該第
２のチャネル入れ換え器のＫ本の出力線に接続され、該
出力線の各々から取り出される符号長Ｌビットを係数と
する符号多項式と予め定められた生成多項式との剰余を
計算する割り算器と、前記第２のチャネル入れ換え器の
Ｋ本の出力線に接続され、該出力線の各々から取り出さ
れる符号長Ｌビットの符号間の距離を計算する手段と、
前記符号長Ｌビットと該割り算器の剰余と符号長Ｌビッ
トの符号間の距離を用いて前記第１及び第２のチャネル
入れ換え器のチャネル入れ換え制御を行う手段とを有す
ることを特徴とするフレーム同期装置が得られる。
の直並列変換器と、該第１の直並列変換器のＭ本の出力
が接続され、該Ｍ本の入力信号のチャネルを入れ換えて
Ｍ本の信号を出力する第１のチャネル入れ換え器と、該
第１のチャネル入れ換え器の各々の出力信号を入力線と
し、該入力線の信号をＫビット毎に取り出す第２の直並
列変換器と、該第２の直並列変換器のＫ本の出力信号が
接続され、該Ｋ本の入力信号のチャネルを入れ換えてＫ
本の信号を出力する第２のチャネル入れ換え器と、該第
２のチャネル入れ換え器のＫ本の出力線に接続され、該
出力線の各々から取り出される符号長Ｌビットを係数と
する符号多項式と予め定められた生成多項式との剰余を
計算する割り算器と、前記第２のチャネル入れ換え器の
Ｋ本の出力線に接続され、該出力線の各々から取り出さ
れる符号長Ｌビットの符号間の距離を計算する手段と、
前記符号長Ｌビットと該割り算器の剰余と符号長Ｌビッ
トの符号間の距離を用いて前記第１及び第２のチャネル
入れ換え器のチャネル入れ換え制御を行う手段とを有す
ることを特徴とするフレーム同期装置が得られる。
（実施例） 本発明について説明する前に、ここでは巡回符号につい
て簡単に説明する。一般的に符号語を（A0,A1,A2…,An
-1）としたとき、A0をｎ−１次、A1をｎ−２次、…、An
-1を０次に対応させて、符号多項式Ｆ（Ｘ）を Ｆ（Ｘ）＝An-1＋An-2X＋An-3X2＋…A1Xn-2＋A0Xn-1 …（１） と表すことができる。ここで符号長はｎであり、時間的
には高次の項A0が最初に現れ、順次低次の方へと進み、
最後にAn-1が現れるものとする。
て簡単に説明する。一般的に符号語を（A0,A1,A2…,An
-1）としたとき、A0をｎ−１次、A1をｎ−２次、…、An
-1を０次に対応させて、符号多項式Ｆ（Ｘ）を Ｆ（Ｘ）＝An-1＋An-2X＋An-3X2＋…A1Xn-2＋A0Xn-1 …（１） と表すことができる。ここで符号長はｎであり、時間的
には高次の項A0が最初に現れ、順次低次の方へと進み、
最後にAn-1が現れるものとする。
ここで、符号長８、符号語として（C1,C2,C3,…,C7,
C8）を選んだとすると、符号多項式Ｆ（Ｘ）は７次の多
項式で表すことが可能であり Ｆ（Ｘ）＝C8＋C7X＋C6X2＋C5X3＋C4X4＋C3X5＋C2X6 ＋C1X7 …（２） 例えば、生成多項式Ｇ（Ｘ）として３次の多項式を選び Ｇ（Ｘ）＝１＋Ｘ＋X2＋X3 …（３） とした場合、 Ｆ（Ｘ）＝Ｑ（Ｘ）Ｇ（Ｘ） …（４） を満足するＱ（Ｘ）なる多項式が存在すれば、式（２）
の多項式は式（３）の生成多項式から生成されたことに
なる。ここで多項式Ｑ（Ｘ）として、入力ビット列Ｉ＝
（1011）を係数とする多項式 Ｑ（Ｘ）＝１＋Ｘ＋X3 …（５） を選び、２を法とする体を仮定すれば、 Ｆ（Ｘ）＝Ｑ（Ｘ）Ｇ（Ｘ） ＝（１＋Ｘ＋X3）・（１＋Ｘ＋X2＋X3） ＝１＋X3＋X5＋X6 …（６） となり、符号語 W0＝（01101001） …（７） が、入力ビット列Ｉ＝（1011）から生成されたことにな
る。
C8）を選んだとすると、符号多項式Ｆ（Ｘ）は７次の多
項式で表すことが可能であり Ｆ（Ｘ）＝C8＋C7X＋C6X2＋C5X3＋C4X4＋C3X5＋C2X6 ＋C1X7 …（２） 例えば、生成多項式Ｇ（Ｘ）として３次の多項式を選び Ｇ（Ｘ）＝１＋Ｘ＋X2＋X3 …（３） とした場合、 Ｆ（Ｘ）＝Ｑ（Ｘ）Ｇ（Ｘ） …（４） を満足するＱ（Ｘ）なる多項式が存在すれば、式（２）
の多項式は式（３）の生成多項式から生成されたことに
なる。ここで多項式Ｑ（Ｘ）として、入力ビット列Ｉ＝
（1011）を係数とする多項式 Ｑ（Ｘ）＝１＋Ｘ＋X3 …（５） を選び、２を法とする体を仮定すれば、 Ｆ（Ｘ）＝Ｑ（Ｘ）Ｇ（Ｘ） ＝（１＋Ｘ＋X3）・（１＋Ｘ＋X2＋X3） ＝１＋X3＋X5＋X6 …（６） となり、符号語 W0＝（01101001） …（７） が、入力ビット列Ｉ＝（1011）から生成されたことにな
る。
更に、刊行物“「符号理論」（宮川洋、岩垂好裕、今井
秀樹著、昭晃堂、p194〜197）”に示されているよう
に、２を法とする体において、一般にｎを符号長とした
時、生成多項式Ｇ（Ｘ）がXn+1を割切るＧ（Ｘ）から生
成される符号語は巡回符号をなす。従って、式（３）の
生成多項式は、 （X8＋１）/G（Ｘ）＝（X8＋１）／（X3＋X2＋Ｘ＋１） ＝X5＋X4＋Ｘ＋１ …（８） となり、X8＋１をX5＋X4＋Ｘ＋１で割り切る。よって、
式（３）の生成多項式から生成される符号長８の符号語
は巡回符号となる。即ち、式（７）の符号語において 式（９）で示された行列Ｗの各行成分は符号長８の巡回
符号となり、 W1＝（01101001） …（10−１） W2＝（11010010） …（10−２） W3＝（10100101） …（10−３） W4＝（01001011） …（10−４） W5＝（10010110） …（10−５） W6＝（00101101） …（10−６） W7＝（01011010） …（10−７） W8＝（10110100） …（10−８） としたとき、W1、W2、…、W7、W8を係数とする符号多項
式は、式（３）の生成多項式で割切れることになる。
秀樹著、昭晃堂、p194〜197）”に示されているよう
に、２を法とする体において、一般にｎを符号長とした
時、生成多項式Ｇ（Ｘ）がXn+1を割切るＧ（Ｘ）から生
成される符号語は巡回符号をなす。従って、式（３）の
生成多項式は、 （X8＋１）/G（Ｘ）＝（X8＋１）／（X3＋X2＋Ｘ＋１） ＝X5＋X4＋Ｘ＋１ …（８） となり、X8＋１をX5＋X4＋Ｘ＋１で割り切る。よって、
式（３）の生成多項式から生成される符号長８の符号語
は巡回符号となる。即ち、式（７）の符号語において 式（９）で示された行列Ｗの各行成分は符号長８の巡回
符号となり、 W1＝（01101001） …（10−１） W2＝（11010010） …（10−２） W3＝（10100101） …（10−３） W4＝（01001011） …（10−４） W5＝（10010110） …（10−５） W6＝（00101101） …（10−６） W7＝（01011010） …（10−７） W8＝（10110100） …（10−８） としたとき、W1、W2、…、W7、W8を係数とする符号多項
式は、式（３）の生成多項式で割切れることになる。
第１図に本発明の一実施例におけるフレーム構成を示
す。同図における＃１〜＃３は、後述する第３図の第１
の直並列変換回路103によって３ビット展開された３系
列のえちの第１系列が第２の直並列変換回路1081によっ
て３ビット展開された３系列の低次群データのフレーム
である。同様に、＃４〜＃６、＃７〜＃９は、第１の直
並列変換回路103によって３ビット展開された３系列の
うちの第２、第３系列が第２の直並列変換回路1082、10
83によって３ビット展開された３系列の低次群データの
フレームである。この各低次群のフレームは、サブフレ
ーム長Ｎビット、サブフレーム数８から構成されてい
る。各サブフレームの先頭１ビットにはパターン長８ビ
ットのフレーム同期用パターンが１ビットずつ分散して
挿入されている。フレーム同期用パターンとしては、式
（３）で示した生成多項式から生成される符号長８の巡
回符号を選び出し、例えば、 ＃１のフレーム:W1＝（01101001） …（10−１） ＃２のフレーム:W2＝（11010010） …（10−２） ＃３のフレーム:W3＝（10100101） …（10−３） ＃４のフレーム:W1＝（01101001） …（10−１） ＃５のフレーム:W3＝（10100101） …（10−３） ＃６のフレーム:W5＝（10010110） …（10−５） ＃７のフレーム:W1＝（01101001） …（10−１） ＃８のフレーム:W4＝（01001011） …（10−４） ＃９のフレーム:W7＝（01011010） …（10−７） となるようにフレーム同期用パターンが挿入されてい
る。
す。同図における＃１〜＃３は、後述する第３図の第１
の直並列変換回路103によって３ビット展開された３系
列のえちの第１系列が第２の直並列変換回路1081によっ
て３ビット展開された３系列の低次群データのフレーム
である。同様に、＃４〜＃６、＃７〜＃９は、第１の直
並列変換回路103によって３ビット展開された３系列の
うちの第２、第３系列が第２の直並列変換回路1082、10
83によって３ビット展開された３系列の低次群データの
フレームである。この各低次群のフレームは、サブフレ
ーム長Ｎビット、サブフレーム数８から構成されてい
る。各サブフレームの先頭１ビットにはパターン長８ビ
ットのフレーム同期用パターンが１ビットずつ分散して
挿入されている。フレーム同期用パターンとしては、式
（３）で示した生成多項式から生成される符号長８の巡
回符号を選び出し、例えば、 ＃１のフレーム:W1＝（01101001） …（10−１） ＃２のフレーム:W2＝（11010010） …（10−２） ＃３のフレーム:W3＝（10100101） …（10−３） ＃４のフレーム:W1＝（01101001） …（10−１） ＃５のフレーム:W3＝（10100101） …（10−３） ＃６のフレーム:W5＝（10010110） …（10−５） ＃７のフレーム:W1＝（01101001） …（10−１） ＃８のフレーム:W4＝（01001011） …（10−４） ＃９のフレーム:W7＝（01011010） …（10−７） となるようにフレーム同期用パターンが挿入されてい
る。
式（10−１）のW1を基準同期用パターンとした場合、＃
２、＃３のフレーム同期用パターンは基準同期用パター
ンを１ビットずつ巡回シフトさせたもの（位相差１）、
＃５、＃６のフレーム同期用パターンは基準同期用パタ
ーンを２ビットずつ巡回シフトさせたもの（位相差
２）、＃８、＃９のフレーム同期用パターンは基準同期
用パターンを３ビットずつ巡回シフトさせたもの（位相
差３）となる。第２図は、第１図におけるフレーム同期
用パターン間のハミング距離を示す。例えば、位相差
１、出線＃１−＃２のハミング距離は、第１図の＃１及
び＃２のフレームに挿入されているフレーム同期用パタ
ーンW1とW2間のハミング距離である。
２、＃３のフレーム同期用パターンは基準同期用パター
ンを１ビットずつ巡回シフトさせたもの（位相差１）、
＃５、＃６のフレーム同期用パターンは基準同期用パタ
ーンを２ビットずつ巡回シフトさせたもの（位相差
２）、＃８、＃９のフレーム同期用パターンは基準同期
用パターンを３ビットずつ巡回シフトさせたもの（位相
差３）となる。第２図は、第１図におけるフレーム同期
用パターン間のハミング距離を示す。例えば、位相差
１、出線＃１−＃２のハミング距離は、第１図の＃１及
び＃２のフレームに挿入されているフレーム同期用パタ
ーンW1とW2間のハミング距離である。
第３図に、第１の発明によるフレーム同期装置の実施例
を示す。同図において、10は高次群入力データSin、102
は高次群入力クロックCLKin、103は第１の直並列変換回
路、104は第１のチャネル入れ換え回路、105は1/3分周
回路、106は割り算器、107は同期制御回路、1081〜1083
は第２の直並列変換回路、1091〜1093は第２のチャネル
入れ換え回路、1101〜1109は低次群出力データSout、11
21〜1122は距離検出器である。
を示す。同図において、10は高次群入力データSin、102
は高次群入力クロックCLKin、103は第１の直並列変換回
路、104は第１のチャネル入れ換え回路、105は1/3分周
回路、106は割り算器、107は同期制御回路、1081〜1083
は第２の直並列変換回路、1091〜1093は第２のチャネル
入れ換え回路、1101〜1109は低次群出力データSout、11
21〜1122は距離検出器である。
同図に於て、高次群入力データ（Sin）101は、第１の直
並列変換回路103において３ビットずつ順次取り出され
３系列に展開される。更に、この３系列の各々は第２の
直並列変換回路1081〜1083の入力となり３ビット展開さ
れる。直並列変換回路103の出力線を入力情報とするチ
ャネル入れ換え回路104、第２の直並列変換回路1081〜1
083の出力線を入力情報とするチャネル入れ換え回路109
1〜1093は後述するような同期制御回路107からの制御情
報を用いてチャネル切り替えを行った後、３系列の情報
を出力する。このチャネル入れ換え制御は、一度同期を
引き込めば、その後のチャネル制御はその状態を保持す
ればよく、高速制御を行う必要はない。また、これらの
チャネル入れ換え回路は、各入力を任意の出力に接続す
る機能は必要ではなく、ここでのチャネル入れ換え制御
はシーケンシャルなチャネル入れ換えを行うだけでよ
い。例えば、低次群出力データ1101に第１図の＃１のフ
レーム、低次群出力データ1102に第１図の＃２のフレー
ム、低次群出力データ1103に第１図の＃３のフレームが
出力されている場合、チャネル入れ換え回路1091、低次
群出力データ1101に第１図の＃２のフレーム、低次群出
力データ1102に第１図の＃３のフレーム、低次群出力デ
ータ1103に第１図の＃１のフレーム、または、低次群出
力データ1101に第１図の＃３のフレーム、低次群出力デ
ータ1102に第１図の＃１のフレーム、低次群出力データ
1103に第１図の＃２のフレームを出力するようなシーケ
ンシャルなチャネル入れ換え制御を行うことができる。
並列変換回路103において３ビットずつ順次取り出され
３系列に展開される。更に、この３系列の各々は第２の
直並列変換回路1081〜1083の入力となり３ビット展開さ
れる。直並列変換回路103の出力線を入力情報とするチ
ャネル入れ換え回路104、第２の直並列変換回路1081〜1
083の出力線を入力情報とするチャネル入れ換え回路109
1〜1093は後述するような同期制御回路107からの制御情
報を用いてチャネル切り替えを行った後、３系列の情報
を出力する。このチャネル入れ換え制御は、一度同期を
引き込めば、その後のチャネル制御はその状態を保持す
ればよく、高速制御を行う必要はない。また、これらの
チャネル入れ換え回路は、各入力を任意の出力に接続す
る機能は必要ではなく、ここでのチャネル入れ換え制御
はシーケンシャルなチャネル入れ換えを行うだけでよ
い。例えば、低次群出力データ1101に第１図の＃１のフ
レーム、低次群出力データ1102に第１図の＃２のフレー
ム、低次群出力データ1103に第１図の＃３のフレームが
出力されている場合、チャネル入れ換え回路1091、低次
群出力データ1101に第１図の＃２のフレーム、低次群出
力データ1102に第１図の＃３のフレーム、低次群出力デ
ータ1103に第１図の＃１のフレーム、または、低次群出
力データ1101に第１図の＃３のフレーム、低次群出力デ
ータ1102に第１図の＃１のフレーム、低次群出力データ
1103に第１図の＃２のフレームを出力するようなシーケ
ンシャルなチャネル入れ換え制御を行うことができる。
以下、同期状態、及び非同期状態におけるハンティング
制御について順次説明する。
制御について順次説明する。
まず、同期状態においては、低次群出力データ1101には
第１図の＃１のフレーム、以下同様に低次群出力データ
1102には＃２、…、低次群出力データ1109には＃９のフ
レームが現れる。低次群出力データ1107〜1109は割り算
器106の入力情報となる。割り算器106においては、低次
群出力データ1107、低次群出力データ1108、及び低次群
出力データ1109からの入力情報をＮビット（低次群のサ
ブフレーム周期）毎に取り込む。そして、各系列から順
次取り込まれた８ビットパターンを符号語とする符号多
項式Fx1、Fx2、Fx3と、式（３）で示した生成多項式Ｇ
（Ｘ）との割り算を行う。同期状態においては、割り算
器106は、式（10−１）、（10−４）、（10−７）で示
したフレーム同期用パターンを符号語とする３種の符号
多項式と、式（３）の生成多項式Ｇ（Ｘ）割り算を行
い、その全ての剰余は零となる。割り算器106は、各々
の剰余の結果を同期制御回路107に送信する。同期制御
回路107は、割り算器106の剰余零の確認と、割り算器10
6が低次群出力データ1107から取り込んだ８ビットパタ
ーンと式（10−１）で示したパターンの一致を確認する
ことにより同期状態の確保確認を行う。
第１図の＃１のフレーム、以下同様に低次群出力データ
1102には＃２、…、低次群出力データ1109には＃９のフ
レームが現れる。低次群出力データ1107〜1109は割り算
器106の入力情報となる。割り算器106においては、低次
群出力データ1107、低次群出力データ1108、及び低次群
出力データ1109からの入力情報をＮビット（低次群のサ
ブフレーム周期）毎に取り込む。そして、各系列から順
次取り込まれた８ビットパターンを符号語とする符号多
項式Fx1、Fx2、Fx3と、式（３）で示した生成多項式Ｇ
（Ｘ）との割り算を行う。同期状態においては、割り算
器106は、式（10−１）、（10−４）、（10−７）で示
したフレーム同期用パターンを符号語とする３種の符号
多項式と、式（３）の生成多項式Ｇ（Ｘ）割り算を行
い、その全ての剰余は零となる。割り算器106は、各々
の剰余の結果を同期制御回路107に送信する。同期制御
回路107は、割り算器106の剰余零の確認と、割り算器10
6が低次群出力データ1107から取り込んだ８ビットパタ
ーンと式（10−１）で示したパターンの一致を確認する
ことにより同期状態の確保確認を行う。
また、低次群出力データ1101〜1109の各々のフレームに
挿入されているフレーム同期用パターンを用いて、各低
次群単位に同期状態の確保確認機能を設ける構成も可能
である。
挿入されているフレーム同期用パターンを用いて、各低
次群単位に同期状態の確保確認機能を設ける構成も可能
である。
次に、非同期状態に陥った場合のハンティング制御につ
いて説明する。非同期状態においては、まず、低次群出
力データ1107のフレームに挿入されているフレーム同期
用パターンの検出を行う。このために、割り算器106は
低次群出力データ1107をＮビット毎に取り込む。そし
て、この順次取り込まれた８ビットパターンを符号語と
する符号多項式と、式（３）で示した生成多項式Ｇ
（Ｘ）との割り算を行う。同期制御回路107において
は、その剰余の結果を調べる。剰余が非零であるなら
ば、割り算器106が低次群出力データ1107からＮビット
毎に取り込む位相を１ビットシフトさせる。この操作を
割り算器106の剰余が零となるまで行う。割り算器106の
剰余が非零であるということは、割り算器106に取り込
まれるビット列が、第１図のフレームに挿入された同期
用パターン以外、つまりは、式（10−１）で示した巡回
符号を成すフレーム同期用パターン群以外の情報である
ことを意味する。他方、割り算器106の剰余が零になっ
たといういことは、式（10−１）で示した巡回符号を成
すフレーム同期用パターン群を検出したことを意味す
る。
いて説明する。非同期状態においては、まず、低次群出
力データ1107のフレームに挿入されているフレーム同期
用パターンの検出を行う。このために、割り算器106は
低次群出力データ1107をＮビット毎に取り込む。そし
て、この順次取り込まれた８ビットパターンを符号語と
する符号多項式と、式（３）で示した生成多項式Ｇ
（Ｘ）との割り算を行う。同期制御回路107において
は、その剰余の結果を調べる。剰余が非零であるなら
ば、割り算器106が低次群出力データ1107からＮビット
毎に取り込む位相を１ビットシフトさせる。この操作を
割り算器106の剰余が零となるまで行う。割り算器106の
剰余が非零であるということは、割り算器106に取り込
まれるビット列が、第１図のフレームに挿入された同期
用パターン以外、つまりは、式（10−１）で示した巡回
符号を成すフレーム同期用パターン群以外の情報である
ことを意味する。他方、割り算器106の剰余が零になっ
たといういことは、式（10−１）で示した巡回符号を成
すフレーム同期用パターン群を検出したことを意味す
る。
次に、低次群出力データ1107〜1109には、第１図で示し
た＃１〜＃３、＃４〜＃６、＃７〜＃９の何れのフレー
ムが送信されているのかの検出を行う。第４図はフレー
ム同期用パターン群の検出後の低次群出力1107〜1109の
状態を示す。同図において、Ｄはフレーム同期用パター
ン以外の情報を、また、Sout31、Sout32、Sout33は、各
々低次群出力データ1107、1108、1109対応しており、例
えば、低次群出力データ1107〜1109に＃１〜＃３のフレ
ームが受信されているとすれば、 (▲f1 1▼▲f1 2▼▲f1 3▼▲f1 4▼▲f1 5▼▲f1 6▼▲f1 7▼
▲f1 8▼)＝W1＝(01101001) …（10−１） (▲f2 1▼▲f2 2▼▲f2 3▼▲f2 4▼▲f2 5▼▲f2 6▼▲f2 7▼
▲f2 8▼)＝W2＝(11010010) …（10−２） (▲f3 1▼▲f3 2▼▲f3 3▼▲f3 4▼▲f3 5▼▲f3 6▼▲f3 7▼
▲f3 8▼)＝W3＝(10100101) …（10−３） である。フレーム同期用パターン群の検出後の低次群出
力データ1107〜1109の状態としては３状態が考えられ、
（ａ）は＃１、（ｂ）は＃２、（ｃ）は＃３のフレーム
が低次群出力データ1107に受信されている場合を示す。
た＃１〜＃３、＃４〜＃６、＃７〜＃９の何れのフレー
ムが送信されているのかの検出を行う。第４図はフレー
ム同期用パターン群の検出後の低次群出力1107〜1109の
状態を示す。同図において、Ｄはフレーム同期用パター
ン以外の情報を、また、Sout31、Sout32、Sout33は、各
々低次群出力データ1107、1108、1109対応しており、例
えば、低次群出力データ1107〜1109に＃１〜＃３のフレ
ームが受信されているとすれば、 (▲f1 1▼▲f1 2▼▲f1 3▼▲f1 4▼▲f1 5▼▲f1 6▼▲f1 7▼
▲f1 8▼)＝W1＝(01101001) …（10−１） (▲f2 1▼▲f2 2▼▲f2 3▼▲f2 4▼▲f2 5▼▲f2 6▼▲f2 7▼
▲f2 8▼)＝W2＝(11010010) …（10−２） (▲f3 1▼▲f3 2▼▲f3 3▼▲f3 4▼▲f3 5▼▲f3 6▼▲f3 7▼
▲f3 8▼)＝W3＝(10100101) …（10−３） である。フレーム同期用パターン群の検出後の低次群出
力データ1107〜1109の状態としては３状態が考えられ、
（ａ）は＃１、（ｂ）は＃２、（ｃ）は＃３のフレーム
が低次群出力データ1107に受信されている場合を示す。
以降、状態（ｃ）における同期制御を例に挙げて説明す
る。
る。
割り算器106は、低次群出力データ1107をa1、…,a7、a8
の順に８ビットパターン Sx1＝(▲f3 7▼▲f3 8▼▲f3 1▼▲f3 2▼▲f3 3▼▲f3 4▼▲
f3 5▼▲f3 6▼) （11−１） を取り込んでいる。また、割り算器106は低次群出力デ
ータ1108、1109からa1,…,a8の時刻順に８ビットパター
ン Sx2＝(▲D1 7▼▲D1 8▼▲D1 1▼▲D1 2▼▲D1 3▼▲D1 4▼▲
D1 5▼▲D1 6▼) （11−２） Sx3＝(▲D2 7▼▲D2 8▼▲D2 1▼▲D2 2▼▲D2 3▼▲D2 4▼▲
D2 5▼▲D2 6▼) （11−３） を取り込む。Sx2、Sx3はフレーム同期用パターン以外の
情報であり、式（３）の生成多項式Ｇ（Ｘ）との割り算
の剰余は何れも非零となる。同時に、割り算器106は低
次群出力データ1188、1109からb1、…、b7、b8の順に８
ビットパターン Sx21＝(▲f1 7▼▲f1 8▼▲f1 1▼▲f1 2▼▲f1 3▼▲f1 4▼
▲f1 5▼▲f1 6▼) （11−４） Sx31＝(▲f2 7▼▲f2 8▼▲f2 1▼▲f2 2▼▲f2 3▼▲f2 4▼
▲f2 5▼▲f2 6▼) （11−５） を取り込む。Sx21、Sx31は巡回符号を成すフレーム同期
用パターン群であるので式（３）の生成多項式Ｇ（Ｘ）
との割り算の剰余は何れも零となる。これらの計算結果
は、同期制御回路107へ送信される。更に、距離検出器1
121〜1122においても、Sx1、Sx2、Sx3、Sx21、Sx31のビ
ットパターンを取り込む。距離検出器1121はSx1とSx2及
びSx1とSx21、距離検出器1122はSx2とSx3及びSx21とSx
31のハミング距離を算出し、同期制御回路107にその結
果を送信する。同期制御回路107においては、割り算器1
06と距離検出器1121〜1122からの送信情報を用いて、チ
ャネル入れ換え回路104、1091〜1092のチャネル制御を
行う。具体的には、８ビットパターンSx1、Sx2、Sx3、S
x21、Sx31と式（３）と生成多項式の割り算の剰余零の
組合せを検出する。この場合、（Sx1、Sx21、Sx31）の
剰余が零となるので、低次群出力データ1107〜1109は第
３図（Ｃ）の状態にあり、これがフレーム同期用パター
ン群であると判断する。同様に、（Sx1、Sx2、Sx31）の
場合は（Ｂ）の状態、（Sx1、Sx2、Sx3）の場合は
（Ａ）の状態であると判断する。この判断の基準に、同
期制御回路107は、距離検出器1121〜1122からの送信情
報を参照して、剰余零となった８ビットパターン間のハ
ミング距離を調べる。この場合には、（低次群出力デー
タ1107（＝Sx1）と低次群出力データ1108（＝Sx2）、低
次群出力1108（＝Sx2）と低次群出力データ1109（＝Sx
31）のフレーム同期用パターン群のハミング距離Dxを調
べる。この場合は、第２図より、ハミング距離Dx＝（4,
6）であることが明かである。このハミング距離の情報
は、低次群出力データ1107〜1109の各系列に第１図で示
したどのフレームが送信されているのかを示している。
つまり、低次群出力データ1107〜1109に＃１〜＃３のフ
レームが送信されている場合において、状態（Ａ）の場
合にはハミング距離Dx＝（6,6）、状態（Ｂ）の場合に
はハミング距離Dx＝（6,4）、状態（Ｃ）の場合にはハ
ミング距離Dx＝（4,6）となる。第５図は、これらの関
係を示す。同表の如く、ハミング距離Dxは、低次群出力
データ1107〜1109に送信されるフレームによって一意に
定まる。そこで、同期制御回路107はハミング距離Dxを
検索し、この情報に基づいてチャネル入れ換え回路10
4、1091〜1093のチャネルのシーケンシャルな制御を行
い、低次群出力データ1101には＃１、…、低次群出力デ
ータ1109には＃９のフレームが現れるようにする。
の順に８ビットパターン Sx1＝(▲f3 7▼▲f3 8▼▲f3 1▼▲f3 2▼▲f3 3▼▲f3 4▼▲
f3 5▼▲f3 6▼) （11−１） を取り込んでいる。また、割り算器106は低次群出力デ
ータ1108、1109からa1,…,a8の時刻順に８ビットパター
ン Sx2＝(▲D1 7▼▲D1 8▼▲D1 1▼▲D1 2▼▲D1 3▼▲D1 4▼▲
D1 5▼▲D1 6▼) （11−２） Sx3＝(▲D2 7▼▲D2 8▼▲D2 1▼▲D2 2▼▲D2 3▼▲D2 4▼▲
D2 5▼▲D2 6▼) （11−３） を取り込む。Sx2、Sx3はフレーム同期用パターン以外の
情報であり、式（３）の生成多項式Ｇ（Ｘ）との割り算
の剰余は何れも非零となる。同時に、割り算器106は低
次群出力データ1188、1109からb1、…、b7、b8の順に８
ビットパターン Sx21＝(▲f1 7▼▲f1 8▼▲f1 1▼▲f1 2▼▲f1 3▼▲f1 4▼
▲f1 5▼▲f1 6▼) （11−４） Sx31＝(▲f2 7▼▲f2 8▼▲f2 1▼▲f2 2▼▲f2 3▼▲f2 4▼
▲f2 5▼▲f2 6▼) （11−５） を取り込む。Sx21、Sx31は巡回符号を成すフレーム同期
用パターン群であるので式（３）の生成多項式Ｇ（Ｘ）
との割り算の剰余は何れも零となる。これらの計算結果
は、同期制御回路107へ送信される。更に、距離検出器1
121〜1122においても、Sx1、Sx2、Sx3、Sx21、Sx31のビ
ットパターンを取り込む。距離検出器1121はSx1とSx2及
びSx1とSx21、距離検出器1122はSx2とSx3及びSx21とSx
31のハミング距離を算出し、同期制御回路107にその結
果を送信する。同期制御回路107においては、割り算器1
06と距離検出器1121〜1122からの送信情報を用いて、チ
ャネル入れ換え回路104、1091〜1092のチャネル制御を
行う。具体的には、８ビットパターンSx1、Sx2、Sx3、S
x21、Sx31と式（３）と生成多項式の割り算の剰余零の
組合せを検出する。この場合、（Sx1、Sx21、Sx31）の
剰余が零となるので、低次群出力データ1107〜1109は第
３図（Ｃ）の状態にあり、これがフレーム同期用パター
ン群であると判断する。同様に、（Sx1、Sx2、Sx31）の
場合は（Ｂ）の状態、（Sx1、Sx2、Sx3）の場合は
（Ａ）の状態であると判断する。この判断の基準に、同
期制御回路107は、距離検出器1121〜1122からの送信情
報を参照して、剰余零となった８ビットパターン間のハ
ミング距離を調べる。この場合には、（低次群出力デー
タ1107（＝Sx1）と低次群出力データ1108（＝Sx2）、低
次群出力1108（＝Sx2）と低次群出力データ1109（＝Sx
31）のフレーム同期用パターン群のハミング距離Dxを調
べる。この場合は、第２図より、ハミング距離Dx＝（4,
6）であることが明かである。このハミング距離の情報
は、低次群出力データ1107〜1109の各系列に第１図で示
したどのフレームが送信されているのかを示している。
つまり、低次群出力データ1107〜1109に＃１〜＃３のフ
レームが送信されている場合において、状態（Ａ）の場
合にはハミング距離Dx＝（6,6）、状態（Ｂ）の場合に
はハミング距離Dx＝（6,4）、状態（Ｃ）の場合にはハ
ミング距離Dx＝（4,6）となる。第５図は、これらの関
係を示す。同表の如く、ハミング距離Dxは、低次群出力
データ1107〜1109に送信されるフレームによって一意に
定まる。そこで、同期制御回路107はハミング距離Dxを
検索し、この情報に基づいてチャネル入れ換え回路10
4、1091〜1093のチャネルのシーケンシャルな制御を行
い、低次群出力データ1101には＃１、…、低次群出力デ
ータ1109には＃９のフレームが現れるようにする。
しかしながら、チャネル入れ換え回路104、1091〜1093
のチャネルのシーケンシャルな制御後も、割り算器106
が低次群出力データ1107から取り込んだ８ビットパター
ンが、必ずしも式（10−１）で示した符号列と全く同じ
順番で取り込まれているとは限らない。つまりサブフレ
ーム同期が確保されたに過ぎない。そこで同期制御回路
107においては、シーケンシャルなチャネル入れ換え制
御後、割り算器106が低次群出力データ1107から取り込
んだ８ビットパターンと式（10−１）の符号列の位相差
を検出し、フレーム同期確保を行う。
のチャネルのシーケンシャルな制御後も、割り算器106
が低次群出力データ1107から取り込んだ８ビットパター
ンが、必ずしも式（10−１）で示した符号列と全く同じ
順番で取り込まれているとは限らない。つまりサブフレ
ーム同期が確保されたに過ぎない。そこで同期制御回路
107においては、シーケンシャルなチャネル入れ換え制
御後、割り算器106が低次群出力データ1107から取り込
んだ８ビットパターンと式（10−１）の符号列の位相差
を検出し、フレーム同期確保を行う。
低次群出力データ1101〜1109におけるサブフレームビッ
ト数はＮビットであるので、一度非同期状態に陥ってか
らチャネル入れ換え制御並びにフレーム同期の確保を行
うまでに要する最悪なハンティング回数はＮ−１回とな
り、フレーム同期用パターン群の検出と同時に速やかな
同期処理が可能となる。
ト数はＮビットであるので、一度非同期状態に陥ってか
らチャネル入れ換え制御並びにフレーム同期の確保を行
うまでに要する最悪なハンティング回数はＮ−１回とな
り、フレーム同期用パターン群の検出と同時に速やかな
同期処理が可能となる。
以上、１フレーム内のサブフレーム数８、巡回符号の符
号長８、生成多項式１＋Ｘ＋X2＋X3、直並列変換回路に
よる展開数３の場合を例に挙げて説明してきたが、本発
明にこれらの組合せに限られるものではなく、フレーム
同期用パターンとして用いる巡回符号群の選定も多様で
あり、直並列変換回路の展開数を増すことにより、より
処理速度を低速化することも可能となる。また、割り算
器106は、シフトレジスタとm od2の加算器を用いること
により容易に構成可能であり、回路の簡易化、小規模化
を図ることができる。更に、低速化された低次群出力デ
ンタ1107〜1109の各１フレーム分（３×８×Ｎビット）
の情報を蓄えるメモリを用い、同期制御は、このメモリ
アクセスを通じて行う構成も可能である。
号長８、生成多項式１＋Ｘ＋X2＋X3、直並列変換回路に
よる展開数３の場合を例に挙げて説明してきたが、本発
明にこれらの組合せに限られるものではなく、フレーム
同期用パターンとして用いる巡回符号群の選定も多様で
あり、直並列変換回路の展開数を増すことにより、より
処理速度を低速化することも可能となる。また、割り算
器106は、シフトレジスタとm od2の加算器を用いること
により容易に構成可能であり、回路の簡易化、小規模化
を図ることができる。更に、低速化された低次群出力デ
ンタ1107〜1109の各１フレーム分（３×８×Ｎビット）
の情報を蓄えるメモリを用い、同期制御は、このメモリ
アクセスを通じて行う構成も可能である。
（発明の効果） このように、本発明によるフレーム同期方法及び装置を
用いれば、同期検出が容易で、同期処理の低速化が図ら
れ、また高次群データで特にフレーム構成を意識するこ
となく系全体の状態把握が可能となり、更には、平均非
同期継続時間が従来構成による同期方式に比べ著しく改
善されていることがわかる。
用いれば、同期検出が容易で、同期処理の低速化が図ら
れ、また高次群データで特にフレーム構成を意識するこ
となく系全体の状態把握が可能となり、更には、平均非
同期継続時間が従来構成による同期方式に比べ著しく改
善されていることがわかる。
この発明は、このように高速・大容量な伝送系に適した
同期方式であり、将来より一層高速・大容量化される伝
送系への応用にその活用が期待されるものである。
同期方式であり、将来より一層高速・大容量化される伝
送系への応用にその活用が期待されるものである。
第１図は本発明のフレーム構成図、第２図はフレーム同
期用パターン間のハミング距離を示す図、第３図は本発
明の実施例を示すブロック図、第４図は低次群出力デー
タ系の状態図、第５図は、位相差、状態、ハミング距離
の関係を示す図、第６図、第７図は従来例におけるフレ
ーム構成図である。 101高次群入力データSin、102高次群入力クロックCLKi
n、103第１の直並列変換回路、104第１のチャネル入れ
換え回路、105 1/3分周回路、106割り算器、107同期制
御回路、1081〜1083第２の直並列変換回路、1091〜1093
第２のチャネル入れ換え回路、1101〜11010低次群出力
データSout、1121〜1122距離検出器。
期用パターン間のハミング距離を示す図、第３図は本発
明の実施例を示すブロック図、第４図は低次群出力デー
タ系の状態図、第５図は、位相差、状態、ハミング距離
の関係を示す図、第６図、第７図は従来例におけるフレ
ーム構成図である。 101高次群入力データSin、102高次群入力クロックCLKi
n、103第１の直並列変換回路、104第１のチャネル入れ
換え回路、105 1/3分周回路、106割り算器、107同期制
御回路、1081〜1083第２の直並列変換回路、1091〜1093
第２のチャネル入れ換え回路、1101〜11010低次群出力
データSout、1121〜1122距離検出器。
Claims (2)
- 【請求項１】第一の直並列変換器を用いてＭ（Ｍは整
数）個の系列に展開され、前記Ｍ個の系列が各々第２の
直並列変換器によってＫ（Ｋは整数）個の系列に展開さ
れるＭ×Ｋ個のフレームは、サブフレーム数Ｌ（Ｌは整
数）、サブフレーム長Ｎ（Ｎは整数）ビット、各サブフ
レームの先頭１ビットにＬビットからなるフレーム同期
用パターンが分散して挿入される構成をとり、該フレー
ム同期用パターンとしては、生成多項式によって生成さ
れる符号長Ｌビットの巡回符号が巡回して生成される符
号群が挿入されていることを特徴とするフレーム同期方
法。 - 【請求項２】受信信号をＭ（Ｍは整数）ビット毎に取り
出す第１の直並列変換器と、該第１の直並列変換器のＭ
本の出力が接続され、該Ｍ本の入力信号のチャネルを入
れ換えてＭ本の信号を出力する第１のチャネル入れ換え
器と、該第１のチャネル入れ換え器の各々の出力信号を
入力線とし、該入力線の信号をＫ（Ｋは整数）ビット毎
に取り出す第２の直並列変換器と、該第２の直並列変換
器のＫ本の出力信号が接続され、該Ｋ本の入力信号のチ
ャネルを入れ換えてＫ本の信号を出力する第２のチャネ
ル入れ換え器と、該第２のチャネル入れ換え器のＫ本の
出力線に接続され、該出力線の各々から取り出される符
号長Ｌ（Ｌは整数）ビットを係数とする符号多項式と予
め定められた生成多項式との剰余を計算する割り算器
と、前記第２のチャネル入れ換え器のＫ本の出力線に接
続され、該出力線各々から取り出される符号長Ｌビット
の符号間の距離を計算する手段と、前記符号長Ｌビット
と該割り算器の剰余と符号長Ｌビットの符号間の距離を
用いて前記第１及び第２のチャネル入れ換え器のチャネ
ル入れ換え制御を行う手段とを有することを特徴とする
フレーム同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62078088A JPH0720099B2 (ja) | 1987-03-30 | 1987-03-30 | フレーム同期方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62078088A JPH0720099B2 (ja) | 1987-03-30 | 1987-03-30 | フレーム同期方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63244948A JPS63244948A (ja) | 1988-10-12 |
| JPH0720099B2 true JPH0720099B2 (ja) | 1995-03-06 |
Family
ID=13652092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62078088A Expired - Lifetime JPH0720099B2 (ja) | 1987-03-30 | 1987-03-30 | フレーム同期方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720099B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2970717B2 (ja) * | 1992-03-17 | 1999-11-02 | 三菱電機株式会社 | フレ−ム同期回路 |
| JP2694807B2 (ja) * | 1993-12-16 | 1997-12-24 | 日本電気株式会社 | データ伝送方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722285B2 (ja) * | 1986-07-02 | 1995-03-08 | 日本電気株式会社 | フレーム同期方法および装置 |
-
1987
- 1987-03-30 JP JP62078088A patent/JPH0720099B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63244948A (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655547B2 (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| EP0366938B1 (en) | High speed switch as for an optical communication system | |
| JPH01157138A (ja) | フレーム同期方式 | |
| JP3094973B2 (ja) | 信号同期検出回路 | |
| JPH03253136A (ja) | セル同期回路 | |
| CA1255403A (en) | Frame synchronization detection system | |
| JPH0720099B2 (ja) | フレーム同期方法及び装置 | |
| JPH0642666B2 (ja) | フレ−ム同期方式及び装置 | |
| JPH0720100B2 (ja) | フレーム同期装置 | |
| JPH0113663B2 (ja) | ||
| JPH0656999B2 (ja) | フレ−ム同期方式及び装置 | |
| JP2704106B2 (ja) | データ信号多重伝送装置用フレーム同期方式 | |
| JP2671834B2 (ja) | 誤り検出回路 | |
| JPS62159933A (ja) | フレ−ム同期検出回路 | |
| JPH0813035B2 (ja) | フレーム同期方法及び装置 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JPH0734555B2 (ja) | フレーム同期装置 | |
| JP2573010B2 (ja) | 同期符号検出回路 | |
| JP2581240B2 (ja) | 多重化装置 | |
| JPS6356036A (ja) | フレーム同期方法及び装置 | |
| JP2002077091A (ja) | 多重伝送装置、多重伝送方法及び多重伝送制御用ソフトウェアを記録した記憶媒体 | |
| JPH0722285B2 (ja) | フレーム同期方法および装置 | |
| JPH04247744A (ja) | Ａｔｍセル同期方式 | |
| JPH09153821A (ja) | 直並列変換方式 | |
| JP2001016280A (ja) | データ伝送方法及び装置 |