JPS63244948A - フレーム同期方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、基幹伝送系、公衆網、加入者系等のディジ
タル伝送係に用いられる同期方式に関するものである。

（従来の技術） 伝送媒体として光ファイバを用いた伝送技術の進展は目
覚ましいものがあり、伝送情報量としては数百Ｍｂｐｓ
”Ｇｂｐｓ程度の伝送が可能になりつつある。大容量化
されたディジタル伝送系を有効に使用する上で、時分割
多重方式が考えられるが高速処理が必要となるため、フ
レーム構成をできるだけ簡単にして、回路の小規模化、
簡易化をはかつている。その１つの方法として、ビット
単位の時分割多重方式があり、第６図は、一般的なビッ
ト多重方式のフレーム構成図である。同図においては、
１フレームはにビットで構成され、１フレームをビット
単位でにチャネルに分け、そのうちの１チャネルをフレ
ームチャネルに割り当てており、Ｆはフレームチャネル
、＃１〜＃に−１はビット単位のに一１個のチャネルで
ある。この方式においては、ビット多重するときに固有
フレームパターンは１ビットずつ数フレーム単位にフレ
ームチャネル（Ｆ）に挿入されており、同期検出におい
ては、チャネル単位にデータを分離した後任意のチャネ
ルから分離された信号列が挿入した固有フレームパター
ンと一致するかどうかでフレームチャネルを検出し同期
検出を行なっている。

また他の方法としてフレームをサブフレーム単位に分け
、フレームパターンを各サブフレームに分散させる方法
があり、第７図にそのフレーム構成の一般例を示す。同
図においては、１フレームをＬｌｌｊｉｌのサブフレー
ムに分け、各サブフレームは、１ビット単位であり、１
フレーム（ＩＸＬ）ビットの構成になっており各サブフ
レームの先頭１ビットに順次にフレームパターンが１ビ
ットずつ挿入されている。　Ｆｉ　（ｉ＝１．２．・・
・、Ｌ）は各サブフレームの先頭１ビットに挿入される
フレームビット、＃１〜＃Ｌは１ビット単位のサブフレ
ームを示す、この方式においては（Ｆ、Ｆ２Ｆ３・・・
ＦＬ−ＩＦＬ）がフレームパターンとなっており、同期
検出においては、分離された信号列から（ＰＩＦ２Ｆ３
・・・ＦＬ−＋Ｆ＋）なるフレームパターンを検出する
ことによって同期検出を行なっている。フレムパターン
をフレームビットであるＦ１〜ＦＬの全てに挿入する必
要はなく、例えば、フレームパターンがフレームビット
Ｆ、Ｆ３Ｆ５・・・・・・に挿入されている場合には残
りのフレームビットＦ２Ｆ４Ｆ６・・・・・・を用いて
伝送路監視用モニタやサービスモニタ等の情報を伝送す
ることも可能である。

（発明が解決しようとする問題点） 第６図に示されたようなビット多重方式においては、フ
レームチャネル（Ｆ）として、１フレームにビット中１
ビットを使用している０回路の小規模化、簡易化をはか
るためには、１フレームを構成するＫの長さはあまり大
きくすることはできないため、伝送データ量におけるフ
レームパターンの信号量が１／にと大きくなっている。

このオーバーヘッドは伝送容量を増大高速化するに従っ
て大きくなることが予想され、更にシステムの信頼性や
サービス性等を考えると、伝送路監視モニタやサービス
モニタ等の情報を伝送するチャネルも必要となり、この
傾向は著しく増大することになる。また、第７図に示さ
れたような、フレームをサブフレーム単位に分け、フレ
ームパターンを各サブフレームに分散させる方式におい
ては、固有なフレームパターンである（　ＰＩＦ２Ｆ３
・・・・・・ＦＬ−ＩＦＬ）と一致する信号列を分離さ
れた信号列から検出することにより同期検出を行ない、
フレーム同期およびサブフレーム同期の確保を行なって
いる。フレームビットＦ１〜ＦＬ内に伝送路監視モニタ
やサービスモニタ等の情報を挿入して伝送したり１フレ
ーム内のサブフレーム数りや、サブフレームの構成ビッ
ト数Ｉを増やすことにより、回路の複雑さを増すことな
く、伝送データ量に対するオーバーヘッドが少ない情報
伝達が可能になる。

しかしながら、一度同期が外れた場合には、フレームパ
ターンである（ＰＩＦ２Ｆ３・・・・・・ＦＬ−ＩＦＬ
）と一致する信号列を分離された信号列から検出するた
めには、最悪１フレ一ム間のハンティングが必要・とな
るために同期復帰を行うまでにかかる最悪の同期時間は
ＬＸＩＸＩフレーム（ＳＥＣ）となりサブフレーム数り
やサブフレーム構成ビット数Ｉが大きくなってしまうと
、一度同期が外れてからフレームパターン（ＰＩＦ２Ｆ
３・・・・・・ＦＬ−ＬＦＬ）を検出するまでにかかる
平均時間が大きくなっていた。

更に同方式において、固有なフレームパターンである（
ＦＩＦ２・・・ＦＬ−ＩＦＬ）を分離するためには、通
常直並列変換器を用いて入力信号を展開Ｌ、その１系列
から固有なフレームパターンの検出を行なっている。こ
のため、一度同期が外れた場合には、最悪並列展開され
た全系列に対してフレーム同期用パターンの検出を行う
必要があった。

本発明は、これらの問題点を解決Ｌ、回路規模の増大複
雑さを増すことなく伝送データ量に対するフレームパタ
ーン信号量のオーバーヘッドを少なくＬ、フレームパタ
ーンの検出が容易で、かつ、同期復帰にかかる平均時間
を縮少することができ、更には、信号の処理速度を低減
するために用いられる直並列変換器の出力のうち少なく
とも１系列を検索すれば、系全体の状態を把握すること
ができる高速大容量の伝送系に適した同期検出回路を提
供することにある。

（問題点を解決するための手段） 本発明によれば、第一の直並列変換器を用いてＭ個の系
列に展開され、前記Ｍ個の系列が各々第２の直並列変換
器によってに個の系列に展開されるＭ×Ｋ個のフレーム
は、サブフレーム、数Ｌ、サブフレーム長Ｎビット、各
サブフレームの先頭１ビットにＬビットからなるフレー
ム同期用パターンが分散して挿入される構成をとり、該
フレーム同期用パターンとしては、生成多項式によって
生成される符号長Ｌビットの巡回符号が巡回して生成さ
れる符号群が挿入されていることを特徴とするフレーム
同期方式が得られる。

本発明によれば、受信信号をＭビット毎に取り出す第１
の直並列変換器と、該第１の直並列変換器のＭ本の出力
が接続され、該Ｍ本の入力信号のチャネルを入れ換えて
Ｍ本の信号を出力する第１のチャネル入れ換え器と、該
第１のチャネル入れ換え器の各々の出力信号を入力線と
Ｌ、該入力線の信号をにピッ１〜毎に取り出す第２の直
並列変換器と、該第２の直並列変換器のに本の出力信号
が接続され、該に本の入力信号のチャネルを入れ換えて
に本の信号を出力する第２のチャネル入れ換え器と、該
第２のチャネル入れ換え器のに本の出力線に接続され、
該出力線の各々から取り出される符号長Ｌビットを係数
とする符号多項式と予め定められた生成多項式との剰余
を計算する割り算器と、前記第２のチャネル入れ換え器
のに本の出力線に接続され、該出力線の各々から取り出
される符号長Ｌビットの符号間の距離を計算する手段と
、前記符号長Ｌビットと該割り算器の剰余と符号長Ｌビ
ットの符号間の距離を用いて前記第１及び第２のチャネ
ル入れ換え器のチャネル入れ換え制御を行う手段とを有
することを特徴とするフレーム同期装置が得られる。

（実施例） 本発明について説明する前に、ここでは巡回符号につい
て簡単に説明する。一般的に符号語を（八Ｑ＋Ａｌ＋Ａ
２＋”’　＋Ａｎ−＋）としたとき、Ａｏをｎ−１次、
＾ｌをｎ−２次、・・・、＾。−１を０次に対応させて
、符号多項式Ｆ（Ｘ）を Ｆ（Ｘ）”ｆｉｎ−ｔ”Ａｎ−２Ｘ”Ａｎ−３Ｘ”・・
・”ＡＩＸ”−”ＡｏＸ’−’・・・（１） と表すことができる。ここで符号長はｎであり、時間的
には高次の項Ａ、が最初に現れ、順次低次の方へと進み
、最後にＸ、−、が現れるものとする。

ここで、符号長８、符号語として＜Ｃ１，Ｃ２，Ｃ３゜
・・・、Ｃ７，Ｃ８）を選んだとすると、符号多項式Ｆ
（Ｘ）は７次の多項式で表すことが可能であり Ｆ（Ｘ）＝Ｃ８＋Ｃ７Ｘ＋Ｃ６Ｘ　＋Ｃ，Ｘ　＋Ｃ，Ｘ
　＋Ｃ３Ｘ　＋Ｃ２Ｘ　＋Ｃ，Ｘ・・・（２） 例えば、生成多項式６（ｘ）として３次の多項式を選び Ｇ（Ｘ）＝１＋Ｘ＋Ｘ２＋Ｘ３　　　　　　　　　　　
　　　　　　　・　（３１とした場合、 Ｆ（Ｘ）＝Ｑ（Ｘ）Ｇ（Ｘ）　　　　　　　　　　　　
　・（４１を満足するＱ（Ｘ）なる多項式が存在すれば
、式（２）の多項式は式（３）の生成多項式から生成さ
れたことになる。ここで多項式〇（Ｘ）として、入力ビ
ット列Ｉ・（１０１））を係数とする多項式 Ｑ（Ｘ）・ｉ＋ｘ＋ｘ３　　　　　　　　　　　　　　
　　　　　・・・＋５１を選び、２を法とする体を仮定
すれば、Ｆ（Ｘ）＝Ｑ（Ｘ）Ｇ（Ｘ） ・（１＋Ｘ＋Ｘ’）・（１＋Ｘ＋Ｘ２÷Ｘ３）＝１＋Ｘ
３＋Ｘ５＋Ｘ６−（６１ となり、符号語 ｗｏ＝（ｏｕＯｔｏｏｌ）　　　　　　　　　　　　　
・・・（７）が、入力ビット列１＝（１０１））から生
成されたことになる。

更に、刊行物“「符号理論」　（宮用洋、岩垂好裕、今
井秀樹著、昭晃堂、Ｐ１９４〜１９７）”に示されてい
るように、２を法とする体において、一般にｎを符号長
とした時、生成多項式Ｇ（Ｘ）がＸ。＋１を割切るＧ（
Ｘ）から生成される符号語は巡回符号をなす。従って、
式（３）の生成多項式は、（Ｘ８＋　１　）／Ｇ（Ｘ　
）＝　（Ｘ８＋　１　）／（Ｘ’＋Ｘ”＋Ｘ＋　１　）
＝Ｘ’＋Ｘ’＋Ｘ＋１　　　　　　　　　・・・矧とな
り、Ｘ８＋１をＸ５＋Ｘ’＋Ｘ＋１で割切る。よッテ、
式（３）の生成多項式から生成される符号長８の符号語
は巡回符号となる。即ち、弐ｍの符号語において式（９
）で示された行列Ｗの各行成分は符号長８の巡回符号と
なり、 Ｗ１＝（０１）０１００１）　　　　　　　　　　　　
・・・（１０−１）１）２＝（１）０１００１０）　　
　　　　　　　　　　−＜１０−２＞１３＝（１０１（
１０１０１）　　　　　　　　　　　　・（１０−３＞
１４＝（０１（１０１０１））　　　　　　　　　　　
　−＜１Ｏ−４）Ｖ５＝（１００１０１）０）　　　　
　　　　　　　　　　　　　　　　　　−（，１Ｏ−５
）Ｗ６＝（００１０１）０１）　　　　　　　　　　　
　　　　　　　　　　・・・（１０−６）１）７＝（０
１０１）０１α）　　　　　　　　　　　・・・（１０
−７）ＶＢ＝（１０１）０１００）　　　　　　　　　
　　　・・・（１０−Ｅｌ）としたとき、ｗｌ、ｌ１）
２、・・・、ｗｌ、ｖ８を係数とする符号多項式は、式
（３）の生成多項式で割切れることになる。

第１図に本発明の一実施例におけるフレーム構成を示す
、同図における＃１〜＃３は、後述する第３図の第１の
直並列変換回路１０３によって３ビット展開された３系
列のうちの第１系列が第２の直並列変換回路１０８１に
よって３ビット展開された３系列の低次群データのフレ
ームである。同様に、＃４〜＃６、＃７〜＃９は、第１
の直並列変換回路１０３によって３ビット展開された３
系列のうちの第２、第３系列が第２の直並列変換回路１
０８２．１０８３によって３ビット展開された３系列の
低次群データのフレームである。この各低次群のフレー
ムは、サブフレーム長Ｎビット、サブフレーム数８から
構成されている。各サブフレームの先頭１ビットにはパ
ターン長８ビットのフレーム同期用パターンが１ビット
ずつ分散して挿入されている。フレーム同期用パターン
としては、式（３）で示した生成多項式から生成される
符号長８の巡回符号を選び出Ｌ、例えば、 ＃１（７）７Ｌ／−ム：Ｖ１：（０１ｆＱ１００１）　
　　−＜１Ｏ−１）＃２のフレーム：　１２＝（１）０
１００１０）　　　・・べｌト２）＃３ノ７レーム：Ｗ
３−（１０１００１０１）　　　・（１０−３）＃４の
フレーム：　Ｖ１＝（口１）０１００１）　　　　・・
・（１０−１〉＃５のフレーム：　Ｗ３＝（１０１００
１０１）　　　・・・（１０−３）＃６のフレーム：　
−５＝（１００１０１）０）　　　・・・（１０−５）
＃７のフレーム：　Ｖ１＝（０１）０１００１）　　　
・・・（１０−１）＃８のフレーム：　Ｗ４＝（０１０
０１０１））　　　・・・（１０−４）＃９のフレーム
：　Ｖ７＝（０１０１）０１０）　　　　−（１０−７
）となるようにフレーム同期用パターンが挿入されてい
る。

式＜１Ｏ−１）のｗｌを基準同期用パターンとした場合
、＃２、＃３のフレーム同期用パターンは基準同期用パ
ターンを１ビットずつ巡回シフトさせたもの（位相差１
）、＃５、＃６のフレーム同期用パターンは基準同期用
パターンを２ビットずつ巡回シフトさせたもの（位相差
２）、＃８、＃９のフレーム同期用パターンは基準同期
用パターンを３ビットずつ巡回シフトさせたもの（位相
差３）となる。第２図は、第１図におけるフレーム同期
用パターン間のハミング距離を示す。例えば、位相差１
、出線＃１−＃２のハミング距離は、第１図の＃１及び
＃２のフレームに挿入されているフレーム同期用パター
ン−１とｗ２間のハミング距離である。

第３図に、第１の発明によるフレーム同期方式の実施例
を示す。同図において、１０１は高次群入力データＳｉ
ｎ、１０２は高次群入力クロックＣＬにｉｎ、１０３は
第１の直並列変換回路、１０４は第１のチャネル入れ換
え回路、１０５は１／３分周回路、１０６は割り算器、
１０７は動期制御回路、１０Ｂ、〜１０８３は第２の直
並列変換回路、１０９Ｉ〜１０９３は第２のチャネル入
れ換え回路、１）０．〜１）０９は低次群出力データ５
ｏｕｔ、１）２）〜１）２２は距離検出器である。

同図に於て、高次群入力データ（Ｓｉｎ）１０１は、第
１の直並列変換回路１０３において３ビットずつ順次取
り出され３系列に展開される。更に、この３系列の各々
は第２の直並列変換回路１０１３．〜１０８３の入力と
なり３ビット展開される。直並列変換回路１０３の出力
線を入力情報とするチャネル入れ損え回路１０４、第２
の直並列変換回路１０８１〜１０８３の出力線を入力情
報とするチャネル入れ換え回路１０９１〜１０９３は後
述するような同期制御回路ｌθ７からの制御情報を用い
てチャネル切り替えを行った後、３系列の情報を出力す
る。このチャネル入れ換え制御は、一度同期を引き込め
ば、その後のチャネル制御はその状態を保持すればよく
、高速制御を行う必要はない。また、これらのチャネル
入れ換え回路は、各入力を任意の出力に接続する機能は
必要ではなく、ここでのチャネル入れ換え制御はシーケ
ンシャルなチャネル入れ換えを行うだけでよい。例えば
、低次群出力データ１）０Ｉに第１図の＃１のフレーム
、低次群出力データ１）０２に第１図の＃２のフレーム
、低次群出力データ１）０３に第１図の＃３のフレーム
が出力されている場合、チャネル入れ換え回路１０９１
は、低次群出力データ１）０１に第１図の＃２のフレー
ム、低次群出力データ１）０２に第１図の＃３のフレー
ム、低次群出力データ１）０３に第１図の＃１のフレー
ム、または、低次群出力データ１）Ｏ！に第１図の＃３
のフレーム、低次群出力データ１）０２に第１図の＃１
のフレーム、低次群出力データ１）０．に第１図の＃２
のフレームを出力するようなシーケンシャルなチ・ヤネ
ル入れ換え制御を行うことができる。

以下、同期状態、及び非同期状態におけるハンティング
制御について順次説明する。

まず、同期状態においては、低次群出力データ１）０１
には第１図の＃１のフレーム、以下同様に低次群出力デ
ータ１）０２には＃２、・・・、低次群出力データ１）
０９には＃９のフレームが現れる。低次群出力データ１
）０７〜１）０９は割り算器１０６の入力情報となる。

割り算器１０６においては、低次群出力データ１）０７
、低次群出力データ１）０８、及び低次群出力データ１
）０９かちの入力情報をＮビット（低次群のサブフレー
ム周期）毎に取り込む、そして、各系列から順次取り込
まれた８ビットパターンを符号語とする符号多項式Ｆｘ
１．Ｆｘ２．Ｆｘ３と、式（３１で示した生成多項式Ｇ
（Ｘ）との割り算を行う。同期状態においては、割り算
器１０６は、式（１０−１）、（１０−４）、（１０−
７）で示したフレーム同期用パターンを符号語とする３
種の符号多項式と、式（３）の生成多項式Ｇ（Ｘ）割り
算を行い、その全ての剰余は零となる。

割り算器１０６は、各々の剰余の結果を同期制御回路１
０７に送信する。同期制御回路１０７は、割り算器１０
６の剰余零の確認と、割り算器１０６が低次群出力デー
タ１）０７から取り込んだ８ビットパターンと式（１０
−１）で示したパターンの一致を確認することにより同
期状態の確保確認を行う。

また、低次群出力データ１）０１〜１）０９の各々のフ
レームに挿入されているフレーム同期用パターンを用い
て、各低次群単位に同期状態の確保確認機能を設ける構
成も可能である。

次に、非同期状態に陥った場合のハンティング制御につ
いて説明する。非同期状態においては、まず、低次群出
力データ１）０７のフレームに挿入されているフレーム
同期用パターンの検出を行う。

このために、割り算器１０６は低次群出力データ１）０
７をＮビット毎に取り込む、そして、この順次取り込ま
れた８ビットパターンを符号語とする符号多項式と、式
（３）で示した生成多項式〇（Ｘ）との割り算を５行う
。同期制御回路１０７においては、その剰余の結果を調
べる。剰余が非零であるならば、割り算器１０６が低次
群出力データ１）０７からＮビット毎に取り込む位相を
１ビットシフトさせる。この操作を割り算器１０６の剰
余が零となるまで行う。割り算器１０６の剰余が非零で
あるということは、割り算器１０６に取り込まれるビッ
ト列が、第１図のフレームに挿入された同期用パターン
以外、つまりは、式（１０−１）で示した巡回符号を成
すフレーム同期用パターン群以外の情報であることを意
味する。他方、割り算器１０６の剰余が零になったとい
うことは、式（１０−１，）で示した巡回符号を成すフ
レーム同期用パターン群を検出したことを意味する。

次に、低次群出力データ１）０７〜１）０９には、第１
図で示した＃１〜＃３、＃４〜＃６、＃７〜＃９の何れ
のフレームが送信されているのかの検出を行う。第４図
はフレーム同期用パターン群の検出後の低次群出力デー
タ１）０７〜１）０９の状態を示す。

同図において、Ｄはフレーム同期用パターン以外の情報
を、また、５６ｕｒ３ｔ、５ＯＩＪＴ３２．５ＯＵＴ３
３は・各々低次群出力データ１）０７．１）０８．１）
０９に対応しており、例えば、低次群出力データ１）０
７〜１）０９に＃１〜＃３のフレームが受信されている
とすれば、（ｆ！ｆ４ｆＪｆＡｆ！ｆＡｒＤＡ）□ｉ１
）・（０１）０１００１）　　＝１）０−１）（ｆ’ｆ
ｆ１ｆ’ｆｆ１ｆ！ｆｉ：ｆ＋ｆａ）”Ｗ２；（１）０
１００１０）　　−（１０−２）＜ｒｌｒ）ｒＢｒｉｒ
４ｔ２ｒ４ｆス）・−３＝（１０１００１０１）　　・
・・（１０−３）である。フレーム同期用パターン群の
検出後の低次群出力データ１）０７〜１）０９の状態と
しては３状態が考えられ、（ａ）は＃　１　、（ｂ）は
＃　２　、（ｃ）は＃３のフレームが低次群出力データ
１）０７に受信されている場合を示す。

以降は、状態（ｃ）における同期制御を例に挙げて説明
する。

割り算器１０６は、低次群出力データ１）０７をａｌ、
・・・、ａｌ、ａ３の順に８ビットパターン５ｘｒ＝＜
ｆ打訂？ｆａｆｌｆｌｆｉｆｉ：）　　　　　　　　　
　　　　　（１）−１＞を取り込んでいる。また、割り
算器１０６は低次群出力データ１）０８．１）０９から
ａｌ＋”’＋ａ８の時刻順に８ビットパターン Ｓ、□＝＜Ｄ神↓Ｄｌｏ！ｏＪｏＡｏみＤみ）　　　　
　　　　　＜１ｌ−２）ＳＸ３”（ＤりＤｊＤイＤ蓋Ｄ
ｉＤ牙ｏｉＤｇ＞　　　　　　　　（１）−３）を取り
込む。ＳＸ□、ＳＸ３はフレーム同期用パターン以外の
情報であり、式（３）の生成多項式Ｇ（Ｘ）との割り算
の剰余は何れも非零となる。同時に、割り算器１０６は
低次群出力データ１）０８．１）０９からｂｌ、・・・
、ｂｌ、ｂ８の順に８ビットパターン５Ｘ２Ｉ：（ｆ打
訂ｌｆΔｆ４ｆ３１ｆ４ｆ＾）　　　　　　（１）−４
）ＳＸ３１＝（ｆ号ｆｉｔｆｔをｆイｆｉｆζｆり　　
　　　　＜１ｌ−５）を取り込む。５ｘ２）．５ｘ３１
は巡回符号を成すフレーム同期用パターン群であるので
式（３）の生成多項式〇（Ｘ）との割り算の剰余は何れ
も零となる。これらの計算結果は、同期制御回路１０７
へ送信される。

更に、距離検出器１）２）〜１）２２においても、Ｓ、
、、ＳＸ２．ＳＸ３．５Ｘ２）．５Ｘ３１のビットパタ
ーンを収り込む、距離検出器１）２．はＳＸ１とＳＸ２
及びＳｘｌと５ｘ２）、距離検出器１）２２はＳ８２と
ＳＸ３及び５ｘ２）とＳｘ３１のハミング距離を算出Ｌ
、同期制御回路１０７にその結果を送信する。同期制御
回路１０７においては、割り算器１））６と距離検出器
１）２．〜１）２□からの送信情報を用いて、チャネル
入れ換え回路１０４．１０９、〜１０９３のチャネル制
御を行う。具体的には、８ビットパターンＳｘ１．Ｓｘ
ｚ、Ｓｘ３．’５ｘｚｔ、５ｘ３１　と式（３）の生成
多項式の割り算の剰余零の組合せを検出する。この場合
、（ＳＸ□、ＳＸ□ｌ、５Ｘ３１）の剰余が零となるの
で、低次群出力データ１）０７〜１）０９は第３図（Ｃ
）の状態にあり、これらがフレーム同期用パターン群で
あると判断する。同様に、（ＳＸ１．ＳＸ２．５Ｘ３１
）の場合は（ロ）の状態、（ＳＸ１．ＳＸ２．５Ｘ３）
の場合は（＾）の状態であると判断する。この判断の基
に、同期制御回路１０７は、距離検出器１）２□〜１）
２□からの送信情報を参照して、剰余零となった８ビッ
トパターン間のハミング距離を調べる。この場合には、
（低次群出力データ１）０７（・５ｘｌ）と低次群出力
データ１）０８（・ＳＸ２　）、低次群出力データ１）
０８（＝ＳＸ２）と低次群出力データ１）０９（＝ＳＸ
３１　＞のフレーム同期用パターン群のハミング距ｇｉ
Ｄ、を調べる。

この場合は、第２図より、ハミング距ｇｔＤＸ・（４，
６）であることが明かである。このハミング距離の情報
は、低次群出力データ１）０７〜１）０．の各系列に第
１図で示したどのフレームが送信されているのかを示し
ている。つまり、低次群出力データ１）０７〜１）０ｇ
に＃１〜＃３のフレームが送信されている場合において
、状Ｂ（＾）の場合にはハミング距離ＤＸ・（６，６）
、状ｉ（＋３）の場合にはハミング距離ＤＸ・（６，４
）、状態（Ｃ）の場合にはハミング距離り、・（４，６
）となる。第５図は、これらの関係を示す。同表の如く
、ハミング距離ＤＸは、低次群出力データ１）ｏ７〜１
）０９に送信されるフレームによって一意に定まる。そ
こで、同期制御回路１０７はハミング距ＭＤＸを検索Ｌ
、この情報に基づいてチャネル入れ換え回路１０４．１
０９１〜１０９３のチャネルのシーケンシャルな制御を
行い、低次群出力データ１）０．には＃１、・・・、低
次群出力データ１）０９には＃９のフレームが現れるよ
うにする。

しかしながら、チャネル入れ換え回路１０４．１０９、
〜１０９３のチャネルのシーケンシャルな制御後も、割
り算器１０６が低次群出力データ１）０７から取り込ん
だ８ビットパターンが、必ずしも式（１０−１）で示し
た符号列と全く同じ順番で取り込まれているとは限らな
い。つまりサブフレーム同期が確保されたに過ぎない。

そこで同期制御回路１０７においては、シーケンシャル
なチャネル入れ換え制御後、割り算器１０６が低次群出
力データ１）０７かち取り込んだ８ビットパターンと式
（１０−１＞の符号列の位相差を検出Ｌ、フレーム同期
確保を行う。

低次群出力データ１）０１〜１）０９におけるサブフレ
ームビット数はＮビットであるので、一度非同期状態に
陥ってからチャネル入れ換え制御並びにフレーム同期の
確保を行うまでに要する最悪なハンティング回数はＮ−
１回となり、フレーム同期用パターン群の検出と同時に
速やかな同期処理が可能となる。

以上、１フレーム内のサブフレーム数８、巡回符号の符
号長８、生成多項式１＋Ｘ＋Ｘ２＋Ｘ３．直並列変換回
路による展開数３の場合を例に挙げて説明してきたが、
本発明にこれらの組合せに限られるものではなく、フレ
ーム同期用パターンとして用いる巡回符号群の選定も多
様であり、直並列変換回路の展開数を増すことにより、
より処理速度を低速化することも可能となる。また、割
り算器１０６は、シフトレジスタとｍｏｄ２の加算器を
用いることにより容易に構成可能であり、回路の簡易化
、小規模化を図ることができる。更に、低速化された低
次群出力データ１）０７〜１）０．の各１フレ一ム分（
３Ｘ８ＸＮビット）の情報を蓄えるメモリを用い、同期
制、御は、このメモリアクセスを通じて行う構成も可能
である。

（発明の効果） このように、本発明による同期方式を用いれば、同期検
出が容易で、同期処理の低速化が図られ、また高次群デ
ータで特にフレーム構成を意識することなく系全体の状
態把握が可能となり、更には、平均非同期継続時間が従
来構成による同期方式に比べ著しく改善されていること
がわかる。

この発明は、このように高速・大容量な伝送系に適した
同期方式であり、将来より一層高速・大容量化される伝
送系への応用にその活用が期待されるものである。

【図面の簡単な説明】

第１図は本発明のフレーム構成図、第２図はフレーム同
期用パターン間のハミング距離を示す図、第３図は本発
明の実施例を示すブロック図、第４図は低次群出力デー
タ系の状態図、第、５図は、位相差、状態、ハミング距
離の関係を示す図、第６図、第７図は従来例におけるフ
レーム構成図である。

Claims (2)

【特許請求の範囲】
1. （１）第一の直並列変換器を用いてＭ個の系列に展開さ
   れ、前記Ｍ個の系列が各々第２の直並列変換器によって
   Ｋ個の系列に展開されるＭ×Ｋ個のフレームは、サブフ
   レーム数Ｌ、サブフレーム長Ｎビット、各サブフレーム
   の先頭１ビットにＬビットからなるフレーム同期用パタ
   ーンが分散して挿入される構成をとり、該フレーム同期
   用パターンとしては、生成多項式によって生成される符
   号長Ｌビットの巡回符号が巡回して生成される符号群が
   挿入されていることを特徴とするフレーム同期方式。
2. （２）受信信号をＭビット毎に取り出す第１の直並列変
   換器と、該第１の直並列変換器のＭ本の出力が接続され
   、該Ｍ本の入力信号のチャネルを入れ換えてＭ本の信号
   を出力する第１のチャネル入れ換え器と、該第１のチャ
   ネル入れ換え器の各々の出力信号を入力線とし、該入力
   線の信号をにビット毎に取り出す第２の直並列変換器と
   、該第２の直並列変換器のＫ本の出力信号が接続され、
   該Ｋ本の入力信号のチャネルを入れ換えてＫ本の信号を
   出力する第２のチャネル入れ換え器と、該第２のチャネ
   ル入れ換え器のに本の出力線に接続され、該出力線の各
   々から取り出される符号長Ｌビットを係数とする符号多
   項式と予め定められた生成多項式との剰余を計算する割
   り算器と、前記第２のチャネル入れ換え器のＫ本の出力
   線に接続され、該出力線の各々から取り出される符号長
   Ｌビットの符号間の距離を計算する手段と、前記符号長
   Ｌビットと該割り算器の剰余と符号長Ｌビットの符号間
   の距離を用いて前記第１及び第２のチャネル入れ換え器
   のチャネル入れ換え制御を行う手段とを有することを特
   徴とするフレーム同期装置。