JPS63157540A - フレーム同期方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基幹伝送系、公衆網、加入者系等のディジ
タル伝送系に用いられるフレーム同期方式及び装置に関
するものである。

〔従来の技術〕

伝送媒体として光ファイバを用いた伝送技術の進展は目
覚ましいものがあり、伝送情報量としては数百Ｍｂｐｓ
〜数Ｇｂｐｓ程度の伝送が可能となりつつある。この高
速大容量化した伝送系において高速信号を扱う場合、例
えばフレーム同期をとる場合には制御ループの許容遅延
が数ｎｓ以下と非常に小さくなるために、利用可能な素
子の制限、速度制限、実装条件が一段と厳しくなってし
まう。これらの問題点の解決を目指したフレーム同期方
式の１つとして、同期動作を低次群側で並列処理する方
式が考えられている。

第４図は、この同期方式におけるフレーム構成図である
。第４図において、１フレームはＮビットで構成され、
１フレームは４個のサブフレームから構成されている。

各サブフレームの先頭にはワード長４ビットからなるフ
レーム同期用パターンＦ、’　（ｉ＝１．２．３．４）
が挿入されている。

この技術については、昭和４９年度電子通信学会全国大
会講演論文に大竹孝平他によって発表された″ＰＣＭ−
４００Ｍ方式における並列形フレーム同期方式の検討”
に記載されている。

この方式においては、第４図に示されたような高次群信
号を一旦任意の位相で低次群（ここでは、高次群信号の
クロック周波数の１／４）に分離し、その後フレームと
サブフレームの同期をとるものである。したがってフレ
ーム同期用パターン検出等、フレーム同期にかかわる処
理速度はすべて低次群速度となる。具体的に説明すれば
、第４図に示された高次群信号は１本の直列情報を４本
の並列情報に展開する直並列変換回路によって並列展開
され、この並列展開された４本の低次群データからフレ
ーム同期用パターンであるＦＢ’（ｉ＝１゜−ム同期を
確保している。これにより、高次群速度の１／４という
処理速度で、フレーム同期検出を行うことが可能となる
。

〔発明が解決しようとする問題点〕

第４図に示されたフレーム構成においては、固有なフレ
ームパターンであるＦ６’　（ｉ＝１．２゜３．４）と
一致する信号列を高次群信号から並列展開して取り出さ
れた低次群信号から検出することにより同期検出を行い
、フレーム同期及びサブフレーム同期の確保を行ってい
る。しかしながら、一度同期が外れた場合には、フレー
ムパターンであるＦ、’　（ｉ＝１．２，３．４）と一
致する信号列を前記低次群信号列から検出するためには
、最悪１フレームのハンティングが必要となるために、
同期復帰を行うまでにかかる最悪の同期時間は（Ｎ−１
）ｘｉｌフレームｓｅｅ　〕となり、ｌフレーム長、１
フレーム構成ビット数が大きくなってしまうと、一度同
期が外れてから、フレーム同期を確保するまでにかかる
平均時間が大きくなっていた。

本発明の目的は、これらの問題点を解決し、回路規模の
増大複雑さを増すことがなく、処理速度の低減が図れ、
かつ、同期復帰にかかる平均時間を縮少することができ
る高速大容量の伝送系に適した同期検出方式及び装置を
提供することにある。

〔問題点を解決するための手段〕

本発明のフレーム同期方式は、ｌフレームをＬ個のサブ
フレームから構成し、各サブフレームには１ワードＭビ
ットからなるフレーム同期用パターンをそれぞれ挿入し
、前記１ワードＭビットのフレーム同期用パターンから
なるＬ×Ｍビット列として、符号長Ｋ　〔Ｋは（Ｌ×Ｍ
）／２以下〕ビットからなる符号を繰り返し挿入し、前
記符号は予め定められた生成多項式から生成される符号
長にビットからなる巡回符号とし、前記フレーム同期用
パターンが挿入されたサブフレームを直列情報に変換し
て送信し、送信されてきた前記直列情報をＬビット毎に
取り出し、取り出されたＬ本の信号のチャネルを入れ換
えてＬ本の信号を出力し、出力されたＬ本の信号を蓄え
、この蓄えられた情報から取り出される符号長にビット
を係数とする符号多項式と前記生成多項式との剰余を計
算し、剰余の結果と蓄えられた前記情報を用いて前記チ
ャネル入れ換えを制御することを特徴としている。

本発明のフレーム同期装置は、予め定められた生成多項
式から生成される符号長にビットの巡回符号を発生する
手段と、Ｌ本の並列送信情報に前記巡回符号の情報ビッ
トを挿入するＬ個のフレーム同期用パターン挿入回路と
、これらＬ個のフレーム同期用パターン挿入回路から出
力されるＬ本の出力信号を直列情報に変換する並直列変
換回路とを有することを特徴としている。

他の本発明のフレーム同期装置は、受信信号をＬビット
毎に取り出す直並列変換回路と、この直並列変換回路の
Ｌ本の出力がそれぞれ接続され、Ｌ本の人力信号のチャ
ネルを入れ換えてＬ本の信号を出力することが可能なチ
ャネル入換回路と、前記り本の出力信号を蓄える手段と
、蓄えられた情報から取り出される符号長にビットを係
数とする符号多項式と予め定められた生成多項式との剰
余を計算する手段と、剰余の結果と蓄えられた前記情報
を用いて前記チャネル入換回路のチャネル制御を行う手
段とを有することを特徴としている。

〔実施例〕

本発明の実施例について説明する前に、ここでは巡回符
号について簡単に説明する。一般的に符号語を（Ａｏ　
Ａ＋　Ａｚ　　・・・Ａｆｉ−＋　）としたとき、Ａｏ
をｎ−１次、Ａ、をｎ−２次、−Ａ、１−。

を０次に対応させて、符号多項式Ｆ　（ｘ）を、Ｆ　（
Ｘ）＝Ａ＊−＋”Ａｏ−ｚＸ　＋Ａ、−＝ｘ”＋　ＨＨ
＋＋ＡＩＸ”−”＋Ａ６Ｘ”−’　　　　（１）と表す
ことができる。ここで符号長はｎであり、時間的には高
次の項Ａ０が最初に現れ、順次低次の方へと進み、最後
にＡ　ｙｌ　−１が現れるものとする。

ここで、符号長７、符号語として（Ｃ＋　ＣＺ　Ｃ３・
・・Ｃ？）を選んだとすると、符号多項式Ｆ　（ｘ）は
６次の多項式で表すことが可能であり、Ｆ（ｘ）＝Ｃ７
＋Ｃｂｘ＋Ｃ５ｘ”＋Ｃ４ｘ３＋Ｃ３ｘ’＋Ｃ２ｘＳ＋
ｃ、ｘ’　　　（２）と表せ、例えば、生成多項式〇　
（ｘ）として３次の多項式を選び、 Ｇ（ｘ）＝　１　＋　ｘ　＋　ｘ”　　　　　　　　　
　　　（３）とした場合、 Ｆ　（ｘ）　＝　Ｑ　（ｘ）　Ｇ　（ｘ）　　　　　　
　　　　　　（４）を満足するＱ　（ｘ）なる多項式が
存在すれば、式（２）＼　　　　　　　の多項式は式（
３）の生成多項式から生成されたことになる。ここで多
項式Ｑ　（ｘ）として、入力ビツト列１　＝　（１１１
０）を係数とする多項式％式％（５） を選び、２を法とする体を仮定すれば、Ｆ　（ｘ）　＝
　Ｑ　（ｘ）　Ｇ　（ｘ）＝（ｘ＋ｘ”＋ｘ３）　・（
１＋ｘ＋ｘ’）＝Ｘ＋Ｘ’＋Ｘ＆　　　　　　　　　　
（６）となり、符号語 ｗ、＝　（１１０００１０）　　　　　　　　　（７）
が、入力ビット列Ｉ　＝　（１１１０）から生成された
ことになる。この場合、入力ビツト列としては、（００
００）のビット列を除いた２’−１＝１５種のビット列
があり、それぞれの入力ビツト列に対応した符号語が生
成される。

更に、刊行物“「符号理論」　（宮用洋、岩垂好裕、今
井秀樹著、昭晃堂、ｐ１９４〜１９７）”に示されてい
るように、２を法とする体において、一般にｎを符号長
とした時、生成多項式〇　（ｘ）がｘ″＋１を割切る時
Ｇ　（ｘ）から生成される符号語は巡回符号をなす。従
って、式（３）の生成多項式は、（ｘ’＋１）／Ｇ（ｘ
）＝（ｘ’＋１）／（ｘ’＋ｘ＋　１）＝Ｘ’十Ｘ”十
Ｘ＋１　　　　　（８）で、ｘ７＋１をｘ’＋ｘ”＋ｘ
＋ｌで割切るので、式（３）の生成多項式から生成され
る符号長７の符号語は巡回符号となる。即ち、式（７）
の符号語において、 で示された行列Ｗの各行成分は符号長７の巡回符号とな
り、 ｗ、＝　（１１０００１０）　　　　　　　　（１０−
１）ｗ２＝　（１０００１０１）　　　　　　　　（１
０〜２）Ｗ３＝　（０００１０１１）　　　　　　　　
（１０−３）Ｗ、＝　（００１０１１０）　　　　　　
　　（１０−４）ｗ、　＝　（０１０１１００）　　　
　　　　　（１０−５）ｗ、　＝　（１０１１０００）
　　　　　　　　（１０−６）ｗ７＝　（０１１０００
１）　　　　　　　　（１０−７）としたとき、Ｗ、、
Ｗ２．　　・・・、Ｗ７を係数とする符号多項式は、式
（３）の生成多項式で割切れることになる。

以下、本発明のフレーム同期の実施例を図面を参照して
説明する。本実施例では、１フレームを４個のサブフレ
ームから構成し、各サブフレームには１ワード４ビツト
からなるフレーム同期用パターンをそれぞれ挿入し、１
ワード４ビツトのフレーム同期用パターンからなる４×
４ビツト列として、符号長７〔７は（４Ｘ４）／２以下
〕ビ。

トからなる符号を繰り返し挿入し、前記符号は予め定め
られた生成多項式から生成される符号長７ビツトからな
る巡回符号とし、フレーム同期用パターンが挿入された
サブフレームを直列情報に変換して送信し、送信されて
きた前記直列情報を４ビツト毎に取り出し、取り出され
た４本の信号のチャネルを入れ換えて４本の信号を出力
し、出力された４本の信号を蓄え、この蓄えられた情報
から取り出される符号長７ビツトを係数とする符号多項
式と前記生成多項式との剰余を計算し、剰余の結果と蓄
えられた前記情報を用いて前記チャネル入れ換えを制御
する。

第１図は、本実施例におけるフレーム構成を示す。第１
図においては、フレーム長はＮビットがらなり、１フレ
ームは４個のサブフレームから構成されている。各サブ
フレームの先頭４ビツトには、１ワード４ピントからな
るフレーム同期用パターンＦｉ　　（ｉ＝１．２，３．
４）が挿入されており、これらフレーム同期用パターン
は、Ｆ　＋　＝　（Ｃ＋　Ｃｔ　Ｃ３Ｃ４）Ｆｚ”　（
Ｃ８Ｃ６Ｃ？ＣＩ） Ｆ　３　＝　　（Ｃｚ　Ｃ：ｌ　Ｃａ　Ｃｓ　）Ｆ４＝
　　（Ｃ６Ｃ７Ｃ，ＣＺ） であり、Ｃｒ　　（ｉ＝１．２．　　・・・、７）は符
号長７の巡回符号をなす。つまりは、フレーム同期用パ
ターンＦ、　　（ｉ＝１．　２．　３．　４）からそれ
ぞれ取り出された４Ｘ４＝１６ビソト列、ＣＦ１Ｆ２Ｆ
３Ｆ−）＝ （ＣｒＣｚ・・・Ｃ，Ｃ，Ｃ２・・・Ｃ？ＣＩＣＺ）　
　　（１１）には、符号長７の巡回符号が繰り返し挿入
されている。

前記した如く、式（３）の生成多項式〇（ｘ）＝１＋Ｘ
＋Ｘ”を用いることにより、符号長７の巡回符号を生成
することが可能であり、例えばＣ＝（ｉ＝１．２．　　
・・・、７）としては、式（３）の生成多項式から生成
される弐（１０−１）で示される符号、（ＣＩＣＺＣ：
＋Ｃ，Ｃ３Ｃ６Ｃ？）＝　（１１０’００１０）が挿入
されている。

本実施例を、フレーム同期装置とともに、さらに詳細に
説明する。

第２図は、第１図において説明したフレーム同期方式の
実施に用いられる本発明のフレーム同期装置の一実施例
を示す。第２図において、２０１．〜２０１４は４本の
低次群データ入力線、２０３は制御情報入力線、２０２
は低次群クロック入力線、２０６は高次群クロック入力
線、２０９は予め定められた生成多項式から生成される
符号長７ビツトの巡回符号を発生する剰算器、２０４．
〜２０４４は４本の低次群データに剰算器２０９で発生
された巡回符号に情報ビットを挿入する４個のフレーム
同期用パターン挿入回路、２０５は４個のフレーム同期
用パターン挿入回路から出力される４本の出力信号を直
列情報に変換する並直列変換回路、２０７は高次群デー
タ出力線、２０８は高次群クロック出力線である。

なお、剰算器２０９は弐（３）の生成多項式Ｇ（ｘ）＝
１千ｘ＋Ｘ３と制御情報入力Ｗ２Ｏ３から入力される４
ビツト列を用いて、符号長７の巡回符号を生成する。

ここで、制御情報人力線２０３から入力される４ビツト
列について説明する。符号長７の符号として、ここでは
、 ＜ＣＩ’Ｃｚ’Ｃｘ’Ｃａ’Ｃｓ’Ｃｂ’Ｃ１’）＝を
考える。このとき、式（１３）の符号多項式は、Ｆ’（
ｘ）＝　ｘ　＋　ｘ”＋　ｘ’＋　ｘ’　　　　　　　
（１４）となる。ここで、Ｆ　’　（ｘ）と式（３）の
生成多項式との剰余を計算（２を法とする体）とすると
、Ｆ　’　（ｘ）　／　Ｇ　（ｘ） ＝（ｘ’＋ｘ’＋ｘ’＋ｘ）／（ｘ”＋ｘ＋　ｌ）＝　
ｘ”＋　ｘ ＝　Ｑ　’　（ｘ）　　　　　　　　　　　　　　　（
１５）で割切れるので、Ｆ　’　（ｘ）はＱ’（ｘ）＝
ｘ”＋ｘで表される入力ビット列ビ＝　（０１１０）と
式（３）の生成多項式Ｇ（ｘ）＝１＋ｘ＋ｘ’から生成
される。

この符号多項式Ｆ’（ｘ）で表される符号（０１１１０
１０）は巡回符号となり、 ｗ、’＝　（０１１１０１０）　　　　　　　　（１６
−１）ｗｔ’＝　（１１１０１００）　　　　　　　　
（１６−２）Ｗ３’＝　（１１０１００１）　　　　　
　　　（１６−３）Ｗ、’＝　（１０１００１１）　　
　　　　　　（１６−４）ＷＳ’＝　　（０１００１１
１）　　　　　　　　　　（１６−５）Ｗ６’＝　　（
１００１１１０）　　　　　　　　　　（１６−６）Ｗ
？’藺　（００１１１０１）　　　　　　　　　　（１
６−７）で表されるｗ、’、ｗ２’、・・・、Ｗ、′を
係数とする符号多項式は、式（３）の生成多項式で割切
れることになる。

一方、前記した如く、式（７）及び式（１０−１）で示
された符号語ｗ、　＝　（１１０００１０）も、入力ビ
ツト列Ｉ　＝　（１１１０）と式（３）の生成多項式か
ら生成された巡回符号であり、式（１０−１）　、　（
１０−２）　、・・・、　（１０−７）゛　で示された
巡回符号を係数とする符号多項式群と式（１６−１）　
、　（１６−２）　、・・・、　（１６−７）で示され
た巡回符号を係数とする符号多項式群とは、排他的に存
在しているので、制御情報入力線２０３から入力される
４ビット列として、例えば、 ｒ＝　（１１１０）　　　　　　　　　　　　　（１７
）Ｉ’＝　（０１１０）　　　　　　　　　　　　　（
１Ｂ）の２元情報を考えた場合、これらの入力ビツト列
から生成される巡回符号群が、式（１７）および式（１
８）のどちらの入力ビツト列から生成された巡回符号群
であるのかを容易に識別可能となる。

この場合、剰算器２０９から生成される巡回符号は、 Ｗ、＝（１１０００１０） ＝（Ｃｒ　Ｃｚ　Ｃｓ　Ｃａ　Ｃｓ　Ｃ＆　Ｃｙ）　　
　　　　（１９）または、 Ｗ、’＝　（０１１１０１０） ”　（ＣＩＣ＊　Ｃ３Ｃａ　Ｃｓ　Ｃｈ　Ｃ’ｙ）　　
　　　（２０）である。これにより、式（１９）および
式（２０）からなる巡回符号群から、容易に入力ビツト
列を識別できるので式（１７）、　（１８）の入力ビツ
ト列を送信情報とすることができ、これを伝送路監視情
報等に割り当てることが可能となる。剰算器２０９は、
この生成された符号長７の巡回符号（Ｃ＋ＣｚＣｚＣ４
ＣｓＣ、Ｃ？）からなる１６ビツト列、 （Ｃ，（、（、Ｃ，Ｃ，Ｃ，Ｃ？Ｃ，Ｃ２Ｃ３ＣａＣｓ
ＣｂＣｑＣ＋Ｃｚ） を４ビツト毎に、 Ｓ＋＝　（Ｃ＋Ｃ５ＣｚＣｈ）　　　　　　　　　（２
１−１）Ｓｔ”　　（ＣｚＣｉＣｚＣｔ）　　　　　　
　　　　　（２１−２）Ｓ：ｌ＝　　（ＣｉＣ’ｔＣａ
Ｃ＋）　　　　　　　　　　　（２１−３）ｓ、＝　　
（Ｃ，Ｃ＋Ｃ５Ｃｚ）　　　　　　　　　　　　（２１
−４）展開し、ＳＩの情報をフレーム同期用パターン挿
入回路２０４いＳ２の情報をフレーム同期用パターン挿
入回路２０４□、Ｓ６の情報をフレーム同期用パターン
挿入回路２０４１、Ｓ４の情報をフレーム同期用パター
ン挿入回路２０４４にそれぞれ送信する。

ここで、ｓ、、　５ｆｆｉ、　Ｓ：＋、　ｓ４を各列成
分とする行列Ｓ、 を考えると、行列Ｓの各列ベクトルが、第１図に示され
たフレーム同期用パターンＦＬ（ｉ＝１．２゜３．４）
に対応していることがわかる。４個のフレーム同期用パ
ターン挿入回路２０４Ｉ〜２０４．は、この剰算器２０
９からそれぞれに送られてくる情報Ｓ　ｒ、Ｓ　ｚ、　
Ｓ　３．　Ｓ　ａのビット情報を、４本の低次群データ
入力線２０１．〜２０１４から送られてくる低次群デー
タにサブフレーム周期で１ビツトずつ挿入する。また、
高次群クロック入力線２０６から入力される高次群クロ
ックは、低次群クロック入力線２０２から入力される低
次群クロックの４倍の周波数を有しており、これらのク
ロック信号を用いて、並直列変換回路２０５は４個のフ
レーム同期用パターン挿入回路２０４．〜２０４４から
入力される４系列のデータを１系列に並直列変換し、こ
れにより高次群データ出力ＮｌＡ２０７、及び、高次群
クロック出力線２０８から、第１図のフレーム構成をも
つ高次群データ、及び、高次群クロックが出力される。

第３図は、第１図において説明したフレーム同期方式の
実施に用いられる他の本発明のフレーム同期装置の一実
施例を示す。第３図において、３０１は高次群データ入
力線、３０２は高次群クロック入力線、３０３は高次群
データを４ビツト毎に取り出す直並列変換回路、３０４
はこの直並列変換回路の４本の出力がそれぞれ接続され
、４本の入力信号のチャネルを入れ換えて４本の信号を
出力することが可能なチャネル入換回路、３０６はチャ
ネル入換回路の４本の出力信号を蓄えるメモリ、３０７
はこのメモリに蓄えられた情報から取り出される符号長
７ビツトを係数とする符号多項式と予め定められた生成
多項式との剰余を計算する割算器、３０８は割算器にお
ける剰余の結果とメモリ３０６内の情報を用いてチャネ
ル入換回路３０４のチャネル制御を行う同期制御回路、
３０９は１７４分周回路、３０５゜〜３０５４は低次群
データ出力線、３１０は制御情報出力線である。

第３図において、高次群データ入力線３０１、及び、高
次群クロック入力線３０２からは、第２図に示された高
次群データ出力線２０７、及び、高次群クロック出力線
２０８から出力される出力信号が入力され、直並列変換
回路３０３の入力信号となる。

この受信信号のうち、高次群データ入力線３０１から入
力された高次群データは、４ビツト毎に取り出されて、
４系列の出力情報となる。この４系列の出力情報は、チ
ャネル入換回路３０４の入力情報となる。このチャネル
入換回路は、後述するような外部からの情報を用いて、
チャネルの切り換え〔入力された４系列の情報（入線）
とチャネル入換回路３０４の４系列の出力情報（出線）
の接続の切り換え、及び、出力データの位相制御に相当
する〕を行った後、４系列の情報を出力することが可能
であり、これらが低次群データ出力線３０５Ｉ〜３０５
４から出力されている。メモリ３０６は、少なくとも１
フレーム内に挿入されているフレーム同期用パターンビ
ット列（ここでは１６ビツト）を記憶可能な読み書き可
能メモリであり、例えば、ＲＡＭ（ランダムアクセスメ
モリ）の使用が考えられる。このメモリ３０６には、チ
ャネル入換回路３０４から出力される低次群データが、
サブフレーム周期で書き込まれる。同期状態において、
メモリ３０６には第１図のフレームに挿入されているフ
レーム同期用パターンビット列、つまりは、弐（１１）
で示された１６ビツト列が（Ｃ＋Ｃｚ・・・Ｃ７Ｃ＋・
・・Ｃ７ＣＩＣ２）の順番で書き込まれる。割算器３０
７は、メモリ３０６に書き込まれた１６ビツト列のうち
、逐次読み出される先頭７ビツトを符号語とする符号多
項式を式（３）の生成多項式で割る割算器であり、その
剰余が同１期制御回路３０８に送信される。この過程は
、第１図のフレームに挿入された１６ビ・７ト列から取
り出された先頭７ビツトを符号語とする符号多項式と式
（３）の生成多項式との割算を行っていることに相当す
る。そして、その剰余が零であるならば、割算器３０７
に送信された信号が各サブフレームの先頭４ビツトに挿
入された符号長７０巡回符号群であり、剰余が非零であ
るならば、メモリ３０６に書き込まれた情報が各サブフ
レームの先頭４ビツトに挿入されたフレーム同期用パタ
ーン以外に割当てられた情報であることを意味する。

このようにして、メモリ３０６にサブフレーム周期で書
き込まれた情報が、各サブフレームの先頭４ビツトに挿
入された符号長７の巡回符号からなるフレーム同期用パ
ターンであるかどうかの検出が容易に行える。ここで、
剰余の結果が零の場合であっても、メモリ３０６に書き
込まれた情報は、式（１１）で示された１６ビツト列が
（Ｃ，ｃ２Ｃ，・・・Ｃｙ　Ｃ＋・・・Ｃｔ　ＣＩＣ２
）の順番で書き込まれているとは限らないが、つまりは
、フレームの先頭から順番にサブフレーム周期でメモリ
に書き込まれているとは限らないが、同期制御回路３０
８において、メモリ３０６に書き込まれた巡回符号群が
式（１９）及び式（２０）で表された巡回符号のどちら
を構成要素とする符号群であるかの検出を行うとともに
、（ＣｌＯ２・・・Ｃ？ＣＩ・・・ｃ、ｃ１ｃ２）のビ
ット列との位相差を検出する。この情報を用いてチャネ
ル入換回路３０４は、入線、出線の接続や、低次群デー
タ出力線３０５１〜３ｏ５４に出力する低次群データの
位相を制御する。これにより、すみやがな同期復帰・°
確保が可能になり、一度非同期杖態に陥った場合でも、
フレーム内に挿入された巡回符号群を検出するのに要す
る最悪なハンティングとなる。また、同期制御回路３０
Ｂで検出された結果から、フレーム同期用パターンを構
成する巡回符号を生成するに要した入力ビツト列が、式
（１７）または式（１８）で示されたどちらのビット列
であったのかの識別が容易に行え、この情報が制御情報
出力線３１０から出力される。これにより第１図のフレ
ームを用いて送信された制御情報の受信が可能となる。

更に、同期の確保機能を同期制御回路３０８に常にもた
せる必要は必ずしもなく、各低次群データ出力線３０５
１７３０５４対応に同期確保機能をもたせ、各低次群デ
ータに分散して挿入されている同期情！ｇｓ＋、Ｓｔ、
Ｓ２．　Ｓ４を用いて同期確保を行う方法も考えられる
。この場合には、メモリ３０６にサブフレーム周期で情
報を書き込む必要は必ずしもなく、各低次群データ出力
線３０５Ｉ〜３０５４対応に取り付けられた同期確保機
能を用いて、系全体が非同期状態と判断された場合のみ
、メモリ３０６に情報を書き込み同期復帰動作を行えば
良く、この場合には、１フレ一ム分全ての情報をメモリ
に貯えることにより、同期復帰特性を著しく改善する方
式も有望となる。また、巡回符号を生成する剰算器、及
び、符号多項式と生成多項式との割算を行う割算器は、
シフトレジスタとｍａｄ　２の加算器を用いることによ
り容易に構成可能であり、回路の簡易化・小規模化を図
ることができる。

以上、１フレーム内のサブフレーム数４．各サブフレー
ムに挿入されるフレーム同期用パターンビット長４．生
成多項式１＋Ｘ＋Ｘ：ｌ、巡回符号の符号長７の場合を
例に挙げて説明してきたが、本発明は、これらの組み合
わせに限られるものではなく、多種多様な組み合わせが
考えられることは勿論である。

〔発明の効果〕

以上説明したように本発明によれば、同期検出が容易で
同期動作を低減して行うことができ、更には、平均非同
期継続時間が従来の構成による同期検出方式及び装置に
比べ著しく改善されていることがわかる。

本発明は、このように高速・大容量の伝送系に適してお
り、将来、より一層高速・大容量化される伝送系への応
用にその活用が期待されるものである。

【図面の簡単な説明】 第１図は本発明のフレーム同期方式の一実施例における
フレームの構成図、 第２図は本発明のフレーム同期装置の一実施例のブロッ
ク図、 第３図は他の本発明のフレーム同期装置の一実施例のブ
ロック図、 第４図は従来例におけるフレームの構成図である。 ２０１、〜２０１４・・・低次群データ人力線２０２　
　・・・・・・低次群クロック入力線２０３　　・・・
・・・制御情報入力線２０４１〜２０４４・・・フレー
ム同期用パターン挿入回路 ２０５　　・・・・・・並直列変換回路２０６　　・・
・・・・高次群クロック入力線２０７　　・・・・・・
高次群データ出力線２０８　　・・・・・・貰次群クロ
ック出力線２０９　　・・・・・・剰算器 ３０１　　・・・・・・高次群データ入力線３０２　　
・・・・・・高次群クロック人力線３０３　　・・・・
・・直並列変換回路３０４　　・・・・・・チャネル入
換回路３０５１〜３０５４・・・低次群データ出力線３
０６　　・・・・・・メモリ ３０７　　・・・・・・割算器

Claims (3)

【特許請求の範囲】
1. （１）１フレームをＬ個のサブフレームから構成し、各
   サブフレームには１ワードＭビットからなるフレーム同
   期用パターンをそれぞれ挿入し、前記１ワードＭビット
   のフレーム同期用パターンからなるＬ×Ｍビット列とし
   て、符号長Ｋ〔Ｋは（Ｌ×Ｍ）／２以下〕ビットからな
   る符号を繰り返し挿入し、前記符号は予め定められた生
   成多項式から生成される符号長Ｋビットからなる巡回符
   号とし、前記フレーム同期用パターンが挿入されたサブ
   フレームを直列情報に変換して送信し、送信されてきた
   前記直列情報をＬビット毎に取り出し、取り出されたＬ
   本の信号のチャネルを入れ換えてＬ本の信号を出力し、
   出力されたＬ本の信号を蓄え、この蓄えられた情報から
   取り出される符号長Ｋビットを係数とする符号多項式と
   前記生成多項式との剰余を計算し、剰余の結果と蓄えら
   れた前記情報を用いて前記チャネル入れ換えを制御する
   ことを特徴とするフレーム同期方式。
2. （２）予め定められた生成多項式から生成される符号長
   にビットの巡回符号を発生する手段と、Ｌ本の並列送信
   情報に前記巡回符号の情報ビットを挿入するＬ個のフレ
   ーム同期用パターン挿入回路と、これらＬ個のフレーム
   同期用パターン挿入回路から出力されるＬ本の出力信号
   を直列情報に変換する並直列変換回路とを有することを
   特徴とするフレーム同期装置。
3. （３）受信信号をＬビット毎に取り出す直並列変換回路
   と、この直並列変換回路のＬ本の出力がそれぞれ接続さ
   れ、Ｌ本の入力信号のチャネルを入れ換えてＬ本の信号
   を出力することが可能なチャネル入換回路と、前記Ｌ本
   の出力信号を蓄える手段と、蓄えられた情報から取り出
   される符号長にビットを係数とする符号多項式と予め定
   められた生成多項式との剰余を計算する手段と、剰余の
   結果と蓄えられた前記情報を用いて前記チャネル入換回
   路のチャネル制御を行う手段とを有することを特徴とす
   るフレーム同期装置。