KR100238426B1 - 병렬 공간분할 교환 방식의 타임슬롯 스위치 - Google Patents

Abstract

본 발명은 도 1과 같이 입력 PCM 링크 In으로 들어오는 PCM 채널 M₁, M₂, ... , M_i들이 출력 PCM 링크 Out의 임의의 타임 슬롯(T₁,T₂,...,T_o)으로 위치 바꿈 하여 나타날 수 있게 하는 종래의 타임슬롯 스위치의 개념을 확장한다.

즉, 도 2와 같이, 채널수가 r이고, 채널 데이타가 m 비트의 링크에 병렬로 분산 및 시분할 다중화되어 있는 경우에, 채널 데이타의 타임슬롯 위치를 변경할 수 있도록 하는 병렬 타임슬롯 교환에 관한 것으로, 특히, 고속의 채널 데이타의 교환에 효과적인 공간 분할 스위치를 병렬로 사용하여 타임슬롯 교환 기능을 구현하였다.

Description

병렬 공간분할 교환 방식의 타임슬롯 스위치

본 발명은 STM(동기식 전송 모드)-64 동기식 광전송 장치의 채널 교환을 위한 타임슬롯 스위치(Time-slot Interchanger)에 관한 것으로서, 특히 고속의 채널 데이터의 교환에 효과적인 병렬 공간분할 방식의 타임슬롯 스위치에 관한 것이다.

종래 STM-64 동기식 광전송 장치에서 도 2와 같이 PCM(펄스코드 변조) 채널 데이타가 병렬 시분할 다중화 된 PCM 링크에 대하여, 채널 데이타의 프레임 위상 정렬과 교환이 병렬로 구현된 장치는 발표된 바가 없다.

따라서, 본 발명은 프레임내의 채널 데이타가 병렬 시분할 다중화 된 PCM 링크에 대하여, 채널 데이타의 프레임 위상 정렬과 교환이 저속 병렬 처리되도록 하는 데, 그 기술적 과제가 있다.

이에 따른 본 발명은 프레임내의 PCM 채널 데이타가 병렬 링크에 시분할 다중화된 경우, 타임슬롯의 채널 데이타들을 교환하고, 채널 데이타의 프레임 위상을 시스템의 프레임 위상에 정렬되도록 하는데 그 목적이 있다.

도 1 은 입출력 프레임의 길이가 다른 일반적인 타임슬롯 스위치의 개념도,

도 2 는 타임슬롯 스위치의 입출력 PCM 링크 채널 데이타 구조도,

도 3 은 kr x kr 타임슬롯 스위치 개략도,

도 4 는 STM-64 광전송 장치를 위한 타임슬롯 스위치의 입출력 타임슬롯 주소,

도 5 는 1:ir 역다중화기의 출력m-1,

도 6 은 채널 추출기의 출력,

도 7 은 본 발명에 따른 kr × kr 타임슬롯 스위치 구성도.

<도면의 주요 부분에 대한 부호의 설명〉

50 : 시스템 클럭 및 프레임 신호 발생기

100 : 입력 처리부 110 : 1 : ir 역다중화기

120 : 프레임 위상 정렬기 130 : 채널 추출기

140 : 트래픽 검출기 200 : kr × kr 공간분할 스위치

300 : 레지스터 400 : 출력 처리부

410 : r : 1 다중화기

상기와 같은 목적을 달성하기 위한 본 발명의 STM-64 동기식 광전송장치에서 채널 교환을 위한 병렬 공간분할 교환방식의 타임슬롯 스위치는, STM-64 동기식 광전송장치의 채널 교환을 위해 프레임 신호(HFS)를 기준으로 r 채널의 PCM 데이터가 m 비트 병렬신호에 시분할 다중화된 군집신호(HBUS)의 경우를 r 채널이 n비트 병렬 시분할 다중화되어 있는 일반적인 PCM 링크로 확장할 때, m비트의 병렬 PCM 링크(HD_I,k)와 시분할 다중화된 채널들의 프레임 동기를 위한 클럭(HCK_I) 및 프레임 신호(HFS_I)로 이루어진 입력 군집신호(HBUS_I,k)를 받아서, 시스템 클럭 및 프레임 신호 발생기의 프레임 신호(FS) 및 클럭(CK)에 의거하여 역다중화된 병렬 채널 데이타의 프레임 위상만 변화시킨 후 r 채널(CH_k,m-1)을 추출하고 트래픽 상태 정보(LOH)를 출력하는 입력 처리부와, 트래픽 상태 정보(LOH)를 수신하여 저장하고, 중앙처리장치(CPU)와 교환 경로정보를 송수신하는 레지스터와, 레지스터에서 출력된 교환 경로정보에 의거하여 상기 추출된 r 채널의 데이터를 공간분할 교환하여 kr 채널의 m비트 병렬 데이터를 출력하는 kr ×kr 공간분할 스위치와, 및 상기 공급되는 시스템 클럭 및 프레임 신호(CK, FS)를 이용하여 상기 출력된 kr 채널의 m비트 병렬 데이터를 원래의 군집신호(HBUS_O,k)로 복원하는 출력 처리부로 구성되어, 프레임내의 채널 데이터가 병렬 시분할 다중화된 PCM 링크에 대하여 채널 데이터의 프레임 위상 정렬과 교환이 저속병렬 처리될 수 있는 특징이 있다.

이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명한다.

도 1은 입출력 프레임의 길이가 다른 종래의 일반적인 타임슬롯 스위치(10)의 개념도로서, 입력 PCM 링크로 들어오는 직렬 PCM 링크상의 채널 M₁, M₂, ... , M_i들이(여기서는 1 비트의 채널로 가정하였음), 출력 PCM 링크의 임의의 타임 슬롯(T₁,T₂,...,T_o)으로 위치 바꿈 하여 나타날 수 있게 한다.

이후, 본 발명의 도면 및 그 도면을 참조한 설명에서는 신호의 입출력 방향을 나타내는 첨자로써 I, O를 사용하고, 구성 요소 및 신호의 다중성에 대해서는 변수 k와 m을 사용하였다. 그리고, 신호가 n 비트의 병렬 신호일 경우는 (n-1:0)의 기호를 사용하고, n 비트의 신호 가운데 m 번째를 나타낼 경우는 (m-1)으로 표기하였다. 예를 들어 설명하면, HBUS_{I, k}는 도 2의 군집 신호 HBUS가 입력 신호이며, k개 군집이 있음을 나타내고, S_I(m-1:0)은 신호 S가 입력이며, m 비트 병렬 신호임을 나타낸다. 또한, HD_o(m-1)은 신호 HD가 출력이며, 병렬 신호 가운데 m번째 신호임을 나타낸다.

도 2 는 타임슬롯 스위치의 입출력 PCM 링크 채널 데이타 구조도이다.

타임슬롯 스위치의 입출력 PCM 링크 채널 데이타 구조는 도 2에 나타낸 바와 같이, m 비트의 병렬 PCM 링크 HD(m-1:0)과 시분할 다중화된 채널들의 프레임 동기를 위한 클럭(HCK) 및 프레임 신호(HFS)로 구성된다.(이하에서는 이들 군집 신호를 HBUS라 부르기로 한다.) 즉, HBUS에는 프레임 신호(HFS)를 기준으로, r 채널의 PCM 데이타가 m 비트 병렬 신호 HD(m-1:0)에 시분할 다중화되어 있다. 그리고, 입출력의 프레임 길이 F는 같으며, 일반적으로, 채널수의 정수배가 되며 본 발명에서는 2 이상의 임의의 값을 가질 수 있다.

도 3 은 kr × kr 타임슬롯 스위치 개략도이다.

이하, 본 발명의 구체적인 예로써, k = 16, m = 8, 및 r = 4인 경우에 해당하는 STM-64 광전송 장치에서 사용되는 타임슬롯 스위치는 상기 도 2의 HBUS가 16개가 되는 입출력 PCM 링크 HBUS_I,k, HBUS_O,k를 가진다. 따라서, 타임슬롯 스위치는 64 채널의 타임슬롯을 교환하는 논-블록킹(Non-blocking)스위치로 구현된다.

도 4 는 STM-64 광전송 장치를 위한 타임슬롯 스위치의 입출력 타임슬롯 주소이다.

도 4 에서는 변수 k와 m이 각각 16, 8인 STM-64 광전송 장치를 위한 타임슬롯 스위치의 입출력 타임슬롯 주소를 도시하였으며, 편의상 8 번째 비트 HD_k(7)만을 나타내었다.

도 5 는 1 : ir 역다중화기의 출력_m-1으로서, 상기 도 4의 임의의 PCM 채널 링크 HD_i,k(m-1)을 1 : ir 역다중화한 ir 비트 링크 데이타를 나타낸다.

도 6은 채널 추출기의 출력으로서, 상기 도 5의 같은 채널 데이타쌍을 i:1 다중화한 r 비트 링크 데이타를 나타낸다.

도 7 은 본 발명에 따른 kr x kr 타임슬롯 스위치 구성도이다.

본 타임슬롯 스위치는, 채널당 데이타가 m 비트이고, 채널수가 kr인 PCM 링크 HBUS_I,k의 채널 데이타를 타임슬롯 교환하기 위한 스위치 구조로서, kr × kr 공간분할 스위치(200)를 이용하고, 이 스위치(200) 전후에 입출력 처리부(100, 400)를 구성함으로써, HBUS_I,k로부터 채널 추출, 타임슬롯 교환 및 HBUS_O,k신호 복원이 가능하다.

도 7의 kr × kr 타임슬롯 교환기는 다음과 같다. 설명에 앞서, 논리의 일반성을 유지하고, 같은 구성요소의 반복적인 기능들에 대한 중복 기술을 피하기 위하여, 변수 r, k, 및 m을 사용하여 구성요소들간의 대응관계를 이용하였다.

이에 따른 본 발명의 구성 및 작용을 살펴보면 다음과 같다.

먼저, 입력 처리부_k(100)는 HBUS_{I, k}와 변수 k로 대응한다. 즉, 입력 처리부_k(100)가 k개 확장됨으로써 도 4의 kr 채널 타임슬롯 교환기능을 가진다. 따라서, 입력 처리부(100) 그 자체는 HBUS_I,k에 포함된 r개의 채널의 데이타만을 처리한다. 이를 위해, 입력 처리부_k(100)는, 1 : ir 역다중화기_m-1(110), 프레임 위상 정렬기_m-1(120), 채널 추출기_m-1(130) 및 트래픽 검출기(140)로 구성된다.

1 : ir 역다중화기_m-1(110)는 도 2의 HBUS_I,k로 부터 HFS_i및 HCK_i를 H(1:0)를 통하여 수신하여, S_I로 입력되는 HD_I,k(m-1)를 1 : i(i=1, 2, 3,...)r 동기 역다중화하여 S_O(ir-1 : 0)로 출력한다. 1 : ir 역다중화기_m-1(110)의 과정에 의해 HD_I,k(m-1)는 주파수가 1/ir 감속되고, 비트의 수는 ir 배 증가한 도 5의 병렬 신호가 된다.

프레임 위상 정렬기_m-1(120)는 H(1:0) 및 S(1:0)로 입력되는 클럭 및 프레임 신호 HCK_I, HFS_I, CK 및 FS을 이용하여, S_I(ir-1:0)로 입력되는 역다중화된 병렬 채널 데이타의 프레임 위상을 시스템 프레임 위상으로 정렬하여 S_O(ir-1:0)로 출력한다. 따라서, 프레임 위상 정렬기_m-1(120)에서는 입출력 신호의 주파수 변동은 없고 채널 데이타의 프레임 위상만 변화한다.

S_I(ir-1:0)로 입력되는 신호는 1 : ir 역다중화기_m-1(110)에 의해 1:ir 역다중화된 것이므로, 같은 채널의 데이타쌍 {((ir-1)_k(t), (ir-1)_k(t+1)), (((ir-2)_k(t), (ir-2)_k(t+1)), ..., (0_k(t), 0_k(t+1))}이 도 5와 같이 병렬화되어 있다. 채널 추출기_m-1(130)는 같은 채널의 데이타쌍들을 i : 1 다중화하여 도 6의 r 비트의 직렬 데이타를 S_O(r-1:0)으로 출력한다.

kr × kr 공간 분할 스위치_m-1(200)는 S_I,k(r-1:0)으로 입력되는 r 채널의 데이타 CH_k,m-1(r-1:0)를 공간분할 교환하여 S_O,k(r-1:0)로 출력한다. 교환 경로는 D_kr(log₂ ^kr-1:0)을 통하여 수신한 레지스터(300)의 출력 값 Q_kr(log₂ ^kr-1:0)에 의해 결정된다. kr × kr 공간 분할 스위치_m-1(200)는 입력 신호 CH_k,m-1(r-1:0)와 변수 k, m으로 대응함으로써, S_I,k(r-1:0)를 통하여 kr × kr 공간분할 스위치에 kr개의 m 비트 채널 데이타를 공급한다.

r : 1 다중화기_m-1(410)를 사용하고, 이는 S(1:0)로 입력되는 시스템 클럭(CK) 및 프레임 신호(FS)를 이용하여 S_I,m-1(r-1:0)을 통하여 입력되는 CH_k,m-1(r-1:0) 신호를 1 비트 직렬 신호로 동기 다중화한 신호 HD_O,k(m-1)을 S_O로 출력한다. 따라서, r : 1 다중화기_m-1(410)의 과정에 의해, r 채널의 CH_k,m-1(r-1:0) 신호가 도 2와 같이 시분할 다중화됨으로써, 출력 신호 HBUS_O,k가 복원된다.

출력 처리부_k(400)는 HBUS_O,k및 kr × kr 공간 분할 스위치_m-1(200)와 변수 k, m으로 대응하여, kr × kr 공간 분할 스위치_m-1(200)이 제공하는 kr 채널의 m 비트 병렬 데이타 CH_k,m-1(r-1:0)을 수신한 후, r : 1 다중화기_m-1(410)의 과정에 의해 도 4의 HBUS_O,k를 복원한다.

트래픽 검출기(140)는 H(1:0) 및 S(1:0)로 각각 입력되는 클럭 및 프레임 신호 HCK_I, HFS_I, CK 및 FS을 이용하여, 채널 데이타 CH_k,m-1(r-1:0)의 유무를 간접적으로 검출하여, 그 결과를 Q로 출력함으로써, 스위치의 트래픽 관리 자원으로 활용한다.

레지스터(300)는 kr × kr 공간 분할 스위치_m-1(200)의 스위치 경로 정보 Q_kr(log₂ ^kr-1:0)을 CPU로부터 수신하거나 CPU로 송신한다. 또한, 트래픽 검출기(140)의 트래픽 상태 정보 LOH(Loss of HBUS: HBUS의 입력유무를 나타냄)를 레지스터(300)의 D를 통하여 수신하여 저장한다. kr × kr 공간 분할 스위치_m-1(200)의 교환 경로 제어에 필요한 레지스터의 용량은 log₂ ^kr-1 비트 레지스터 kr개(여기서, k 는 도 2의 HBUS가 k개 있음을 나타내고(도4 참조), r은 도 2의 1개의 HBUS의 프레임이 가지는 채널수, k×r=전체 채널수)가 사용된다.

시스템 클럭 및 프레임 신호 발생기(50)은 클럭(CK) 및 프레임 신호(FS)를 프레임 위상 정렬기_m-1(120), 채널 추출기_m-1(130), r : 1 다중화기_m-1(410) 및 트래픽 검출기(140)에 각각 공급하여 채널 데이타의 프레임 위상과 신호를 동기시킨다.

이와같은 타임슬롯 스위치는 상기 도 4의 HBUS_I,k에 병렬 시분할 다중화된 kr 채널의 데이타를 타임슬롯 교환한다.

이상과 같은 본 발명의 타임슬롯 스위치는, 첫째로 메모리를 사용하지 않은 공간 분할 스위치로서, VLSI IC 제작시에 메모리 소자 제조 공정이 요구되지 않으므로, 상대적으로 경제적이고, 신뢰도가 높다.

둘째로, STM-64 동기식 광전송 장치와 같이, PCM 채널이 병렬 시분할 다중화되어 있는 PCM 링크에 대하여, 같은 수의 공간 분할 스위치를 병렬로 확장함으로써 병렬 교환이 가능하여 저속에서 채널 데이타를 스위칭할 수 있다.

Claims (5)

1. STM-64 동기식 광전송장치의 채널 교환을 위해 프레임 신호(HFS)를 기준으로 r 채널의 PCM 데이터가 m 비트 병렬신호에 시분할 다중화된 군집신호(HBUS)의 경우를 r 채널이 n비트 병렬 시분할 다중화되어 있는 일반적인 PCM 링크로 확장할 때,

   m비트의 병렬 PCM 링크(HD_I,k)와 시분할 다중화된 채널들의 프레임 동기를 위한 클럭(HCK_I) 및 프레임 신호(HFS_I)로 이루어진 입력 군집신호(HBUS_I,k)를 받아서, 시스템 클럭 및 프레임 신호 발생기(50)의 프레임 신호(FS) 및 클럭(CK)에 의거하여 역다중화된 병렬 채널 데이타의 프레임 위상만 변화시킨 후 r 채널(CH_k,m-1)을 추출하고 트래픽 상태 정보(LOH)를 출력하는 입력 처리부(100)와;

   상기 트래픽 상태 정보(LOH)를 수신하여 저장하고, 중앙처리장치(CPU)와 교환 경로정보를 송수신하는 레지스터(300)와;

   상기 레지스터(300)에서 출력된 교환 경로정보에 의거하여 상기 추출된 r 채널의 데이터를 공간분할 교환하여 kr 채널의 m비트 병렬 데이터를 출력하는 kr ×kr 공간분할 스위치(200)와; 및

   상기 공급되는 시스템 클럭 및 프레임 신호(CK, FS)를 이용하여 상기 출력된 kr 채널의 m비트 병렬 데이터를 원래의 군집신호(HBUS_O,k)로 복원하는 출력 처리부(400)로 구성된 것을 특징으로 하는 병렬 공간분할 교환 방식의 타임슬롯 스위치.
2. 제 1 항에 있어서,

   상기 입력 처리부(100)는,

   상기 입력 군집신호(HBUS_I,k)로 부터 프레임신호 및 클럭을 수신하여, 입력되는 임의의 PCM 채널 링크를 1 : ir(i=1, 2, 3,...) 동기 역다중화하여 출력하는 1 : ir 역다중화기(110)와;

   입력되는 클럭 및 프레임 신호를 이용하여, 상기 역다중화된 병렬 채널 데이타의 프레임 위상을 시스템 프레임 위상으로 정렬하여 출력하는 프레임 위상 정렬기 (120)와; 및

   같은 채널의 병렬화된 데이타쌍들을 i : 1 다중화하여 r 비트의 직렬 데이타를 출력하는 채널 추출기(130)와; 및

   입력되는 클럭 및 프레임 신호를 이용하여, 채널 데이타의 유무를 간접적으로 검출하여, 그 결과를 출력하는 트래픽 검출기(140)로 구성된 것을 특징으로 하는 병렬 공간분할 방식의 타임슬롯 스위치.
3. 제 1 항에 있어서,

   상기 레지스터(300)는 교환 경로 제어를 위해 log₂ ^kr-1 비트 레지스터 kr 개가 사용되는 것을 특징으로 하는 병렬 공간분할 교환 방식의 타임슬롯 스위치.

   (여기서, k 는 HBUS가 k개 있음을 나타내고, r은 1개의 HBUS의 프레임이 가지는 채널수를 나타내고, k×r=전체 채널수를 나타냄)
4. 제 1 항에 있어서,

   상기 kr ×kr 공간분할 스위치(200)는

   프레임내의 채널의 데이타가 병렬 시분할 다중화되어 있는 PCM 링크에 대하여, 같은 수의 공간 분할 스위치를 병렬로 확장함으로써, 채널 데이타의 타임슬롯 교환이 병렬로 가능하도록 구성된 것을 특징으로 하는 병렬 공간분할 방식의 타임슬롯 스위치.
5. 제 1 항에 있어서,

   상기 출력 처리부(400)는, r : 1 다중화기를 사용한 것을 특징으로 하는 병렬 공간분할 방식의 타임슬롯 스위치.

Images