JPH11149444A - データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 - Google Patents
データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法Info
- Publication number
- JPH11149444A JPH11149444A JP9317560A JP31756097A JPH11149444A JP H11149444 A JPH11149444 A JP H11149444A JP 9317560 A JP9317560 A JP 9317560A JP 31756097 A JP31756097 A JP 31756097A JP H11149444 A JPH11149444 A JP H11149444A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- bit width
- transfer
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Abstract
(57)【要約】
【課題】 データバスに接続された各回路モジュール間
のデータ転送モードを時分割や空間分割多重にダイナミ
ックに切替える様にして、データ転送効率を向上可能と
する。 【解決手段】 例えば、４ｎビット幅のデータバスを、
ある期間（転送モードｂ）では、２ｎビット幅で２本の
デーバスとして使用し、またある期間（転送モードａ）
では、４ｎビット幅の１本のデーバスとして使用し、更
にある期間（転送モードｃ）では、ｎビット幅の４本の
デーバスとして使用する。この転送モードの切替え指示
を、各回路モジュールに共通の転送制御回路にて行い、
この転送モードの指示に応答して、各回路モジュールに
対応して設けられているバスダプタ回路によりデータの
ビット幅の切替え及びバス接続状態の切替えを行う。
のデータ転送モードを時分割や空間分割多重にダイナミ
ックに切替える様にして、データ転送効率を向上可能と
する。 【解決手段】 例えば、４ｎビット幅のデータバスを、
ある期間（転送モードｂ）では、２ｎビット幅で２本の
デーバスとして使用し、またある期間（転送モードａ）
では、４ｎビット幅の１本のデーバスとして使用し、更
にある期間（転送モードｃ）では、ｎビット幅の４本の
デーバスとして使用する。この転送モードの切替え指示
を、各回路モジュールに共通の転送制御回路にて行い、
この転送モードの指示に応答して、各回路モジュールに
対応して設けられているバスダプタ回路によりデータの
ビット幅の切替え及びバス接続状態の切替えを行う。
Description
【０００１】
【発明の属する技術分野】本発明はデータ転送制御装置
及びデータ転送制御システム並びにデータ転送制御方法
に関し、特にデータバスを使用して複数の回路モジュー
ル相互間でデータの授受をなすようにしたデータ転送方
式に関するものである。
及びデータ転送制御システム並びにデータ転送制御方法
に関し、特にデータバスを使用して複数の回路モジュー
ル相互間でデータの授受をなすようにしたデータ転送方
式に関するものである。
【０００２】
【従来の技術】データ転送システムにおいてデータ転送
量を増大するためには、高速化と多ビット化が考えられ
てきており、また時分割化も実用化されいる。
量を増大するためには、高速化と多ビット化が考えられ
てきており、また時分割化も実用化されいる。
【０００３】
【発明が解決しようとする課題】上述した高速化や多ビ
ット化の方法では、物理的、電気的な限界があり、また
転送効率を考えた時、時分割の手法のみでは、あるデー
タの転送中はいわゆるポイントトウポイント（point to
point）接続方式での使用となるために、どうしても転
送効率が悪くなる。
ット化の方法では、物理的、電気的な限界があり、また
転送効率を考えた時、時分割の手法のみでは、あるデー
タの転送中はいわゆるポイントトウポイント（point to
point）接続方式での使用となるために、どうしても転
送効率が悪くなる。
【０００４】また、全ての回路モジュールをポイントト
ウポイント接続方式で接続すると、配線量が膨大にな
る。そこで、ある決まった回路モジュール間のみを接続
すると、今度は自由度が損なわれるという問題が生じ
る。この様に、従来のデータバスを使用したデータ転送
システムでは、大容量のデータ転送を行うには不向きで
あるという問題がある。
ウポイント接続方式で接続すると、配線量が膨大にな
る。そこで、ある決まった回路モジュール間のみを接続
すると、今度は自由度が損なわれるという問題が生じ
る。この様に、従来のデータバスを使用したデータ転送
システムでは、大容量のデータ転送を行うには不向きで
あるという問題がある。
【０００５】そこで、本発明はかかる従来技術の問題を
解決すべくなされたものであって、その目的とするとこ
ろは、データバスに接続された各回路モジュール間のデ
ータ転送モードを時分割や空間分割多重にダイナミック
に切替える様にして、データ転送効率を向上可能とした
データ転送制御装置及びデータ転送制御システム並びに
データ転送制御方法を提供することである。
解決すべくなされたものであって、その目的とするとこ
ろは、データバスに接続された各回路モジュール間のデ
ータ転送モードを時分割や空間分割多重にダイナミック
に切替える様にして、データ転送効率を向上可能とした
データ転送制御装置及びデータ転送制御システム並びに
データ転送制御方法を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、複数の
回路モジュール相互間でのデータバスを介したデータ転
送の制御をなすデータ転送制御装置であって、前記デー
タバスのデータ転送ビット幅を変更制御するようにした
ことを特徴とするデータ転送制御装置が得られる。
回路モジュール相互間でのデータバスを介したデータ転
送の制御をなすデータ転送制御装置であって、前記デー
タバスのデータ転送ビット幅を変更制御するようにした
ことを特徴とするデータ転送制御装置が得られる。
【０００７】また、本発明によれば、複数の回路モジュ
ール相互間で所定ビット幅のデータバスを介してデータ
転送をなすデータ転送システムであって、前記データバ
スのデータ転送ビット幅を変更制御するようにしたこと
を特徴とするデータ転送システムが得られる。
ール相互間で所定ビット幅のデータバスを介してデータ
転送をなすデータ転送システムであって、前記データバ
スのデータ転送ビット幅を変更制御するようにしたこと
を特徴とするデータ転送システムが得られる。
【０００８】そして、前記データ転送ビット幅の変更制
御は、予め定められたスケジューリングテーブルの情報
を所定周期で読出してこの読出し情報に従ってなされる
ようにしたことを特徴とし、また、前記データ転送ビッ
ト幅の変更制御は、前記回路モジュールからの要求に応
じてなされるようにしたことを特徴とする。
御は、予め定められたスケジューリングテーブルの情報
を所定周期で読出してこの読出し情報に従ってなされる
ようにしたことを特徴とし、また、前記データ転送ビッ
ト幅の変更制御は、前記回路モジュールからの要求に応
じてなされるようにしたことを特徴とする。
【０００９】更に、前記データバスのビット幅はＮ（Ｎ
は２以上の整数）であり、前記データ転送ビット幅の変
更制御は、Ｎビット幅のデータ転送をなす転送モード
と、前記Ｎの少なくとも１つの約数（１を除く）で除算
した商をビット幅とするデータ転送をなす転送モードと
の切替え制御によりなされるようにしたことを特徴とす
る。
は２以上の整数）であり、前記データ転送ビット幅の変
更制御は、Ｎビット幅のデータ転送をなす転送モード
と、前記Ｎの少なくとも１つの約数（１を除く）で除算
した商をビット幅とするデータ転送をなす転送モードと
の切替え制御によりなされるようにしたことを特徴とす
る。
【００１０】更にはまた、本発明によれば、複数の回路
モジュールと、これ等回路モジュール相互間でのデータ
転送のためのＮビット幅（Ｎは２以上の整数）のデータ
バスと、前記回路モジュールの各々と前記データバスと
の間のデータの送受をなすインタフェース手段と、前記
回路モジュール相互間における前記データバスの転送制
御をなすデータ転送制御手段とを含むデータ転送システ
ムであって、前記データ転送制御手段は、前記Ｎビット
幅のデータ転送をなす転送モードと、前記整数Ｎの少な
くとも１つの約数（１を除く）で除算した商をビット幅
とするデータ転送をなす転送モードとを切替え指示する
切替え指示手段を有し、前記インタフェース手段の各々
は、前記データ転送制御手段の切替え指示手段による転
送モードに応じて前記回路モジュールの送受信データの
データビット幅を切替え制御する切替え手段を有するこ
とを特徴とするデータ転送システムが得られる。
モジュールと、これ等回路モジュール相互間でのデータ
転送のためのＮビット幅（Ｎは２以上の整数）のデータ
バスと、前記回路モジュールの各々と前記データバスと
の間のデータの送受をなすインタフェース手段と、前記
回路モジュール相互間における前記データバスの転送制
御をなすデータ転送制御手段とを含むデータ転送システ
ムであって、前記データ転送制御手段は、前記Ｎビット
幅のデータ転送をなす転送モードと、前記整数Ｎの少な
くとも１つの約数（１を除く）で除算した商をビット幅
とするデータ転送をなす転送モードとを切替え指示する
切替え指示手段を有し、前記インタフェース手段の各々
は、前記データ転送制御手段の切替え指示手段による転
送モードに応じて前記回路モジュールの送受信データの
データビット幅を切替え制御する切替え手段を有するこ
とを特徴とするデータ転送システムが得られる。
【００１１】更に、本発明によれば、複数の回路モジュ
ール相互間でのデータバスを介したデータ転送の制御を
なすデータ転送制御方法であって、前記データバスのデ
ータ転送ビット幅を変更制御するようにしたことを特徴
とするデータ転送制御方法が得られる。
ール相互間でのデータバスを介したデータ転送の制御を
なすデータ転送制御方法であって、前記データバスのデ
ータ転送ビット幅を変更制御するようにしたことを特徴
とするデータ転送制御方法が得られる。
【００１２】本発明の作用を述べる。複数の回路モジュ
ール相互間を接続するデータバスのビット幅を、例え
ば、４ｎ（ｎは自然数）ビットとすると、ある時には４
ｎ本のバスが１つ、また別の時には２ｎ本のバスが２
つ、更に別の時にはｎ本のバスが４つあるように切替え
制御するのである。すなわち、４ｎビット×１本のバス
として使用する転送モードと、２ｎビット×２本のバス
として使用する転送モードと、ｎビット×４本のバスと
して使用する転送モードとを、択一的に切替えるよう制
御することにより、上記目的が達成される。
ール相互間を接続するデータバスのビット幅を、例え
ば、４ｎ（ｎは自然数）ビットとすると、ある時には４
ｎ本のバスが１つ、また別の時には２ｎ本のバスが２
つ、更に別の時にはｎ本のバスが４つあるように切替え
制御するのである。すなわち、４ｎビット×１本のバス
として使用する転送モードと、２ｎビット×２本のバス
として使用する転送モードと、ｎビット×４本のバスと
して使用する転送モードとを、択一的に切替えるよう制
御することにより、上記目的が達成される。
【００１３】
【発明の実施の形態】以下に図面を参照しつつ本発明の
実施の形態につき説明する。
実施の形態につき説明する。
【００１４】図１は本発明の実施の形態の概略を示すシ
ステムブロック図である。図１を参照すると、１つのデ
ータバス１に複数の回路モジュールＡ〜Ｆがアダプタ回
路（インタフェース手段）２〜７を夫々介して相互接続
されている。バスコントローラ８により、当該バスのデ
ータ転送制御が行われる。このデータバス１のバス幅は
例えば、４ｎビットとする。尚、ｎは自然数である。
ステムブロック図である。図１を参照すると、１つのデ
ータバス１に複数の回路モジュールＡ〜Ｆがアダプタ回
路（インタフェース手段）２〜７を夫々介して相互接続
されている。バスコントローラ８により、当該バスのデ
ータ転送制御が行われる。このデータバス１のバス幅は
例えば、４ｎビットとする。尚、ｎは自然数である。
【００１５】従来のデータ転送方式では、時分割に転送
元と転送先とを切替え時間的に多重化してデータ転送を
行なったり、またある決まった転送元と転送先との間で
ポイントトウポイント接続を行って空間的に多重化して
データ転送を行う様になっている。
元と転送先とを切替え時間的に多重化してデータ転送を
行なったり、またある決まった転送元と転送先との間で
ポイントトウポイント接続を行って空間的に多重化して
データ転送を行う様になっている。
【００１６】これに対して、本発明では、各回路モジュ
ールＡ〜Ｆとバス１との間にアダプタ回路２〜７を設
け、時分割的にバスの転送モードを切替え制御するので
あるが、この時、図２に示す如く、バス幅を、ある時に
は４ｎビット幅のバスが１つの転送モードａとなり、ま
たある時には２ｎビット幅のバスが２つの転送モードｂ
となり、更にまたある時にはｎビット幅のバスが４つの
転送モードｃとなるように切替え制御する。その際に生
じる接続位置のスイッチングや転送データの帯域差の吸
収は各アタプタ２〜７が夫々行うものとする。
ールＡ〜Ｆとバス１との間にアダプタ回路２〜７を設
け、時分割的にバスの転送モードを切替え制御するので
あるが、この時、図２に示す如く、バス幅を、ある時に
は４ｎビット幅のバスが１つの転送モードａとなり、ま
たある時には２ｎビット幅のバスが２つの転送モードｂ
となり、更にまたある時にはｎビット幅のバスが４つの
転送モードｃとなるように切替え制御する。その際に生
じる接続位置のスイッチングや転送データの帯域差の吸
収は各アタプタ２〜７が夫々行うものとする。
【００１７】転送モードの切替え指示については、バス
コントローラ８内において、転送モードを指定したテー
ブルを設けておき、このテーブルの情報を基に固定的に
（周期的に順次択一的に）切替え指示制御を行っても良
いし、また各接続先（回路モジュール）から転送要求を
生成してこれを受けてスケジューリングして切替え指示
制御を行っても良いものである。更には、バス１の輻輳
状態に応じて適宜転送モードの変更制御を行う様に構成
しても良い。
コントローラ８内において、転送モードを指定したテー
ブルを設けておき、このテーブルの情報を基に固定的に
（周期的に順次択一的に）切替え指示制御を行っても良
いし、また各接続先（回路モジュール）から転送要求を
生成してこれを受けてスケジューリングして切替え指示
制御を行っても良いものである。更には、バス１の輻輳
状態に応じて適宜転送モードの変更制御を行う様に構成
しても良い。
【００１８】図３は本発明の一実施例のブロック図であ
り、図１と同等部分は同一符号により示している。図３
を参照すると、複数の回路モジュールＡ〜Ｆがデータバ
ス１によりアダプタ回路２〜７を介して相互接続されて
おり、バスコントローラである転送制御回路８によりデ
ータバス１の転送ビット幅の切替え指示の制御が行われ
る。
り、図１と同等部分は同一符号により示している。図３
を参照すると、複数の回路モジュールＡ〜Ｆがデータバ
ス１によりアダプタ回路２〜７を介して相互接続されて
おり、バスコントローラである転送制御回路８によりデ
ータバス１の転送ビット幅の切替え指示の制御が行われ
る。
【００１９】この転送制御回路８は、転送モードを予め
定義した転送モード指定テーブル（スケジューリングテ
ーブル）８１と、このテーブル８１の内容を読出すため
の転送モード切替え制御信号を生成するカウンタ回路８
２とを有する。このカウンタ回路８２は所定周期のタイ
ミング信号を計数することによりカウントアップし、こ
の計数内容に従って当該テーブル８１に設定されている
転送モードが順次択一的に読出されるようになってい
る。この読出された転送モードが制御信号線９〜１４を
夫々介して各アダプタ回路２〜７へ通知される。
定義した転送モード指定テーブル（スケジューリングテ
ーブル）８１と、このテーブル８１の内容を読出すため
の転送モード切替え制御信号を生成するカウンタ回路８
２とを有する。このカウンタ回路８２は所定周期のタイ
ミング信号を計数することによりカウントアップし、こ
の計数内容に従って当該テーブル８１に設定されている
転送モードが順次択一的に読出されるようになってい
る。この読出された転送モードが制御信号線９〜１４を
夫々介して各アダプタ回路２〜７へ通知される。
【００２０】図４はこのカウンタ回路８２の詳細構成を
示し、図５はその動作タイミングチャートを示してい
る。これ等図において、カウンタ８３はクロック信号Ｃ
ＬＫを計数し、この計数内容は転送周期設定値８５と比
較器８４で比較される。両者が等しくなると、そのタイ
ミングにて転送モード切替え制御信号が比較器８４から
生成されてテーブル８１から新たな転送モード指示のた
めの信号が読出されて出力されるのである。図５の例で
は、転送モードａから転送モードｂへ切替える場合が示
されている。
示し、図５はその動作タイミングチャートを示してい
る。これ等図において、カウンタ８３はクロック信号Ｃ
ＬＫを計数し、この計数内容は転送周期設定値８５と比
較器８４で比較される。両者が等しくなると、そのタイ
ミングにて転送モード切替え制御信号が比較器８４から
生成されてテーブル８１から新たな転送モード指示のた
めの信号が読出されて出力されるのである。図５の例で
は、転送モードａから転送モードｂへ切替える場合が示
されている。
【００２１】尚、カウンタ８３は比較器８４からの転送
モード切替え制御信号の生成に応答してその内容がクリ
アされて初期状態に復帰するようになっている。このカ
ウンタ８３の計数クロックＣＬＫは、データバス１にお
ける転送データのビットと同期した信号であるものと
し、切替え制御信号の周期Ｔ、すなわち転送モードの切
替え周期は、例えば、クロック信号ＣＬＫの８周期、１
６周期、３２周期等に適宜選定されるものとする。
モード切替え制御信号の生成に応答してその内容がクリ
アされて初期状態に復帰するようになっている。このカ
ウンタ８３の計数クロックＣＬＫは、データバス１にお
ける転送データのビットと同期した信号であるものと
し、切替え制御信号の周期Ｔ、すなわち転送モードの切
替え周期は、例えば、クロック信号ＣＬＫの８周期、１
６周期、３２周期等に適宜選定されるものとする。
【００２２】各回路モジュールＡ〜Ｆは夫々転送したい
データの総量や転送レートが異なっているものとする。
換言すれば、各モジュールＡ〜Ｆ毎に適した入出力ビッ
ト幅やデータ転送の頻度、継続時間が異なっている。こ
れ等異なる種類のデータを１つのバス１を介して転送す
るために、データの蓄積、ビット幅の変換、送出タイミ
ングの抽出を行い、実際のデータの送出と受信とを行う
ために、アダプタ回路２〜７が設けられている。
データの総量や転送レートが異なっているものとする。
換言すれば、各モジュールＡ〜Ｆ毎に適した入出力ビッ
ト幅やデータ転送の頻度、継続時間が異なっている。こ
れ等異なる種類のデータを１つのバス１を介して転送す
るために、データの蓄積、ビット幅の変換、送出タイミ
ングの抽出を行い、実際のデータの送出と受信とを行う
ために、アダプタ回路２〜７が設けられている。
【００２３】図６はこのアダプタ回路のブロック図であ
り、送信データを蓄積するためのバッファ回路２１と、
受信データを蓄積するためのバッファ回路２２と、送信
データのビット幅の変換をなすためのスイッチ回路２３
と、受信データのビット幅の変換をなすためのスイッチ
回路２４と、送受信タイミングを抽出し、実際にデータ
の送出／受信を行う送受信回路２５とが設けられてい
る。バス１のデータ幅が、上述した様に、４ｎビット幅
とすると、各アダプタ回路２〜７は全て４ｎビット幅で
接続されている。
り、送信データを蓄積するためのバッファ回路２１と、
受信データを蓄積するためのバッファ回路２２と、送信
データのビット幅の変換をなすためのスイッチ回路２３
と、受信データのビット幅の変換をなすためのスイッチ
回路２４と、送受信タイミングを抽出し、実際にデータ
の送出／受信を行う送受信回路２５とが設けられてい
る。バス１のデータ幅が、上述した様に、４ｎビット幅
とすると、各アダプタ回路２〜７は全て４ｎビット幅で
接続されている。
【００２４】かかる構成において、実施例の動作を説明
する。転送モードの例として、ここでは、図２に示した
様な３種類とする。すなわち、モードａとして４ｎビッ
ト幅が１本、モードｂとして２ｎビット幅が２本、モー
ドｃとしてｎビット幅が４本のデータバスとして使用す
る３種類のモードである。これ等転送モードの切替えは
ある一定期間（ここでは、転送周期時間とする）毎に行
われるものとする。
する。転送モードの例として、ここでは、図２に示した
様な３種類とする。すなわち、モードａとして４ｎビッ
ト幅が１本、モードｂとして２ｎビット幅が２本、モー
ドｃとしてｎビット幅が４本のデータバスとして使用す
る３種類のモードである。これ等転送モードの切替えは
ある一定期間（ここでは、転送周期時間とする）毎に行
われるものとする。
【００２５】例えば、図７のタイミングｔ１のときに、
カウンタ回路８２がクリアされ、このタイミングから転
送モードｂでデータ転送が開始される。カウンタ回路８
２が次の切替え制御信号を生成すると、そのタイミング
ｔ２でテーブル８１の内容が新たに読出され、新たな転
送モードａに切替え指示される。以降は上記と同様な動
作が繰返される。
カウンタ回路８２がクリアされ、このタイミングから転
送モードｂでデータ転送が開始される。カウンタ回路８
２が次の切替え制御信号を生成すると、そのタイミング
ｔ２でテーブル８１の内容が新たに読出され、新たな転
送モードａに切替え指示される。以降は上記と同様な動
作が繰返される。
【００２６】各アダプタ回路２〜７では、転送制御回路
８から指示された転送モードに従ってデータの送受信を
行う。このとき、各回路モジュールＡ〜Ｆから供給され
るデータはバッファ回路２１へ順次蓄積される。転送制
御回路８の転送モード指示に従い、データの送出許可が
なされたら、スイッチ回路２３はバッファ回路２１から
データを読出し、許可されたビット幅のデータを許可さ
れたビット位置にスイッチして、転送周期時間の間出力
データバス１へ送出する。
８から指示された転送モードに従ってデータの送受信を
行う。このとき、各回路モジュールＡ〜Ｆから供給され
るデータはバッファ回路２１へ順次蓄積される。転送制
御回路８の転送モード指示に従い、データの送出許可が
なされたら、スイッチ回路２３はバッファ回路２１から
データを読出し、許可されたビット幅のデータを許可さ
れたビット位置にスイッチして、転送周期時間の間出力
データバス１へ送出する。
【００２７】データを受信する場合も同様であり、転送
制御回路８から供給される転送モード指示に従って、デ
ータを受信した際に入力されたビット位置とビット幅の
データを、スイッチ回路２４でバッファ回路２２に入力
できる様にスイッチして、バッファ回路２２へ供給す
る。この入力されたデータは各回路モジュールＡ〜Ｆへ
夫々出力される。転送制御回路８の指示に従って以降は
上記と同様の動作が繰返えされる。
制御回路８から供給される転送モード指示に従って、デ
ータを受信した際に入力されたビット位置とビット幅の
データを、スイッチ回路２４でバッファ回路２２に入力
できる様にスイッチして、バッファ回路２２へ供給す
る。この入力されたデータは各回路モジュールＡ〜Ｆへ
夫々出力される。転送制御回路８の指示に従って以降は
上記と同様の動作が繰返えされる。
【００２８】ここで、スイッチ回路２３と２４とは、同
時に同じタイミングで送受信を行わないことにすれば、
１つのスイッチ回路で共用可能である。
時に同じタイミングで送受信を行わないことにすれば、
１つのスイッチ回路で共用可能である。
【００２９】図８は図６のスイッチ回路２３の一例を示
す図であり、バス幅が４ｎビットの場合の例である。入
力側のｎビットの信号線を１組とする４組の信号線を、
４つの４／１セレクタ２３１〜２３４の各入力へ夫々供
給し、スイッチング制御信号に従って１組の信号線を選
択して、ｎビットの信号線を１組とする４組の信号線の
一つ（バス側：出力側データ）へ導出する構成であり、
データ幅の変更制御及びデータの各ビットの出力線の変
更制御が可能である。
す図であり、バス幅が４ｎビットの場合の例である。入
力側のｎビットの信号線を１組とする４組の信号線を、
４つの４／１セレクタ２３１〜２３４の各入力へ夫々供
給し、スイッチング制御信号に従って１組の信号線を選
択して、ｎビットの信号線を１組とする４組の信号線の
一つ（バス側：出力側データ）へ導出する構成であり、
データ幅の変更制御及びデータの各ビットの出力線の変
更制御が可能である。
【００３０】また、図９は図６のスイッチ回路２３の他
の例を示す図であり、入力側のｎビットの信号線を１組
とする４組の信号線と、出力側のｎビットの信号線を１
組とする４組の信号線とを、行線及び列線としてマトリ
ックス状に配置して、これ等行列線の各交点においてス
イッチング素子２４１を夫々配列した構成である。制御
信号により、これ等各スイッチング素子を適宜オンオフ
制御することにより、これまた、データ幅の変更制御及
びデータの各ビットの出力線の変更制御が可能である。
の例を示す図であり、入力側のｎビットの信号線を１組
とする４組の信号線と、出力側のｎビットの信号線を１
組とする４組の信号線とを、行線及び列線としてマトリ
ックス状に配置して、これ等行列線の各交点においてス
イッチング素子２４１を夫々配列した構成である。制御
信号により、これ等各スイッチング素子を適宜オンオフ
制御することにより、これまた、データ幅の変更制御及
びデータの各ビットの出力線の変更制御が可能である。
【００３１】図６のスイッチ回路２４も上記の図８及び
図９に示した構成と同様に構成できることは明白であ
る。
図９に示した構成と同様に構成できることは明白であ
る。
【００３２】図１０はアダプタ回路２〜７の他の例を示
すブロック図であり、図６と同等部分は同一符号により
示す。図１０において図６と相違する部分についてのみ
述べると、バッファ回路２１と送受信回路２５との間
に、宛先情報を付加するための付加情報挿入回路２６が
設けられており、また、バッファ回路２２と送受信回路
２５との間に、宛先情報を抽出するための付加情報抽出
回路２７が設けられている。
すブロック図であり、図６と同等部分は同一符号により
示す。図１０において図６と相違する部分についてのみ
述べると、バッファ回路２１と送受信回路２５との間
に、宛先情報を付加するための付加情報挿入回路２６が
設けられており、また、バッファ回路２２と送受信回路
２５との間に、宛先情報を抽出するための付加情報抽出
回路２７が設けられている。
【００３３】付加情報挿入回路２６はデータを送出する
際にその先頭等の予め定められた位置に宛先情報を挿入
する機能を有する。この場合の送出データは全ての回路
モジュールＡ〜Ｆのアダプタ回路２〜７へ供給される。
また、付加情報抽出回路２７は転送周期毎に、宛先情報
を抽出して、自分宛てのデータの場合には後段のバッフ
ァ回路２２へデータを出力し、自分宛てでない場合には
そのデータを廃棄する機能を有する。
際にその先頭等の予め定められた位置に宛先情報を挿入
する機能を有する。この場合の送出データは全ての回路
モジュールＡ〜Ｆのアダプタ回路２〜７へ供給される。
また、付加情報抽出回路２７は転送周期毎に、宛先情報
を抽出して、自分宛てのデータの場合には後段のバッフ
ァ回路２２へデータを出力し、自分宛てでない場合には
そのデータを廃棄する機能を有する。
【００３４】こうすることにより、転送制御回路８で
は、転送元のスケジューリングを行うのみで良く、転送
先については制御の必要がなくなる。但し、この場合に
は、複数の回路モジュールからある一つの回路モジュー
ルへのデータ転送は不可能となる。
は、転送元のスケジューリングを行うのみで良く、転送
先については制御の必要がなくなる。但し、この場合に
は、複数の回路モジュールからある一つの回路モジュー
ルへのデータ転送は不可能となる。
【００３５】本発明の他の実施例のシステムブロック図
を図１１に示す。図１１において図１，３と同等部分は
同一符号にて示す。図１１では、各アダプタ回路２〜７
からの転送要求が制御信号線９〜１４を介して転送制御
回路８へ夫々入力されている。転送制御回路８は各アダ
プタ回路２〜７からの転送要求を基に、次の転送周期が
到来した際の転送モードを決定し、各アダプタ回路２〜
７に対して当該転送モードを各制御信号線９〜１４を介
して通知する。
を図１１に示す。図１１において図１，３と同等部分は
同一符号にて示す。図１１では、各アダプタ回路２〜７
からの転送要求が制御信号線９〜１４を介して転送制御
回路８へ夫々入力されている。転送制御回路８は各アダ
プタ回路２〜７からの転送要求を基に、次の転送周期が
到来した際の転送モードを決定し、各アダプタ回路２〜
７に対して当該転送モードを各制御信号線９〜１４を介
して通知する。
【００３６】この場合には、転送制御回路８に転送制御
テーブル（図３の８１）は必要なくなり、各回路モジュ
ールＡ〜Ｆの転送要求に応じて柔軟に転送モードを切替
えることが可能となる。
テーブル（図３の８１）は必要なくなり、各回路モジュ
ールＡ〜Ｆの転送要求に応じて柔軟に転送モードを切替
えることが可能となる。
【００３７】尚、上記各実施例では、データバス１を４
ｎビット幅として、転送モードを４ｎビット幅１本、２
ｎビット幅２本，ｎビット幅４本のデータバスとなるよ
うな４種の転送モードを選択可能としたが、一般的に
は、データバス１をＮビット幅（Ｎは２以上の整数）と
して、Ｎビット幅の１本として使用する場合の他、Ｎの
約数（１を除く）で割った商のビット幅で当該約数の本
数のデータバスとして使用することができる。
ｎビット幅として、転送モードを４ｎビット幅１本、２
ｎビット幅２本，ｎビット幅４本のデータバスとなるよ
うな４種の転送モードを選択可能としたが、一般的に
は、データバス１をＮビット幅（Ｎは２以上の整数）と
して、Ｎビット幅の１本として使用する場合の他、Ｎの
約数（１を除く）で割った商のビット幅で当該約数の本
数のデータバスとして使用することができる。
【００３８】上記実施例では、転送モードの変更制御は
転送制御回路内のスケジューリングテーブルによる制御
や、各モジュールからの要求による制御につき述べた
が、デーバスの輻輳状態に応じて制御することも考えら
れる。この場合には、輻輳状態を検出する輻輳検出機能
を転送制御回路に設け、通常時には、転送モードａの４
ｎビット幅で使用し、転送データが混み出して第１の閾
値を越えると、転送モードｂの２ｎビット幅の２本にて
使用し、更に転送データが混み出して第２の閾値を越え
ると、転送モードｃのｎビット幅の４本で使用する様に
制御する。
転送制御回路内のスケジューリングテーブルによる制御
や、各モジュールからの要求による制御につき述べた
が、デーバスの輻輳状態に応じて制御することも考えら
れる。この場合には、輻輳状態を検出する輻輳検出機能
を転送制御回路に設け、通常時には、転送モードａの４
ｎビット幅で使用し、転送データが混み出して第１の閾
値を越えると、転送モードｂの２ｎビット幅の２本にて
使用し、更に転送データが混み出して第２の閾値を越え
ると、転送モードｃのｎビット幅の４本で使用する様に
制御する。
【００３９】本発明はインターネットにおけるルータ
や、ＡＴＭ（非同期転送モード）通信網やＳＤＨ（SYNC
HRONOUS DIGITAL HIERARCHY ）通信網等の通信ノード等
におけるデータ処理部に使用されるものであり、図１，
３，１１の構成はデータバス１を含めて１チップＬＳＩ
として集積回路化されるのが普通である。この場合、各
モジュールＡ〜Ｆとしては、例えば、一つのモジュール
がデータ処理の中核をなすＣＰＵであり、他のモジュー
ルはこれ等ＣＰＵの指示に従って動作するハードウェア
である。
や、ＡＴＭ（非同期転送モード）通信網やＳＤＨ（SYNC
HRONOUS DIGITAL HIERARCHY ）通信網等の通信ノード等
におけるデータ処理部に使用されるものであり、図１，
３，１１の構成はデータバス１を含めて１チップＬＳＩ
として集積回路化されるのが普通である。この場合、各
モジュールＡ〜Ｆとしては、例えば、一つのモジュール
がデータ処理の中核をなすＣＰＵであり、他のモジュー
ルはこれ等ＣＰＵの指示に従って動作するハードウェア
である。
【００４０】
【発明の効果】以上述べた様に、本発明によれば、デー
タバスに接続された各回路モジュール相互間のデータ転
送モードを、時分割／空間分割多重にダイナミックに切
替えることができるので、伝送帯域を有効に利用するこ
とが可能となり、転送効率の向上するという効果があ
る。また、各回路モジュールとデーダバスとの間にアダ
プタ回路を夫々設けて回路モジュール毎に異なるデータ
転送（例えば、ビット幅や転送量、転送レート等）を吸
収して一つのデータバスに接続することが可能となる。
タバスに接続された各回路モジュール相互間のデータ転
送モードを、時分割／空間分割多重にダイナミックに切
替えることができるので、伝送帯域を有効に利用するこ
とが可能となり、転送効率の向上するという効果があ
る。また、各回路モジュールとデーダバスとの間にアダ
プタ回路を夫々設けて回路モジュール毎に異なるデータ
転送（例えば、ビット幅や転送量、転送レート等）を吸
収して一つのデータバスに接続することが可能となる。
【図１】本発明の実施の形態の概略を示すシステムブロ
ック図である。
ック図である。
【図２】（Ａ）は各種転送モードに対するデータバスの
接続態様を模式的に示す図、（Ｂ）は上記各種転送モー
ドにおけるデータ転送例を示す図である。
接続態様を模式的に示す図、（Ｂ）は上記各種転送モー
ドにおけるデータ転送例を示す図である。
【図３】本発明の一実施例を示すシステムブロック図で
ある。
ある。
【図４】本発明の実施例における転送制御回路８のカウ
ンタ回路の具体例を示す図である。
ンタ回路の具体例を示す図である。
【図５】図４の回路の動作を示すタイミングチャートで
ある。
ある。
【図６】本発明の実施例におけるアダプタの一例を示す
図である。
図である。
【図７】 本発明の実施例の動作を説明する図であり、
各種転送モードにおけるデータ転送例を示す図である。
各種転送モードにおけるデータ転送例を示す図である。
【図８】本発明の実施例におけるアダプタ内のスイッチ
回路の一例を示す図である。
回路の一例を示す図である。
【図９】本発明の実施例におけるアダプタ内のスイッチ
回路の他の例を示す図である。
回路の他の例を示す図である。
【図１０】本発明の実施例におけるアダプタの他の例を
示す図である。
示す図である。
【図１１】本発明の他の実施例を示すシステムブロック
図である。
図である。
Ａ〜Ｆ 回路モジュール １ データバス ２〜７ アダプタ回路 ８ 転送制御回路（バスコントローラ） ２１ 送信バッファ回路 ２２ 受信バッファ回路 ２３，２４ スイッチ回路 ２５ 送受信回路 ２６ 付加情報挿入回路 ２７ 付加情報抽出回路 ８１ 転送モード指定テーブル（スケジューリングテー
ブル） ８２ カウンタ回路
ブル） ８２ カウンタ回路
Claims (21)
- 【請求項１】 複数の回路モジュール相互間でのデータ
バスを介したデータ転送の制御をなすデータ転送制御装
置であって、前記データバスのデータ転送ビット幅を変
更制御するようにしたことを特徴とするデータ転送制御
装置。 - 【請求項２】 前記データ転送ビット幅の変更制御を、
予め定められたスケジューリングテーブルの情報を所定
周期で読出してこの読出し情報に従って行うようにした
ことを特徴とする請求項１記載のデータ転送制御装置。 - 【請求項３】 一定周期のクロックパルスを計数するカ
ウンタと、このカウンタの内容に応じて前記スケジュー
リングテーブルの情報を順次所定周期で読出す読出し手
段とを有することを特徴とする請求項２記載のデータ転
送制御装置。 - 【請求項４】 前記データ転送ビット幅の変更制御を、
前記回路モジュールからの要求に応じて行うようにした
ことを特徴とする請求項１記載のデータ転送装置。 - 【請求項５】 前記データ転送ビット幅の変更制御を、
前記データバスの輻輳状態に応じて行うようにしたこと
を特徴とする請求項１記載のデータ転送制御装置。 - 【請求項６】 前記データバスのビット幅はＮ（Ｎは２
以上の整数）であり、前記データ転送ビット幅の変更制
御を、Ｎビット幅のデータ転送をなす転送モードと、前
記Ｎの少なくとも１つの約数（１を除く）で除算した商
をビット幅とするデータ転送をなす転送モードとの切替
え制御により行うようにしたことを特徴とする請求項１
〜５いずれか記載のデータ転送制御装置。 - 【請求項７】 複数の回路モジュール相互間で所定ビッ
ト幅のデータバスを介してデータ転送をなすデータ転送
システムであって、前記データバスのデータ転送ビット
幅を変更制御するようにしたことを特徴とするデータ転
送システム。 - 【請求項８】 前記データ転送ビット幅の変更制御は、
予め定められたスケジューリングテーブルの情報を所定
周期で読出してこの読出し情報に従ってなされるように
したことを特徴とする請求項７記載のデータ転送システ
ム。 - 【請求項９】 前記データ転送ビット幅の変更制御は、
前記回路モジュールからの要求に応じてなされるように
したことを特徴とする請求項７記載のデータ転送システ
ム。 - 【請求項１０】 前記データ転送ビット幅の変更制御
は、前記データバスの輻輳状態に応じてなされるように
したことを特徴とする請求項７記載のデータ転送システ
ム。 - 【請求項１１】 前記データバスのビット幅はＮ（Ｎは
２以上の整数）であり、前記データ転送ビット幅の変更
制御は、Ｎビット幅のデータ転送をなす転送モードと、
前記Ｎの少なくとも１つの約数（１を除く）で除算した
商をビット幅とするデータ転送をなす転送モードとの切
替え制御によりなされるようにしたことを特徴とする請
求項７〜１０いずれか記載のデータ転送システム。 - 【請求項１２】 複数の回路モジュールと、これ等回路
モジュール相互間でのデータ転送のためのＮビット幅
（Ｎは２以上の整数）のデータバスと、前記回路モジュ
ールの各々と前記データバスとの間のデータの送受をな
すインタフェース手段と、前記回路モジュール相互間に
おける前記データバスの転送制御をなすデータ転送制御
手段とを含むデータ転送システムであって、 前記データ転送制御手段は、 前記Ｎビット幅のデータ転送をなす転送モードと、前記
整数Ｎの少なくとも１つの約数（１を除く）で除算した
商をビット幅とするデータ転送をなす転送モードとを切
替え指示する切替え指示手段を有し、 前記インタフェース手段の各々は、 前記データ転送制御手段の切替え指示手段による転送モ
ードに応じて前記回路モジュールの送受信データのデー
タビット幅を切替え制御する切替え手段を有することを
特徴とするデータ転送システム。 - 【請求項１３】 前記切替え指示手段は、所定周期で前
記転送モードを択一的に指示するよう構成されているこ
とを特徴とする請求項１２記載のデータ転送システム。 - 【請求項１４】 前記切替え指示手段は、前記転送モー
ドが予め設定されたスケジューリングテーブルと、この
スケジューリングテーブルの内容を順次所定周期で読出
す読出し手段とを有することを特徴とする請求項１２記
載のデータ転送システム。 - 【請求項１５】 前記読出し手段は一定周期のタイミン
グパルスを計数するカウンタを有し、このカウント内容
に従って前記スケジューリングテーブルの内容を読出す
ようにしたことを特徴とする請求項１４記載のデータ転
送システム。 - 【請求項１６】 前記切替え指示手段は、前記インタフ
ェース手段の各々からの転送要求に応答して転送モード
を決定して前記インタフェース手段の各々へ指示するよ
う構成されていることを特徴とする請求項１２記載のデ
ータ転送システム。 - 【請求項１７】 前記インタフェース手段の各々は、送
信データに対して宛先情報を付加する宛先付加手段と、
受信データから前記宛先情報を抽出する宛先抽出手段と
を有し、この抽出された宛先が自己宛てのときのみこの
受信データを取り込むようにしたことを特徴とする請求
項１２〜１６いずれか記載のデータ転送システム。 - 【請求項１８】 複数の回路モジュール相互間でのデー
タバスを介したデータ転送の制御をなすデータ転送制御
方法であって、前記データバスのデータ転送ビット幅を
変更制御するようにしたことを特徴とするデータ転送制
御方法。 - 【請求項１９】 予め定められたスケジューリングテー
ブルの情報を読出すステップと、この読出された情報に
従って前記データ転送ビット幅の変更をなすステップと
を含むことを特徴とする請求項１８記載のデータ転送制
御方法。 - 【請求項２０】 前記回路モジュールからのデータ転送
要求時に送出されるデータ転送ビット幅を指示する指示
情報に応答して、この指示情報に従って前記データ転送
ビット幅の変更をなすステップを含むことを特徴とする
請求項１８記載のデータ転送制御方法。 - 【請求項２１】 前記データバスの輻輳状態を検出する
ステップと、この輻輳状態に応じて前記データ転送ビッ
ト幅の変更を行うステップとを含むことを特徴とする請
求項１８記載のデータ転送制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9317560A JPH11149444A (ja) | 1997-11-19 | 1997-11-19 | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 |
| US09/181,167 US6513078B1 (en) | 1997-11-19 | 1998-10-28 | Data transfer control apparatus, data transfer control system and data transfer control method |
| EP98120590A EP0918289A3 (en) | 1997-11-19 | 1998-10-30 | Data transfer control apparatus, data transfer control system and data transfer control method |
| CA002252753A CA2252753A1 (en) | 1997-11-19 | 1998-11-03 | Data transfer control apparatus, data transfer control system and data transfer control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9317560A JPH11149444A (ja) | 1997-11-19 | 1997-11-19 | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11149444A true JPH11149444A (ja) | 1999-06-02 |
Family
ID=18089629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9317560A Pending JPH11149444A (ja) | 1997-11-19 | 1997-11-19 | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6513078B1 (ja) |
| EP (1) | EP0918289A3 (ja) |
| JP (1) | JPH11149444A (ja) |
| CA (1) | CA2252753A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001236305A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | 半導体集積回路及びデータ処理装置 |
| JP2007200245A (ja) * | 2006-01-30 | 2007-08-09 | Sharp Corp | システムバス制御装置、集積回路およびデータ処理システム |
| JP2009294853A (ja) * | 2008-06-04 | 2009-12-17 | Fujitsu Ltd | 情報処理装置、データ伝送装置及びデータ伝送方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7085875B1 (en) * | 2000-04-06 | 2006-08-01 | Avaya Communication Israel Ltd. | Modular switch with dynamic bus |
| EP1179785A1 (en) * | 2000-08-07 | 2002-02-13 | STMicroelectronics S.r.l. | Bus interconnect system |
| KR100450680B1 (ko) * | 2002-07-29 | 2004-10-01 | 삼성전자주식회사 | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 |
| JP2004164579A (ja) * | 2002-09-24 | 2004-06-10 | Sharp Corp | データバス幅変換装置およびデータ処理装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51139554A (en) | 1975-05-28 | 1976-12-01 | Katsuyuki Tanaka | Device for pointing wire blank |
| JPS57139836A (en) | 1981-02-25 | 1982-08-30 | Toshiba Corp | Bus controlling system |
| KR900007564B1 (ko) * | 1984-06-26 | 1990-10-15 | 모토로라 인코포레이티드 | 동적 버스를 갖는 데이터 처리기 |
| JPS63276155A (ja) | 1987-05-07 | 1988-11-14 | Fujitsu Ltd | バス多重制御方式 |
| US4933845A (en) * | 1987-09-04 | 1990-06-12 | Digital Equipment Corporation | Reconfigurable bus |
| JPH0242556A (ja) | 1988-08-03 | 1990-02-13 | Mitsubishi Electric Corp | バス制御方式 |
| JP2684793B2 (ja) | 1989-10-24 | 1997-12-03 | 松下電器産業株式会社 | 情報処理装置 |
| JPH03252847A (ja) | 1990-03-02 | 1991-11-12 | Nec Corp | システムバス調停方式 |
| JPH04225458A (ja) | 1990-12-27 | 1992-08-14 | Nec Eng Ltd | コンピュータ |
| EP0494056A3 (en) | 1990-12-31 | 1994-08-10 | Ibm | Dynamically partitionable and allocable bus structure |
| JPH0567055A (ja) | 1991-09-09 | 1993-03-19 | Hitachi Ltd | 外部バスを複数有するマルチプロセツサシステム |
| JPH05282242A (ja) | 1992-04-02 | 1993-10-29 | Toshiba Corp | バス制御方式 |
| US5423009A (en) | 1993-02-18 | 1995-06-06 | Sierra Semiconductor Corporation | Dynamic sizing bus controller that allows unrestricted byte enable patterns |
| JP3531074B2 (ja) | 1994-11-28 | 2004-05-24 | 富士通株式会社 | 記憶装置制御システム |
| JP3623997B2 (ja) | 1994-12-28 | 2005-02-23 | 富士通株式会社 | デジタル交換機間中継方式及びデジタル交換機 |
| WO1996041274A1 (en) | 1995-06-07 | 1996-12-19 | Advanced Micro Devices, Inc. | Dynamically reconfigurable data bus |
| JP3087942B2 (ja) | 1995-09-18 | 2000-09-18 | 日本電信電話株式会社 | フロー制御装置 |
| JPH09102924A (ja) | 1995-10-06 | 1997-04-15 | Matsushita Electric Ind Co Ltd | 映像データファイル装置 |
| US5812798A (en) | 1996-01-26 | 1998-09-22 | Motorola, Inc. | Data processing system for accessing an external device and method therefore |
| JPH09266484A (ja) | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | Ａｔｍ交換機 |
| JP3031610B2 (ja) | 1996-05-09 | 2000-04-10 | 日本電信電話株式会社 | Ａｔｍスイッチ |
| JP3903393B2 (ja) | 1996-05-31 | 2007-04-11 | シャープ株式会社 | バスシステム |
-
1997
- 1997-11-19 JP JP9317560A patent/JPH11149444A/ja active Pending
-
1998
- 1998-10-28 US US09/181,167 patent/US6513078B1/en not_active Expired - Fee Related
- 1998-10-30 EP EP98120590A patent/EP0918289A3/en not_active Withdrawn
- 1998-11-03 CA CA002252753A patent/CA2252753A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001236305A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | 半導体集積回路及びデータ処理装置 |
| JP2007200245A (ja) * | 2006-01-30 | 2007-08-09 | Sharp Corp | システムバス制御装置、集積回路およびデータ処理システム |
| JP2009294853A (ja) * | 2008-06-04 | 2009-12-17 | Fujitsu Ltd | 情報処理装置、データ伝送装置及びデータ伝送方法 |
| US8356240B2 (en) | 2008-06-04 | 2013-01-15 | Fujitsu Limited | Data transfering apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0918289A2 (en) | 1999-05-26 |
| EP0918289A3 (en) | 2001-04-11 |
| CA2252753A1 (en) | 1999-05-19 |
| US6513078B1 (en) | 2003-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5351043A (en) | Queueing protocol | |
| Bainbridge et al. | Chain: a delay-insensitive chip area interconnect | |
| US6373848B1 (en) | Architecture for a multi-port adapter with a single media access control (MAC) | |
| JP2788577B2 (ja) | フレーム変換方法及び装置 | |
| EP1045558B1 (en) | Very wide memory TDM switching system | |
| US6345310B1 (en) | Architecture for a multiple port adapter having a single media access control (MAC) with a single I/O port | |
| EP0276349A1 (en) | Apparatus for switching information between channels for synchronous information traffic and asynchronous data packets | |
| US8867573B2 (en) | Transferring data between asynchronous clock domains | |
| JP2005518018A5 (ja) | ||
| US7199732B1 (en) | Data converter with reduced component count for padded-protocol interface | |
| Skov | Implementation of physical and media access protocols for high-speed networks | |
| JPH11149444A (ja) | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 | |
| US20020021694A1 (en) | System for transmitting local area network (LAN) data frames through an asynchronous transfer mode (ATM) crossbar switch | |
| JP3753435B2 (ja) | Ａｔｍスイッチ・コア | |
| JPH0831073B2 (ja) | Ｉ／ｏハンドラ− | |
| KR100263430B1 (ko) | 핀이 감소된 칩의 입력/출력 인터페이스 | |
| JP3103298B2 (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| KR100617386B1 (ko) | 네트웍 온 칩 어플리케이션을 위한 버터플라이 팻-트리를사용한 비동기 스위치 회로 | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| Hill | Design and Applications for the IMS C004 | |
| KR100350465B1 (ko) | 선입선출 메모리를 이용한 동기화 장치 및 방법 | |
| EP0351959A2 (en) | Multi-channel controller | |
| JP3921407B2 (ja) | データ転送におけるデータ監視システムおよびデータ監視方法 | |
| GB2286099A (en) | Modular communication system with allocatable bandwidth | |
| JPH07117927B2 (ja) | スイッチ方式パーソナルコンピュータ相互接続装置 |