JP3921407B2 - データ転送におけるデータ監視システムおよびデータ監視方法 - Google Patents
データ転送におけるデータ監視システムおよびデータ監視方法 Download PDFInfo
- Publication number
- JP3921407B2 JP3921407B2 JP2002096005A JP2002096005A JP3921407B2 JP 3921407 B2 JP3921407 B2 JP 3921407B2 JP 2002096005 A JP2002096005 A JP 2002096005A JP 2002096005 A JP2002096005 A JP 2002096005A JP 3921407 B2 JP3921407 B2 JP 3921407B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- enable signal
- transceiver
- dummy
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ転送におけるデータ監視システムおよびデータ監視方法に関し、特に、トランシーバ装置での高速データ転送において、１：ＮのＤＥＭＵＸ処理時にダミーデータの個数を監視し、ＤＥＭＵＸ処理後、ダミーデータをクロック周期単位に追加および削除可能なデータ監視システムおよびデータ監視方法に関する。
【０００２】
【従来の技術】
従来、複数のトランシーバ装置を動作させてデータの送受信を行う場合においては、各トランシーバ装置に入力されるデータから得られたリードイネーブル信号を用いて各トランシーバ装置を独立に動作させる方法と、同期マスタ用のトランシーバ装置から出力されたリードイネーブル信号を用いて各トランシーバ装置を同期させて動作させる方法がある。
【０００３】
以下では、図３に示す従来のトランシーバ装置の構成例と、図４に示す各信号のタイミングチャートを用いて、上記の動作について説明する。
【０００４】
図３に示すように、同期マスター装置であるトランシーバ装置Ａ３０１は、データ変換装置３０３と同期制御装置３０６により構成される。
【０００５】
データ変換装置３０３には、装置を動作させるためのクロック信号ＣＬＫ１０００Ａ３２２（図４のＣＬＫ１０００Ａ４０１に相当）が、クロック装置等の外部装置（図示せず）から入力される。このクロック信号ＣＬＫ１０００Ａ３２２の周波数は、一例として、１ＧＨｚとする。
【０００６】
このような高速なクロック信号ＣＬＫ１０００Ａ３２２と同じ速度（１Ｇｂｐｓ）のシリアルデータ３０２（図４のＤＡＴＡ＜９−０＞４０２に相当）の転送を行う場合、現在のデバイスでは動作周波数に限界があるので、書き込み／読み出し処理を行う前に１：ＮのＤＥＭＵＸ処理を行なう必要がある。なお、このＤＥＭＵＸ処理は、データ変換装置内に付加されたＤＥＭＵＸ装置（図示せず）により実現されるものとする。データ変換装置３０３は、受信したシリアルデータ３０２をＤＥＭＵＸ装置により、パラレルデータ３０４（図４のＤＡＴＡＯ＜１９−１０＞４０４およびＤＡＴＡＯ＜９−０＞４０５）として出力する。（ＤＥＭＵＸ処理の詳細に関しては後述）
また、パラレルデータ３０４内におけるユーザデータ（図４の４１０）の先頭および存在を示す信号であるライトイネーブル信号３０５（図４の４０６）が、シリアルデータ３０２から生成される。このライトイネーブル信号３０５は、例えば、シリアルデータ３０２のヘッダ（図４の４０７）に書き込まれている情報を用いて生成されるものであり、後段の同期制御装置３０６においてパラレルデータ３０４を書き込むための制御信号として使用される。
【０００７】
また、同期制御装置３０６は、パラレルデータ３０４、ライトイネーブル信号３０５を受信する。そして、同期制御装置３０６は、ライトイネーブル信号３０５によりユーザデータ４１０の位置を判断した上で、パラレルデータ３０４を同期制御装置３０６内のバッファ（図示せず）に書き込む。さらに、書き込んだパラレルデータ３０４の読み出し時に、同期制御装置３０６は、入力されるライトイネーブル信号３０５を用いてリードイネーブル信号３０８を生成する。このリードイネーブル信号３０８は、例えば、パラレルデータ３０４のヘッダ（図４の４１１）に書き込まれている情報を用いて生成されるものである。
【０００８】
なお、トランシーバ装置Ｂ３０９〜Ｎ３１６に関しても、基本的にはトランシーバ装置Ａ３０１と構成、動作は同様である。ただし、例えば、トランシーバ装置Ｂ３０９においては、２種類のリードイネーブル信号３０８および３１２のどちらか一方を同期設定信号３１３によりセレクト装置３１４で選択し、マスタのトランシーバ装置Ａ３０１に対する同期（または非同期）の読み出し制御を行っている。また、同期設定信号３１３は、各トランシーバ装置の管理制御装置等（図示せず）から、セレクト装置の制御信号としてトランシーバ装置Ｂ３０９〜Ｎ３１６に入力される信号である。
【０００９】
以下では、マスタのトランシーバ装置Ａ３０１に同期あるいは非同期の場合のユーザデータ４１０の読み出し動作について、一例として、トランシーバ装置Ｂ３０９を用いて説明する。
【００１０】
トランシーバ装置Ｂ３０９内のセレクト装置３１４には、図３に示すように、同期マスター装置であるトランシーバ装置Ａ３０１内の同期制御装置３０６から出力されるリードイネーブル信号３０８、トランシーバ装置Ｂ３０９内の同期制御装置３１１から出力されるリードイネーブル信号３１２、管理制御装置等（図示せず）から出力される同期設定信号３１３の３種類の信号が入力される。
【００１１】
ここで、同期設定信号３１３による同期指示があった場合（例えば、同期設定信号３１３が“Ｈ”）は、セレクト装置３１４においてリードイネーブル信号３０８を選択し、同期制御装置３１１に対してリードイネーブル信号３１５として出力する。このリードイネーブル信号３１５によりマスタのトランシーバ装置Ａ３０１に同期した状態で、トランシーバ装置Ｂ３０９内の同期制御装置３１１は自装置内に書き込まれたユーザデータ４１０を読み出す。
【００１２】
一方、同期設定信号３１３による同期指示がない場合（例えば、同期設定信号３１３が“Ｌ”）は、セレクト装置３１４においてリードイネーブル信号３１２を選択し、同期制御装置３１１に対してリードイネーブル信号３１５として出力する。ここで、リードイネーブル信号３１２は、トランシーバ装置Ｂ３０９内にある同期制御装置３１１から出力される信号であるので、マスタのトランシーバ装置Ａ３０１と非同期の状態でユーザデータ４１０を読み出すこととなる。
【００１３】
次に、ＤＥＭＵＸ処理の詳細に関して説明する。一例として、図４に示すように、１ＧＨｚクロック信号であるＣＬＫ１０００Ａ４０１に同期した１ＧｂｐｓのシリアルのＤＡＴＡ＜９−０＞４０２を、５００ＭＨｚクロック信号であるＣＬＫ５００Ａ４０３を用いてＤＥＭＵＸ処理を行なう場合を考える。なお、５００ＭＨｚクロック信号ＣＬＫ５００Ａ４０３は、例えば、データ変換装置３０３，３１０，３１７内にあるクロック分周回路（図示せず）により、１ＧＨｚクロック信号ＣＬＫ１０００Ａ４０１から生成されるものとする。
【００１４】
トランシーバ装置としての平均ビットレートを考慮すると、例えば、ＤＥＭＵＸ前の１Ｇｂｐｓの速度を持つＤＡＴＡ＜９−０＞４０２の１０ｂｉｔ相当が、５００Ｍｂｐｓの速度を持つＤＡＴＡＯ＜１９−１０＞４０４とＤＡＴＡＯ＜９−０＞４０５の計２０ｂｉｔ相当のデータにＤＥＭＵＸされる。なお、ＤＥＭＵＸ後のＤＡＴＡＯ＜１９−１０＞４０４、ＤＡＴＡＯ＜９−０＞４０５においても、ユーザデータ４１０の先頭および存在をライトイネーブル信号４０６で識別可能である。すなわち、ライトイネーブル信号４０６が“Ｌ”の時はヘッダ４１１、ダミーデータ４１２がデータ変換装置から出力され、ライトイネーブル信号４０６が“Ｈ”の時はユーザデータ４１０が出力される。
【００１５】
ここで、ＤＡＴＡ＜９−０＞４０２のダミーデータ４０８が、１ＧＨｚクロックであるＣＬＫ１０００Ａ４０１に対して偶数クロック倍の周期（図４の例では４クロック周期）であれば、ＤＥＭＵＸ時に５００ＭＨｚクロックであるＣＬＫ５００Ａ４０３のクロック周期毎にダミーデータ４１２が切り分けられる。よって、後段の同期制御装置でダミーデータ４１２も含めたＤＡＴＡＯ＜１９−１０＞４０４とＤＡＴＡＯ＜９−０＞４０５の同期がとれる。
【００１６】
【発明が解決しようとする課題】
上記の従来技術においては、図５に示すように、１ＧＨｚクロックであるＣＬＫ１０００Ａ５０１（図４のＣＬＫ１０００Ａ４０１に相当）に同期したＤＡＴＡ＜９−０＞５０２（図４のＤＡＴＡ＜９−０＞４０２に相当）のダミーデータ５０３において、トランシーバ装置として平均ビットレートのマッチングを実現するために、ダミーデータ数が調整される場合がある。このような場合には、ダミーデータ５０３の数がＣＬＫ１０００Ａ５０１に対して奇数クロック倍の周期（図５の例では３クロック周期）となる。
【００１７】
このような場合には、ＤＥＭＵＸ処理後のＤＡＴＡＯ＜１９−１０＞５０５、ＤＡＴＡＯ＜９−０＞５０６のあるタイミング（○印で囲んだ部分）においては、ダミーデータ５０７とユーザデータ５０８が混在してＤＥＭＵＸされてしまう。よって、図４のライトイネーブル信号４０６に相当する信号のみを用いてユーザデータの先頭および存在を識別するのは困難となり、後段の同期制御装置でのデータの書き込み、および同期化も困難となるという問題があった。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明のデータ転送におけるデータ監視システムにおいては、受信したシリアルデータを第1のパラレルデータに変換し、該第１のパラレルデータに１：Ｎ（２以上の整数）のデマルチプレクサ処理を行い第２のパラレルデータとして出力するデータ変換装置と、前記第２のパラレルデータに含まれるダミーデータをクロック周期単位に区別し、該ダミーデータの数がＮの倍数以外の場合、Ｎの倍数以外の該ダミーデータ受信毎に該ダミーデータの数がＮの倍数となるようダミーデータの追加、削除を行い、かつ前記第２のパラレルデータの書き込み制御のためのライトイネーブル信号を出力するデータ監視装置と、前記ライトイネーブル信号を用いて前記第２のパラレルデータの書き込み処理を行い、かつ書き込まれた該第２のパラレルデータを第１のリードイネーブル信号を用いて読み出す同期制御装置と、から構成されることを特徴とする。
【００１９】
このような構成を採用することにより、高速データに対して１：ＮのＤＥＭＵＸ処理を行う場合に、トランシーバ装置内のデータ監視装置で入力されるダミーデータが、ＤＥＭＵＸ処理前のクロックに対しダミーデータ数がＮの倍数になっているかを監視し、Ｎの倍数以外と判断した時はダミーデータ数がＮの倍数となるようにダミーデータの追加／削除処理を行う。これにより、複数のトランシーバ装置が容易に同期可能となる。
【００２０】
【発明の実施の形態】
以下では、図１および図２を参照しつつ、本発明の実施例について詳細に説明する。
【００２１】
図１は本発明のトランシーバ装置の全体構成例である。マスター装置であるトランシーバ装置Ａ１０１は、データ変換装置１０３、データ監視装置１０５、同期制御装置１０８により構成されている。すなわち、本願発明のマスタのトランシーバ装置Ａ１０１は、従来例のマスタトランシーバ装置Ａ３０１に、新たにデータ監視装置１０５を追加した構成となっている。
【００２２】
ここで、データ変換装置１０３においては、高速のシリアルデータ１０２と高速のクロック信号ＣＬＫ１０００Ａ１２４が入力される。そして、高速のシリアルデータ１０２の１：ＮのＤＥＭＵＸ処理を行った上で、低速のパラレルデータ１０４に変換して出力する。
【００２３】
また、データ監視装置１０５においては、パラレルデータ１０４が入力され、ダミーデータ数の監視（詳細は後述）が行われる。そして、監視処理済みのパラレルデータ１０６、およびライトイネーブル信号１０７を出力する。
【００２４】
さらに、同期制御装置１０８においては、パラレルデータ１０６、ライトイネーブル信号１０７が入力される。そして、同期制御装置１０８は、ライトイネーブル信号１０７によりパラレルデータ１０６内のユーザデータの位置を判断した上で、パラレルデータ１０６を同期制御装置１０８内のバッファ（図示せず）に書き込む。さらに、書き込んだパラレルデータ１０６の読み出し時に、同期制御装置１０８は、入力されるライトイネーブル信号１０７を用いてリードイネーブル信号１１０を生成する。このリードイネーブル信号１１０は、例えば、パラレルデータ１０６のヘッダに書き込まれている情報を用いて生成されるものである。
【００２５】
なお、トランシーバ装置Ｂ１１１〜Ｎ１１８に関しても、基本的にはトランシーバ装置Ａ１０１と構成、動作は同様である。ただし、例えば、トランシーバ装置Ｂ１１１においては、２種類のリードイネーブル信号１１０および１１４のどちらか一方を同期設定信号１１５によりセレクト装置１１６で選択し、マスタのトランシーバ装置Ａ１０１に対する同期（または非同期）の読み出し制御を行っている。また、同期設定信号１１５は、各トランシーバ装置の管理制御装置等（図示せず）から、セレクト装置の制御信号としてトランシーバ装置Ｂ１１１〜Ｎ１１８に入力される信号である。
【００２６】
以下では、マスタのトランシーバ装置Ａ１０１に同期したユーザデータの読み出し動作について、一例として、トランシーバ装置Ｂ１１１の場合を説明する。
【００２７】
トランシーバ装置Ｂ１１１内のセレクト装置１１６には、図１に示すように、同期マスター装置であるトランシーバ装置Ａ１０１内の同期制御装置１０８から出力されるリードイネーブル信号１１０、トランシーバ装置Ｂ１１１内の同期制御装置１１３から出力されるリードイネーブル信号１１４、管理制御装置等（図示せず）から出力される同期設定信号１１５の３種類の信号が入力される。
【００２８】
ここで、同期設定信号１１５による同期指示があった場合（例えば、同期設定信号１１５が“Ｈ”）は、セレクト装置１１６においてリードイネーブル信号１１０を選択し、同期制御装置１１３に対してリードイネーブル信号１１７として出力する。このリードイネーブル信号１１７によりマスタのトランシーバ装置Ａ１０１に同期した状態で、トランシーバ装置Ｂ１１１内の同期制御装置１１３は自装置内に書き込まれたユーザデータを読み出す。
【００２９】
一方、同期設定信号１１５による同期指示がない場合（例えば、同期設定信号１１５が“Ｌ”）は、セレクト装置１１６においてリードイネーブル信号１１４を選択し、同期制御装置１１３に対してリードイネーブル信号１１７として出力する。ここで、リードイネーブル信号１１７は、トランシーバ装置Ｂ１１１内にある同期制御装置１１３から出力される信号であるので、マスタのトランシーバ装置Ａ１０１と非同期の状態でユーザデータを読み出すこととなる。
【００３０】
次に、本願発明により実現される、データ変換装置から出力されるデータに対する具体的なデータ監視方法について、図２を参照しながら詳細を説明する。
【００３１】
一例として、図２に示すような、高速の１ＧＨｚクロック信号であるＣＬＫ１０００Ａ２０１が、クロック装置等の外部装置（図示せず）から各トランシーバ装置のデータ変換装置に入力されるものとする。各データ変換装置には、高速クロック信号ＣＬＫ１０００Ａ２０１に同期した１Ｇｂｐｓの速度を持つパラレルのＤＡＴＡ＜９−０＞２０２も入力される。
【００３２】
このような高速なデータの転送を行う場合には、上述の従来例と同様、データ変換装置内に付加されたＤＥＭＵＸ装置（図示せず）により、１：ＮのＤＥＭＵＸ処理を行う必要がある。
【００３３】
一例として、図２に示すように、１ＧｂｐｓのＤＡＴＡ＜９−０＞２０２を、５００ＭＨｚクロックであるＣＬＫ５００Ａ２０３を用いてＤＥＭＵＸ処理を行う場合を考える。なお、５００ＭＨｚクロック信号ＣＬＫ５００Ａ２０３は、例えば、データ変換装置１０３等の中にあるクロック分周回路（図示せず）により１ＧＨｚクロック信号ＣＬＫ１０００Ａ２０１から生成されるものとする。
【００３４】
トランシーバ装置としての平均ビットレートを考慮すると、例えば、ＤＥＭＵＸ前の１Ｇｂｐｓの速度を持つＤＡＴＡ＜９−０＞２０２の１０ｂｉｔ相当が、５００Ｍｂｐｓの速度を持つＤＡＴＡＯ＜１９−１０＞２０４とＤＡＴＡＯ＜９−０＞２０５の計２０ｂｉｔ相当のデータにＤＥＭＵＸされる。
【００３５】
ここで、[発明が解決しようとする課題］で述べた様に、トランシーバ装置として平均ビットレートのマッチングを実現するために、ダミーデータ数が調整される場合には、ダミーデータ２０７の数がＣＬＫ１０００Ａ２０１に対して奇数クロック倍の周期（図２の例では３クロック周期）となる。このような場合には、ＤＥＭＵＸ処理後のＤＡＴＡＯ＜１９−１０＞２０４、ＤＡＴＡＯ＜９−０＞２０５のあるタイミング（図２上側の○印で囲んだ部分）においては、ダミーデータ２０９，２０９’とユーザデータ２１０，２１０’が混在してＤＥＭＵＸされてしまう。
【００３６】
このような状態のＤＡＴＡＯ＜１９−１０＞２０４、ＤＡＴＡＯ＜９−０＞２０５が、ダミーデータの数を監視しているデータ監視装置に入力されることとなる。そして、データ監視装置において、ＤＥＭＵＸ処理前のダミーデータ２０７の数が、ＣＬＫ５００Ａ２０３の奇数クロック倍の周期（図２の例では３クロック周期）であり、ダミーデータ２０９とユーザデータ２１０が混在してＤＥＭＵＸされていると判断された場合には、ダミーデータ２０９に相当するダミーデータを１クロック周期分削除する。
【００３７】
また、ダミーデータ２０７より時間的に後に受信したダミーデータ２０７’が、やはりＣＬＫ１０００Ａ２０１の奇数クロック倍の周期（図２の例では３クロック周期）であり、ダミーデータ２０９’とユーザデータ２１０’が混在してＤＥＭＵＸされているとデータ監視装置において判断された場合には、ユーザデータ２１０’の位置にダミーデータ２１４’を１クロック周期分追加する。
【００３８】
これらのデータ監視処理により、データの平均ビットレートの変動は抑えられ、かつＤＡＴＡＯ＜１９−１０＞２１１、ＤＡＴＡＯ＜９−０＞２１２のあるタイミング（図２下側の○印で囲んだ部分）においては、ダミーデータ２１３，２１３’，２１４，２１４’のみとなり、ユーザデータと混在することが無くなる。
【００３９】
従って、データ監視装置において、ダミーデータの追加および削除を行うことにより、従来例に述べた課題を解決することが可能となる。すなわち、ライトイネーブル信号２１５のみを用いて、データ監視処理後のＤＡＴＡＯ＜１９−１０＞２１１、ＤＡＴＡＯ＜９−０＞２１２におけるユーザデータの先頭および存在を識別することが可能となり、後段の同期制御装置でのデータの書き込み、および同期化も簡易に行えるようになる。
【００４０】
【発明の効果】
本発明は、以下に記載するような効果を奏する。
【００４１】
第一の効果は、１：ＮのＤＥＭＵＸ処理後にデータ監視装置においてダミーデータの数を監視し、ダミーデータ数がＤＥＭＵＸ処理前のクロックに対しＮの倍数以外と判断した場合、Ｎの倍数以外のダミーデータを受信する毎にダミーデータ数がＮの倍数となるようダミーデータの追加、削除を行うことが可能となるので、データ監視装置の後段の同期制御装置におけるユーザーデータの書き込み、およびトランシーバ装置間の同期化が容易となる。
【００４２】
第二の効果は、ダミーデータの追加および削除を行うことにより、ＤＥＭＵＸ処理後のデータにおける平均ビットレートの変動が抑えられ、平均ビットレートの保証も可能となる。
【００４３】
第三の効果は、１：ＮのＤＥＭＵＸ処理後にダミーデータのデータ数を監視するという簡易な方法で、ＤＥＭＵＸ後のクロック単位毎にユーザデータの先頭および存在を識別することが可能となるので、識別を行うための回路の規模／消費電力の削減が図れるようになる。
【図面の簡単な説明】
【図１】本発明のトランシーバ装置の構成例を示すブロック図である。
【図２】本発明において、各信号のタイミングチャートを示す図である。
【図３】従来のトランシーバ装置の構成例を示すブロック図である。
【図４】従来例において、各信号のタイミングチャートを示す図である。
【図５】従来例において、各信号のタイミングチャートを示す図である。
【符号の説明】
１０１，３０１ トランシーバ装置Ａ
１０２，３０２ シリアルデータ
１０３，３０３，３１０，３１７ データ変換装置
１０４，１０６，１０９，３０４，３０７ パラレルデータ
１０５，１１２，１１９ データ監視装置
１０７，２１５，３０５，４０６ ライトイネーブル信号
１０８，１１３，１２０，３０６，３１１，３１８ 同期制御装置
１１０，１１４、１１７，１２１，１２３，３０８，３１２，３１５，３１９，３２１ リードイネーブル信号
１１１，３０９ トランシーバ装置Ｂ
１１５，３１３ 同期設定信号
１１６，１２２，３１４，３２０ セレクト装置
１１８，３１６ トランシーバ装置Ｎ
２０６，４０７，４１１ ヘッダ
２０７，２０７’，２０９，２０９’，２１３，２１３’，２１４，２１４’，４０８，４１２，５０３，５０７ ダミーデータ
２０８，２１０，２１０’，４０９，４１０，５０８ ユーザデータ
１２４，２０１，３２２，４０１，５０１ ＣＬＫ１０００Ａ
２０２，４０２，５０２ ＤＡＴＡ＜９−０＞
２０３，４０３，５０４ ＣＬＫ５００Ａ
２０４，２１１，４０４，５０５ ＤＡＴＡＯ＜１９−１０＞
２０５，２１２，４０５，５０６ ＤＡＴＡＯ＜９−０＞
【発明の属する技術分野】
本発明は、データ転送におけるデータ監視システムおよびデータ監視方法に関し、特に、トランシーバ装置での高速データ転送において、１：ＮのＤＥＭＵＸ処理時にダミーデータの個数を監視し、ＤＥＭＵＸ処理後、ダミーデータをクロック周期単位に追加および削除可能なデータ監視システムおよびデータ監視方法に関する。
【０００２】
【従来の技術】
従来、複数のトランシーバ装置を動作させてデータの送受信を行う場合においては、各トランシーバ装置に入力されるデータから得られたリードイネーブル信号を用いて各トランシーバ装置を独立に動作させる方法と、同期マスタ用のトランシーバ装置から出力されたリードイネーブル信号を用いて各トランシーバ装置を同期させて動作させる方法がある。
【０００３】
以下では、図３に示す従来のトランシーバ装置の構成例と、図４に示す各信号のタイミングチャートを用いて、上記の動作について説明する。
【０００４】
図３に示すように、同期マスター装置であるトランシーバ装置Ａ３０１は、データ変換装置３０３と同期制御装置３０６により構成される。
【０００５】
データ変換装置３０３には、装置を動作させるためのクロック信号ＣＬＫ１０００Ａ３２２（図４のＣＬＫ１０００Ａ４０１に相当）が、クロック装置等の外部装置（図示せず）から入力される。このクロック信号ＣＬＫ１０００Ａ３２２の周波数は、一例として、１ＧＨｚとする。
【０００６】
このような高速なクロック信号ＣＬＫ１０００Ａ３２２と同じ速度（１Ｇｂｐｓ）のシリアルデータ３０２（図４のＤＡＴＡ＜９−０＞４０２に相当）の転送を行う場合、現在のデバイスでは動作周波数に限界があるので、書き込み／読み出し処理を行う前に１：ＮのＤＥＭＵＸ処理を行なう必要がある。なお、このＤＥＭＵＸ処理は、データ変換装置内に付加されたＤＥＭＵＸ装置（図示せず）により実現されるものとする。データ変換装置３０３は、受信したシリアルデータ３０２をＤＥＭＵＸ装置により、パラレルデータ３０４（図４のＤＡＴＡＯ＜１９−１０＞４０４およびＤＡＴＡＯ＜９−０＞４０５）として出力する。（ＤＥＭＵＸ処理の詳細に関しては後述）
また、パラレルデータ３０４内におけるユーザデータ（図４の４１０）の先頭および存在を示す信号であるライトイネーブル信号３０５（図４の４０６）が、シリアルデータ３０２から生成される。このライトイネーブル信号３０５は、例えば、シリアルデータ３０２のヘッダ（図４の４０７）に書き込まれている情報を用いて生成されるものであり、後段の同期制御装置３０６においてパラレルデータ３０４を書き込むための制御信号として使用される。
【０００７】
また、同期制御装置３０６は、パラレルデータ３０４、ライトイネーブル信号３０５を受信する。そして、同期制御装置３０６は、ライトイネーブル信号３０５によりユーザデータ４１０の位置を判断した上で、パラレルデータ３０４を同期制御装置３０６内のバッファ（図示せず）に書き込む。さらに、書き込んだパラレルデータ３０４の読み出し時に、同期制御装置３０６は、入力されるライトイネーブル信号３０５を用いてリードイネーブル信号３０８を生成する。このリードイネーブル信号３０８は、例えば、パラレルデータ３０４のヘッダ（図４の４１１）に書き込まれている情報を用いて生成されるものである。
【０００８】
なお、トランシーバ装置Ｂ３０９〜Ｎ３１６に関しても、基本的にはトランシーバ装置Ａ３０１と構成、動作は同様である。ただし、例えば、トランシーバ装置Ｂ３０９においては、２種類のリードイネーブル信号３０８および３１２のどちらか一方を同期設定信号３１３によりセレクト装置３１４で選択し、マスタのトランシーバ装置Ａ３０１に対する同期（または非同期）の読み出し制御を行っている。また、同期設定信号３１３は、各トランシーバ装置の管理制御装置等（図示せず）から、セレクト装置の制御信号としてトランシーバ装置Ｂ３０９〜Ｎ３１６に入力される信号である。
【０００９】
以下では、マスタのトランシーバ装置Ａ３０１に同期あるいは非同期の場合のユーザデータ４１０の読み出し動作について、一例として、トランシーバ装置Ｂ３０９を用いて説明する。
【００１０】
トランシーバ装置Ｂ３０９内のセレクト装置３１４には、図３に示すように、同期マスター装置であるトランシーバ装置Ａ３０１内の同期制御装置３０６から出力されるリードイネーブル信号３０８、トランシーバ装置Ｂ３０９内の同期制御装置３１１から出力されるリードイネーブル信号３１２、管理制御装置等（図示せず）から出力される同期設定信号３１３の３種類の信号が入力される。
【００１１】
ここで、同期設定信号３１３による同期指示があった場合（例えば、同期設定信号３１３が“Ｈ”）は、セレクト装置３１４においてリードイネーブル信号３０８を選択し、同期制御装置３１１に対してリードイネーブル信号３１５として出力する。このリードイネーブル信号３１５によりマスタのトランシーバ装置Ａ３０１に同期した状態で、トランシーバ装置Ｂ３０９内の同期制御装置３１１は自装置内に書き込まれたユーザデータ４１０を読み出す。
【００１２】
一方、同期設定信号３１３による同期指示がない場合（例えば、同期設定信号３１３が“Ｌ”）は、セレクト装置３１４においてリードイネーブル信号３１２を選択し、同期制御装置３１１に対してリードイネーブル信号３１５として出力する。ここで、リードイネーブル信号３１２は、トランシーバ装置Ｂ３０９内にある同期制御装置３１１から出力される信号であるので、マスタのトランシーバ装置Ａ３０１と非同期の状態でユーザデータ４１０を読み出すこととなる。
【００１３】
次に、ＤＥＭＵＸ処理の詳細に関して説明する。一例として、図４に示すように、１ＧＨｚクロック信号であるＣＬＫ１０００Ａ４０１に同期した１ＧｂｐｓのシリアルのＤＡＴＡ＜９−０＞４０２を、５００ＭＨｚクロック信号であるＣＬＫ５００Ａ４０３を用いてＤＥＭＵＸ処理を行なう場合を考える。なお、５００ＭＨｚクロック信号ＣＬＫ５００Ａ４０３は、例えば、データ変換装置３０３，３１０，３１７内にあるクロック分周回路（図示せず）により、１ＧＨｚクロック信号ＣＬＫ１０００Ａ４０１から生成されるものとする。
【００１４】
トランシーバ装置としての平均ビットレートを考慮すると、例えば、ＤＥＭＵＸ前の１Ｇｂｐｓの速度を持つＤＡＴＡ＜９−０＞４０２の１０ｂｉｔ相当が、５００Ｍｂｐｓの速度を持つＤＡＴＡＯ＜１９−１０＞４０４とＤＡＴＡＯ＜９−０＞４０５の計２０ｂｉｔ相当のデータにＤＥＭＵＸされる。なお、ＤＥＭＵＸ後のＤＡＴＡＯ＜１９−１０＞４０４、ＤＡＴＡＯ＜９−０＞４０５においても、ユーザデータ４１０の先頭および存在をライトイネーブル信号４０６で識別可能である。すなわち、ライトイネーブル信号４０６が“Ｌ”の時はヘッダ４１１、ダミーデータ４１２がデータ変換装置から出力され、ライトイネーブル信号４０６が“Ｈ”の時はユーザデータ４１０が出力される。
【００１５】
ここで、ＤＡＴＡ＜９−０＞４０２のダミーデータ４０８が、１ＧＨｚクロックであるＣＬＫ１０００Ａ４０１に対して偶数クロック倍の周期（図４の例では４クロック周期）であれば、ＤＥＭＵＸ時に５００ＭＨｚクロックであるＣＬＫ５００Ａ４０３のクロック周期毎にダミーデータ４１２が切り分けられる。よって、後段の同期制御装置でダミーデータ４１２も含めたＤＡＴＡＯ＜１９−１０＞４０４とＤＡＴＡＯ＜９−０＞４０５の同期がとれる。
【００１６】
【発明が解決しようとする課題】
上記の従来技術においては、図５に示すように、１ＧＨｚクロックであるＣＬＫ１０００Ａ５０１（図４のＣＬＫ１０００Ａ４０１に相当）に同期したＤＡＴＡ＜９−０＞５０２（図４のＤＡＴＡ＜９−０＞４０２に相当）のダミーデータ５０３において、トランシーバ装置として平均ビットレートのマッチングを実現するために、ダミーデータ数が調整される場合がある。このような場合には、ダミーデータ５０３の数がＣＬＫ１０００Ａ５０１に対して奇数クロック倍の周期（図５の例では３クロック周期）となる。
【００１７】
このような場合には、ＤＥＭＵＸ処理後のＤＡＴＡＯ＜１９−１０＞５０５、ＤＡＴＡＯ＜９−０＞５０６のあるタイミング（○印で囲んだ部分）においては、ダミーデータ５０７とユーザデータ５０８が混在してＤＥＭＵＸされてしまう。よって、図４のライトイネーブル信号４０６に相当する信号のみを用いてユーザデータの先頭および存在を識別するのは困難となり、後段の同期制御装置でのデータの書き込み、および同期化も困難となるという問題があった。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明のデータ転送におけるデータ監視システムにおいては、受信したシリアルデータを第1のパラレルデータに変換し、該第１のパラレルデータに１：Ｎ（２以上の整数）のデマルチプレクサ処理を行い第２のパラレルデータとして出力するデータ変換装置と、前記第２のパラレルデータに含まれるダミーデータをクロック周期単位に区別し、該ダミーデータの数がＮの倍数以外の場合、Ｎの倍数以外の該ダミーデータ受信毎に該ダミーデータの数がＮの倍数となるようダミーデータの追加、削除を行い、かつ前記第２のパラレルデータの書き込み制御のためのライトイネーブル信号を出力するデータ監視装置と、前記ライトイネーブル信号を用いて前記第２のパラレルデータの書き込み処理を行い、かつ書き込まれた該第２のパラレルデータを第１のリードイネーブル信号を用いて読み出す同期制御装置と、から構成されることを特徴とする。
【００１９】
このような構成を採用することにより、高速データに対して１：ＮのＤＥＭＵＸ処理を行う場合に、トランシーバ装置内のデータ監視装置で入力されるダミーデータが、ＤＥＭＵＸ処理前のクロックに対しダミーデータ数がＮの倍数になっているかを監視し、Ｎの倍数以外と判断した時はダミーデータ数がＮの倍数となるようにダミーデータの追加／削除処理を行う。これにより、複数のトランシーバ装置が容易に同期可能となる。
【００２０】
【発明の実施の形態】
以下では、図１および図２を参照しつつ、本発明の実施例について詳細に説明する。
【００２１】
図１は本発明のトランシーバ装置の全体構成例である。マスター装置であるトランシーバ装置Ａ１０１は、データ変換装置１０３、データ監視装置１０５、同期制御装置１０８により構成されている。すなわち、本願発明のマスタのトランシーバ装置Ａ１０１は、従来例のマスタトランシーバ装置Ａ３０１に、新たにデータ監視装置１０５を追加した構成となっている。
【００２２】
ここで、データ変換装置１０３においては、高速のシリアルデータ１０２と高速のクロック信号ＣＬＫ１０００Ａ１２４が入力される。そして、高速のシリアルデータ１０２の１：ＮのＤＥＭＵＸ処理を行った上で、低速のパラレルデータ１０４に変換して出力する。
【００２３】
また、データ監視装置１０５においては、パラレルデータ１０４が入力され、ダミーデータ数の監視（詳細は後述）が行われる。そして、監視処理済みのパラレルデータ１０６、およびライトイネーブル信号１０７を出力する。
【００２４】
さらに、同期制御装置１０８においては、パラレルデータ１０６、ライトイネーブル信号１０７が入力される。そして、同期制御装置１０８は、ライトイネーブル信号１０７によりパラレルデータ１０６内のユーザデータの位置を判断した上で、パラレルデータ１０６を同期制御装置１０８内のバッファ（図示せず）に書き込む。さらに、書き込んだパラレルデータ１０６の読み出し時に、同期制御装置１０８は、入力されるライトイネーブル信号１０７を用いてリードイネーブル信号１１０を生成する。このリードイネーブル信号１１０は、例えば、パラレルデータ１０６のヘッダに書き込まれている情報を用いて生成されるものである。
【００２５】
なお、トランシーバ装置Ｂ１１１〜Ｎ１１８に関しても、基本的にはトランシーバ装置Ａ１０１と構成、動作は同様である。ただし、例えば、トランシーバ装置Ｂ１１１においては、２種類のリードイネーブル信号１１０および１１４のどちらか一方を同期設定信号１１５によりセレクト装置１１６で選択し、マスタのトランシーバ装置Ａ１０１に対する同期（または非同期）の読み出し制御を行っている。また、同期設定信号１１５は、各トランシーバ装置の管理制御装置等（図示せず）から、セレクト装置の制御信号としてトランシーバ装置Ｂ１１１〜Ｎ１１８に入力される信号である。
【００２６】
以下では、マスタのトランシーバ装置Ａ１０１に同期したユーザデータの読み出し動作について、一例として、トランシーバ装置Ｂ１１１の場合を説明する。
【００２７】
トランシーバ装置Ｂ１１１内のセレクト装置１１６には、図１に示すように、同期マスター装置であるトランシーバ装置Ａ１０１内の同期制御装置１０８から出力されるリードイネーブル信号１１０、トランシーバ装置Ｂ１１１内の同期制御装置１１３から出力されるリードイネーブル信号１１４、管理制御装置等（図示せず）から出力される同期設定信号１１５の３種類の信号が入力される。
【００２８】
ここで、同期設定信号１１５による同期指示があった場合（例えば、同期設定信号１１５が“Ｈ”）は、セレクト装置１１６においてリードイネーブル信号１１０を選択し、同期制御装置１１３に対してリードイネーブル信号１１７として出力する。このリードイネーブル信号１１７によりマスタのトランシーバ装置Ａ１０１に同期した状態で、トランシーバ装置Ｂ１１１内の同期制御装置１１３は自装置内に書き込まれたユーザデータを読み出す。
【００２９】
一方、同期設定信号１１５による同期指示がない場合（例えば、同期設定信号１１５が“Ｌ”）は、セレクト装置１１６においてリードイネーブル信号１１４を選択し、同期制御装置１１３に対してリードイネーブル信号１１７として出力する。ここで、リードイネーブル信号１１７は、トランシーバ装置Ｂ１１１内にある同期制御装置１１３から出力される信号であるので、マスタのトランシーバ装置Ａ１０１と非同期の状態でユーザデータを読み出すこととなる。
【００３０】
次に、本願発明により実現される、データ変換装置から出力されるデータに対する具体的なデータ監視方法について、図２を参照しながら詳細を説明する。
【００３１】
一例として、図２に示すような、高速の１ＧＨｚクロック信号であるＣＬＫ１０００Ａ２０１が、クロック装置等の外部装置（図示せず）から各トランシーバ装置のデータ変換装置に入力されるものとする。各データ変換装置には、高速クロック信号ＣＬＫ１０００Ａ２０１に同期した１Ｇｂｐｓの速度を持つパラレルのＤＡＴＡ＜９−０＞２０２も入力される。
【００３２】
このような高速なデータの転送を行う場合には、上述の従来例と同様、データ変換装置内に付加されたＤＥＭＵＸ装置（図示せず）により、１：ＮのＤＥＭＵＸ処理を行う必要がある。
【００３３】
一例として、図２に示すように、１ＧｂｐｓのＤＡＴＡ＜９−０＞２０２を、５００ＭＨｚクロックであるＣＬＫ５００Ａ２０３を用いてＤＥＭＵＸ処理を行う場合を考える。なお、５００ＭＨｚクロック信号ＣＬＫ５００Ａ２０３は、例えば、データ変換装置１０３等の中にあるクロック分周回路（図示せず）により１ＧＨｚクロック信号ＣＬＫ１０００Ａ２０１から生成されるものとする。
【００３４】
トランシーバ装置としての平均ビットレートを考慮すると、例えば、ＤＥＭＵＸ前の１Ｇｂｐｓの速度を持つＤＡＴＡ＜９−０＞２０２の１０ｂｉｔ相当が、５００Ｍｂｐｓの速度を持つＤＡＴＡＯ＜１９−１０＞２０４とＤＡＴＡＯ＜９−０＞２０５の計２０ｂｉｔ相当のデータにＤＥＭＵＸされる。
【００３５】
ここで、[発明が解決しようとする課題］で述べた様に、トランシーバ装置として平均ビットレートのマッチングを実現するために、ダミーデータ数が調整される場合には、ダミーデータ２０７の数がＣＬＫ１０００Ａ２０１に対して奇数クロック倍の周期（図２の例では３クロック周期）となる。このような場合には、ＤＥＭＵＸ処理後のＤＡＴＡＯ＜１９−１０＞２０４、ＤＡＴＡＯ＜９−０＞２０５のあるタイミング（図２上側の○印で囲んだ部分）においては、ダミーデータ２０９，２０９’とユーザデータ２１０，２１０’が混在してＤＥＭＵＸされてしまう。
【００３６】
このような状態のＤＡＴＡＯ＜１９−１０＞２０４、ＤＡＴＡＯ＜９−０＞２０５が、ダミーデータの数を監視しているデータ監視装置に入力されることとなる。そして、データ監視装置において、ＤＥＭＵＸ処理前のダミーデータ２０７の数が、ＣＬＫ５００Ａ２０３の奇数クロック倍の周期（図２の例では３クロック周期）であり、ダミーデータ２０９とユーザデータ２１０が混在してＤＥＭＵＸされていると判断された場合には、ダミーデータ２０９に相当するダミーデータを１クロック周期分削除する。
【００３７】
また、ダミーデータ２０７より時間的に後に受信したダミーデータ２０７’が、やはりＣＬＫ１０００Ａ２０１の奇数クロック倍の周期（図２の例では３クロック周期）であり、ダミーデータ２０９’とユーザデータ２１０’が混在してＤＥＭＵＸされているとデータ監視装置において判断された場合には、ユーザデータ２１０’の位置にダミーデータ２１４’を１クロック周期分追加する。
【００３８】
これらのデータ監視処理により、データの平均ビットレートの変動は抑えられ、かつＤＡＴＡＯ＜１９−１０＞２１１、ＤＡＴＡＯ＜９−０＞２１２のあるタイミング（図２下側の○印で囲んだ部分）においては、ダミーデータ２１３，２１３’，２１４，２１４’のみとなり、ユーザデータと混在することが無くなる。
【００３９】
従って、データ監視装置において、ダミーデータの追加および削除を行うことにより、従来例に述べた課題を解決することが可能となる。すなわち、ライトイネーブル信号２１５のみを用いて、データ監視処理後のＤＡＴＡＯ＜１９−１０＞２１１、ＤＡＴＡＯ＜９−０＞２１２におけるユーザデータの先頭および存在を識別することが可能となり、後段の同期制御装置でのデータの書き込み、および同期化も簡易に行えるようになる。
【００４０】
【発明の効果】
本発明は、以下に記載するような効果を奏する。
【００４１】
第一の効果は、１：ＮのＤＥＭＵＸ処理後にデータ監視装置においてダミーデータの数を監視し、ダミーデータ数がＤＥＭＵＸ処理前のクロックに対しＮの倍数以外と判断した場合、Ｎの倍数以外のダミーデータを受信する毎にダミーデータ数がＮの倍数となるようダミーデータの追加、削除を行うことが可能となるので、データ監視装置の後段の同期制御装置におけるユーザーデータの書き込み、およびトランシーバ装置間の同期化が容易となる。
【００４２】
第二の効果は、ダミーデータの追加および削除を行うことにより、ＤＥＭＵＸ処理後のデータにおける平均ビットレートの変動が抑えられ、平均ビットレートの保証も可能となる。
【００４３】
第三の効果は、１：ＮのＤＥＭＵＸ処理後にダミーデータのデータ数を監視するという簡易な方法で、ＤＥＭＵＸ後のクロック単位毎にユーザデータの先頭および存在を識別することが可能となるので、識別を行うための回路の規模／消費電力の削減が図れるようになる。
【図面の簡単な説明】
【図１】本発明のトランシーバ装置の構成例を示すブロック図である。
【図２】本発明において、各信号のタイミングチャートを示す図である。
【図３】従来のトランシーバ装置の構成例を示すブロック図である。
【図４】従来例において、各信号のタイミングチャートを示す図である。
【図５】従来例において、各信号のタイミングチャートを示す図である。
【符号の説明】
１０１，３０１ トランシーバ装置Ａ
１０２，３０２ シリアルデータ
１０３，３０３，３１０，３１７ データ変換装置
１０４，１０６，１０９，３０４，３０７ パラレルデータ
１０５，１１２，１１９ データ監視装置
１０７，２１５，３０５，４０６ ライトイネーブル信号
１０８，１１３，１２０，３０６，３１１，３１８ 同期制御装置
１１０，１１４、１１７，１２１，１２３，３０８，３１２，３１５，３１９，３２１ リードイネーブル信号
１１１，３０９ トランシーバ装置Ｂ
１１５，３１３ 同期設定信号
１１６，１２２，３１４，３２０ セレクト装置
１１８，３１６ トランシーバ装置Ｎ
２０６，４０７，４１１ ヘッダ
２０７，２０７’，２０９，２０９’，２１３，２１３’，２１４，２１４’，４０８，４１２，５０３，５０７ ダミーデータ
２０８，２１０，２１０’，４０９，４１０，５０８ ユーザデータ
１２４，２０１，３２２，４０１，５０１ ＣＬＫ１０００Ａ
２０２，４０２，５０２ ＤＡＴＡ＜９−０＞
２０３，４０３，５０４ ＣＬＫ５００Ａ
２０４，２１１，４０４，５０５ ＤＡＴＡＯ＜１９−１０＞
２０５，２１２，４０５，５０６ ＤＡＴＡＯ＜９−０＞
Claims (7)
- データ転送におけるデータ監視システムであって、
前記データ監視システムは、
受信したシリアルデータを第1のパラレルデータに変換し、該第１のパラレルデータに１：Ｎ（２以上の整数）のデマルチプレクサ処理を行い第２のパラレルデータとして出力するデータ変換装置と、
前記第２のパラレルデータに含まれるダミーデータをクロック周期単位に区別し、該ダミーデータの数がＮの倍数以外の場合、Ｎの倍数以外の該ダミーデータ受信毎に該ダミーデータの数がＮの倍数となるようダミーデータの追加、削除を行い、かつ前記第２のパラレルデータの書き込み制御のためのライトイネーブル信号を出力するデータ監視装置と、
前記ライトイネーブル信号を用いて前記第２のパラレルデータの書き込み処理を行い、かつ書き込まれた該第２のパラレルデータを第１のリードイネーブル信号を用いて読み出す同期制御装置と、
から構成されることを特徴とするデータ監視システム。 - 前記ライトイネーブル信号として使用される信号は１種類であることを特徴とする請求項１記載のデータ監視システム。
- 入力されるクロック信号を共有する、少なくとも２つのトランシーバ装置を備えたトランシーバシステムであって、
前記少なくとも２つのトランシーバ装置の各々は、請求項１および２のいずれかの請求項に記載されたデータ監視システムを備え、
前記少なくとも２つのトランシーバ装置のうち少なくとも１つは、さらに、複数の前記リードイネーブルから１つのリードイネーブル信号を選択するセレクト装置を備えていることを特徴とするトランシーバシステム。 - 前記セレクト装置は、該セレクト装置を内部に備える該セレクト装置付きトランシーバ装置から出力された第２のリードイネーブル信号と、前記第１のリードイネーブル信号のどちらか一方を同期設定信号により選択し、前記セレクト装置付きトランシーバ装置内の同期制御装置に対して出力することを特徴とする請求項３記載のトランシーバシステム。
- 前記セレクト装置において、前記第１のリードイネーブル信号が選択された場合に、前記セレクト装置付きトランシーバ装置が該第１のリードイネーブル信号を出力するトランシーバ装置と同期し、
前記セレクト装置において、前記第２のリードイネーブル信号が選択された場合に、前記セレクト装置付きトランシーバ装置が前記第１のリードイネーブル信号を出力するトランシーバ装置と非同期となること、
を特徴とする請求項４記載のトランシーバ装置。 - データ転送におけるデータ監視方法であって、
前記データ監視方法は、
受信したシリアルデータを第1のパラレルデータに変換し、該第１のパラレルデータに１：Ｎ（２以上の整数）のデマルチプレクサ処理を行い第２のパラレルデータとして出力するデータ変換工程と、
前記第２のパラレルデータに含まれるダミーデータをクロック周期単位に区別し、該ダミーデータの数がＮの倍数以外の場合、Ｎの倍数以外の該ダミーデータ受信毎に該ダミーデータの数がＮの倍数となるようダミーデータの追加、削除を行い、かつ前記第２のパラレルデータの書き込み制御のためのライトイネーブル信号を出力するデータ監視工程と、
前記ライトイネーブル信号を用いて前記第２のパラレルデータの書き込み処理を行い、かつ書き込まれた該第２のパラレルデータを第１のリードイネーブル信号を用いて読み出す同期制御工程装置と、
を有することを特徴とするデータ監視方法。 - 前記ライトイネーブル信号として使用される信号は１種類であることを特徴とする請求項６記載のデータ監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096005A JP3921407B2 (ja) | 2002-03-29 | 2002-03-29 | データ転送におけるデータ監視システムおよびデータ監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096005A JP3921407B2 (ja) | 2002-03-29 | 2002-03-29 | データ転送におけるデータ監視システムおよびデータ監視方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298564A JP2003298564A (ja) | 2003-10-17 |
| JP3921407B2 true JP3921407B2 (ja) | 2007-05-30 |
Family
ID=29387336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002096005A Expired - Fee Related JP3921407B2 (ja) | 2002-03-29 | 2002-03-29 | データ転送におけるデータ監視システムおよびデータ監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3921407B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04175024A (ja) * | 1990-11-08 | 1992-06-23 | Advantest Corp | 多重化システム試験パターン発生器 |
| JP3309161B2 (ja) * | 2000-01-19 | 2002-07-29 | アンリツ株式会社 | Ｃｉｄパターン発生装置 |
| JP3478223B2 (ja) * | 2000-02-10 | 2003-12-15 | 日本電気株式会社 | スタッフィング制御回路 |
-
2002
- 2002-03-29 JP JP2002096005A patent/JP3921407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003298564A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6433973B2 (ja) | データシンボル遷移ベースのクロッキングを用いたマルチワイヤシングルエンドプッシュプルリンク | |
| JP3580242B2 (ja) | シリアル／パラレル変換回路、データ転送制御装置及び電子機器 | |
| US6741193B2 (en) | Parallel in serial out circuit having flip-flop latching at multiple clock rates | |
| CN104022775A (zh) | 一种面向SerDes技术中基于FIFO协议的数字接口电路 | |
| JP3798292B2 (ja) | データ同期化回路及び通信インターフェース回路 | |
| JP2001308883A (ja) | 通信制御回路 | |
| US6404770B1 (en) | Data communication interface with adjustable-size buffer | |
| JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
| JPS59131236A (ja) | 時分割多重装置に対する同期装置 | |
| WO2022126892A1 (zh) | Serdes接口电路 | |
| JP3560793B2 (ja) | データ転送方法 | |
| CN107066419B (zh) | 可扩展的自适应n×n通道数据通信系统 | |
| JP3921407B2 (ja) | データ転送におけるデータ監視システムおよびデータ監視方法 | |
| JP3475857B2 (ja) | ソースシンクロナス転送方式 | |
| JPH11149444A (ja) | データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法 | |
| JP2526785B2 (ja) | デ―タ伝送装置 | |
| JP3206567B2 (ja) | マイクロコンピュータ | |
| US7899955B2 (en) | Asynchronous data buffer | |
| JP3269530B2 (ja) | シリアル通信システムおよびシリアル通信方法 | |
| JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JPH10336252A (ja) | シリアルデータ転送制御装置およびシリアルデータ転送方法 | |
| JPH056335A (ja) | 装置間インタフエース方式 | |
| JP2003152898A (ja) | 電話端末装置 | |
| TW202403740A (zh) | 具有時脈閘控機制的資料傳輸裝置以及資料傳輸方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070112 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |