JPS63276155A - バス多重制御方式 - Google Patents
バス多重制御方式Info
- Publication number
- JPS63276155A JPS63276155A JP11111087A JP11111087A JPS63276155A JP S63276155 A JPS63276155 A JP S63276155A JP 11111087 A JP11111087 A JP 11111087A JP 11111087 A JP11111087 A JP 11111087A JP S63276155 A JPS63276155 A JP S63276155A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- units
- unit
- bit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000011960 computer-aided design Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
互いに入出力バス幅の異なる複数個のユニット（例えば
、８ビツトユニツト、 １６ビツトユニツト３２ビツト
ユニツト等）を１つの、例えば、３２ビット幅のデータ
バスに接続して、データの授受を行うデータ処理システ
ムにおいて、該データバスを、例えば、８ビット単位に
分割して、該８ビット単位でバスアービトレーシッンを
行う機構を設けることにより、該バス幅の異なる複数個
のユニットが、該データバスを８ビット単位で多重に使
用するようにしたものである。
、８ビツトユニツト、 １６ビツトユニツト３２ビツト
ユニツト等）を１つの、例えば、３２ビット幅のデータ
バスに接続して、データの授受を行うデータ処理システ
ムにおいて、該データバスを、例えば、８ビット単位に
分割して、該８ビット単位でバスアービトレーシッンを
行う機構を設けることにより、該バス幅の異なる複数個
のユニットが、該データバスを８ビット単位で多重に使
用するようにしたものである。
本発明は、互いに入出力バス幅の異なる複数個のユニッ
トを１つのバスに接続して、データの授受を行うデータ
処理システムにおいて、該バスを多重に使用する為の制
御方式に関する。
トを１つのバスに接続して、データの授受を行うデータ
処理システムにおいて、該バスを多重に使用する為の制
御方式に関する。
最近の計算機システムの性能の向上に伴って、ワークス
テーション（ＷＳ）と云った比較的小型の計算機システ
ムにおいて、計算機支援設計（ＣＡＤ）等によるシステ
ム設計９同路設計等が行われるようになってきているが
、該ワークステーション（−８）でのデータ処理の多様
化、処理量の増大化に伴って、システムの拡張性、変更
性が要求されており、例えば、８ビット幅の低速の入出
力制御装置とか。
テーション（ＷＳ）と云った比較的小型の計算機システ
ムにおいて、計算機支援設計（ＣＡＤ）等によるシステ
ム設計９同路設計等が行われるようになってきているが
、該ワークステーション（−８）でのデータ処理の多様
化、処理量の増大化に伴って、システムの拡張性、変更
性が要求されており、例えば、８ビット幅の低速の入出
力制御装置とか。
１６ビツト幅の高速の入出力制御袋Ｗ、１６ビツト。
３２ビット幅の中央処理装置（ＣＰＵ） 、主記憶装置
（ＭＳ）等がユーザの要求に応じて任意に接続されるこ
とが多い。
（ＭＳ）等がユーザの要求に応じて任意に接続されるこ
とが多い。
゛この場合、該システム全体の処理能力を向上させる為
には、該入出力バス幅の異なる装置（ユニット）による
バスの効率的な使用ができる制御方式が必要とされる。
には、該入出力バス幅の異なる装置（ユニット）による
バスの効率的な使用ができる制御方式が必要とされる。
〔従来の技術と発明が解決しようとする問題点〕第３図
は従来のバス制御方式を説明する図であり、（ａ）は構
成例を示し、（ｂ）は動作タイムチャートを示している
。
は従来のバス制御方式を説明する図であり、（ａ）は構
成例を示し、（ｂ）は動作タイムチャートを示している
。
本図の（ａ）に示した例は、３２ビット幅のデータバス
４に、８ビツトユニツト （例えば、低速の入出力制御
装置） １．１６ビツトユニツト （例えば、高速の入
出力制御装置） ２．３２ビツトユニツト（例えば、中
央処理装置（ＣＰＵ） 、主記憶装置（ＭＳ））３等が
接続されているシステム、例えば、ワークステーション
（−５）である。
４に、８ビツトユニツト （例えば、低速の入出力制御
装置） １．１６ビツトユニツト （例えば、高速の入
出力制御装置） ２．３２ビツトユニツト（例えば、中
央処理装置（ＣＰＵ） 、主記憶装置（ＭＳ））３等が
接続されているシステム、例えば、ワークステーション
（−５）である。
このようなシステムでのデータバス４に対する競合制？
１ｍ１（パスアービトレーション）は、システム内のバ
スアービタ５によって行っていた。
１ｍ１（パスアービトレーション）は、システム内のバ
スアービタ５によって行っていた。
従って、従来方式では、各ユニット（１〜３）が使用す
るバス幅に関係なく、あるユニットがバスを専有すると
、他のユニットは該バスを使用できなくなってしまうこ
とになる。
るバス幅に関係なく、あるユニットがバスを専有すると
、他のユニットは該バスを使用できなくなってしまうこ
とになる。
この状態を、第３図（ｂ）のタイムチャートで説明する
と、例えば、８ビツトユニツ）（１）１１が、■の期間
でバスの使用権を得てしまうと、他のユニット１２．２
１．２２は、バスｌ）８〜０３１が未使用であるにも関
わらず使用できなくなる。
と、例えば、８ビツトユニツ）（１）１１が、■の期間
でバスの使用権を得てしまうと、他のユニット１２．２
１．２２は、バスｌ）８〜０３１が未使用であるにも関
わらず使用できなくなる。
又、■の期間で、例えば、１６ビツトユニツト（１）２
１がバスの使用権を得ると、他のユニット１１．１２．
２２は、バス０１６〜０３１が未使用であるにも関わら
ず使用できなくなる。
１がバスの使用権を得ると、他のユニット１１．１２．
２２は、バス０１６〜０３１が未使用であるにも関わら
ず使用できなくなる。
■、■、■の期間は、それぞれ、１つのユニットのアク
セスサイクルであって、この時、他のユニットは該バス
をアクセスできず、バスの使用効率を著しく低下させて
いると云う問題があった。
セスサイクルであって、この時、他のユニットは該バス
をアクセスできず、バスの使用効率を著しく低下させて
いると云う問題があった。
本発明は上記従来の欠点に鑑み、互いに入出力バス幅の
異なる複数個のユニットを１つのバスに接続して、デー
タの授受を行うデータ処理システムにおいて、バスの使
用効率を向上させる方法を提供することを目的とするも
のである。
異なる複数個のユニットを１つのバスに接続して、デー
タの授受を行うデータ処理システムにおいて、バスの使
用効率を向上させる方法を提供することを目的とするも
のである。
第１図は、本発明のバス多重制御方式の構成例を示した
図である。
図である。
本発明においては、
互いに入出力バス幅の異なる複数個のユニット（１〜３
）を１つのバス４に接続して、データの授受を行うデー
タ処理システムにおいて、 該バス４を特定のバス幅からなる複数個（正の整数）の
単位バス４１に分割し、 該分割された単位バス４１間でバスの競合制＜Ｂを行う
機構５１〜５４を備えて、 該バス競合制御機構５１〜５４からの使用許可信号に基
づいて、上記複数個のユニット（１〜３）が、上記１つ
のバス４を、上記単位バス４１に対して多重に使用する
ように構成する。
）を１つのバス４に接続して、データの授受を行うデー
タ処理システムにおいて、 該バス４を特定のバス幅からなる複数個（正の整数）の
単位バス４１に分割し、 該分割された単位バス４１間でバスの競合制＜Ｂを行う
機構５１〜５４を備えて、 該バス競合制御機構５１〜５４からの使用許可信号に基
づいて、上記複数個のユニット（１〜３）が、上記１つ
のバス４を、上記単位バス４１に対して多重に使用する
ように構成する。
即ち、本発明によれば、互いに入出力バス幅の異なる複
数個のユニット （例えば、８ビツトユニツト、１６ビ
ツトユニツト、３２ビツトユニツト等）を１つの、例え
ば、３２ビット幅のデータバスに接続して、データの授
受を行うデータ処理システムにおいて、該データバスを
、例えば、８ビット単位に分割して、該８ビット単位で
バスアービトレーションを行う機構を設けることにより
、該バス幅の異なる複数個のユニットが、該データバス
を８ビット単位で多重に使用するようにしたものである
ので、同時に複数個のユニットが該バスをアクセスでき
、バスの使用効率が向上して、システム全体の処理能力
が向上する効果がある。
数個のユニット （例えば、８ビツトユニツト、１６ビ
ツトユニツト、３２ビツトユニツト等）を１つの、例え
ば、３２ビット幅のデータバスに接続して、データの授
受を行うデータ処理システムにおいて、該データバスを
、例えば、８ビット単位に分割して、該８ビット単位で
バスアービトレーションを行う機構を設けることにより
、該バス幅の異なる複数個のユニットが、該データバス
を８ビット単位で多重に使用するようにしたものである
ので、同時に複数個のユニットが該バスをアクセスでき
、バスの使用効率が向上して、システム全体の処理能力
が向上する効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図が本発明のバス多重制御方式の構成例を示
した図であり、第２図が本発明によるバスの使用例をタ
イムチャートで示した図であり、第１図におけるバスア
ービタ（１） ５１〜（４） ５４が本発明を実施する
のに必要な手段である。尚、全図を通して同じ符号は同
じ対象物を示している。
した図であり、第２図が本発明によるバスの使用例をタ
イムチャートで示した図であり、第１図におけるバスア
ービタ（１） ５１〜（４） ５４が本発明を実施する
のに必要な手段である。尚、全図を通して同じ符号は同
じ対象物を示している。
以下、第１図、第２図によって、本発明のバス多重制御
方式を説明する。
方式を説明する。
本発明においては、例えば、３２ビツトのデータバス４
を、８ビット単位のデータバス４１に分割し、各ユニッ
ト１〜３は、それぞれの入出力バス幅に関わらず、００
０−００７．００８〜Ｄ１５．ＤＩ６〜Ｄ２３゜０２４
〜０３１のどの８ビット単位のデータバス４１とも入出
力できるように、該データバス４の各８ビット単位のデ
ータバス４１に対するマルチプレクサ／ゲート（Ｍ／Ｇ
） ｌｌａ〜３１ｄを設ける。マルチプレクサ（Ｍ）は
データバスからの入力線を選択し、ゲート（Ｇ）はデー
タバスへの出力線をゲートする。
を、８ビット単位のデータバス４１に分割し、各ユニッ
ト１〜３は、それぞれの入出力バス幅に関わらず、００
０−００７．００８〜Ｄ１５．ＤＩ６〜Ｄ２３゜０２４
〜０３１のどの８ビット単位のデータバス４１とも入出
力できるように、該データバス４の各８ビット単位のデ
ータバス４１に対するマルチプレクサ／ゲート（Ｍ／Ｇ
） ｌｌａ〜３１ｄを設ける。マルチプレクサ（Ｍ）は
データバスからの入力線を選択し、ゲート（Ｇ）はデー
タバスへの出力線をゲートする。
更に、システム内には、例えば、８ビット単位でのバス
アービタ（１） ５１〜（４） ５４を備え、各ユニッ
ト１〜３からのバス使用要求と、ユニット番号（このユ
ニット番号によって、当該ユニットのバス幅が認識でき
るものとする）を認識して、それぞれのユニット１〜３
に対するバス使用位置と。
アービタ（１） ５１〜（４） ５４を備え、各ユニッ
ト１〜３からのバス使用要求と、ユニット番号（このユ
ニット番号によって、当該ユニットのバス幅が認識でき
るものとする）を認識して、それぞれのユニット１〜３
に対するバス使用位置と。
バス使用権を返送する。
このときのバスアクセスの態様を示したものが
゛第２図である。
゛第２図である。
本図において、期間（１＞では、８ビット幅のユニット
１１が単位バス（Ｄ００〜００７） ４１の使用権を獲
得し、同じ８ビット幅のユニット１２が単位バス（１３
１６〜Ｄ２３） ４１の使用権を獲得している場合を示
し１、期間（ＩＩ）では、１６ビツト幅のユニット２１
が単位バス（０００〜口０７）と（ＤＯ８〜０１５）
４１の使用権を獲得し、同じ１６ビツト幅のユニット２
２が単位バス（０１６〜Ｄ２３）と（０２４〜０３１）
４１の使用権を獲得している場合を示し、期間（ＩＩ
Ｉ）では、８ビット幅のユニット１１．１２．１３．１
４がそれぞれ、単位バス（０００〜００７） 、 （０
０８〜０１５） 、 （０１６〜Ｄ２３） 、 （Ｄ２
４〜０３１） ４１の使用権を獲得している場合を示し
ている。
１１が単位バス（Ｄ００〜００７） ４１の使用権を獲
得し、同じ８ビット幅のユニット１２が単位バス（１３
１６〜Ｄ２３） ４１の使用権を獲得している場合を示
し１、期間（ＩＩ）では、１６ビツト幅のユニット２１
が単位バス（０００〜口０７）と（ＤＯ８〜０１５）
４１の使用権を獲得し、同じ１６ビツト幅のユニット２
２が単位バス（０１６〜Ｄ２３）と（０２４〜０３１）
４１の使用権を獲得している場合を示し、期間（ＩＩ
Ｉ）では、８ビット幅のユニット１１．１２．１３．１
４がそれぞれ、単位バス（０００〜００７） 、 （０
０８〜０１５） 、 （０１６〜Ｄ２３） 、 （Ｄ２
４〜０３１） ４１の使用権を獲得している場合を示し
ている。
尚、上記の例において、装置を選択する為のアドレスに
ついては、アドレスバス・を分割して使用しても良いし
、特別な制御信号によりアドレスの代わりとする方法で
あっても良い。
ついては、アドレスバス・を分割して使用しても良いし
、特別な制御信号によりアドレスの代わりとする方法で
あっても良い。
このように、本発明は、例えば、１バス方式のデータ処
理システムに、例えば、８ビツトユニツト１６ビツトユ
ニツト、３２ ビットユニット等の、互いに入出力バス
幅の異なる装置が接続されていて、該１バスが３２ビツ
ト幅の場合、該バスを、例えば、８ビット単位に分割し
、該分割された単位バス毎に、バスアーとりを設けて、
各バス幅の異なるユニットからのバス使用要求と、該要
求を生起したユニットのバス幅とによって、同じ期間に
複数個のユニットが、該バスを多重で使用できるように
した所に特徴がある。
理システムに、例えば、８ビツトユニツト１６ビツトユ
ニツト、３２ ビットユニット等の、互いに入出力バス
幅の異なる装置が接続されていて、該１バスが３２ビツ
ト幅の場合、該バスを、例えば、８ビット単位に分割し
、該分割された単位バス毎に、バスアーとりを設けて、
各バス幅の異なるユニットからのバス使用要求と、該要
求を生起したユニットのバス幅とによって、同じ期間に
複数個のユニットが、該バスを多重で使用できるように
した所に特徴がある。
以上、詳細に説明したように、本発明のバス多重制御方
式は、互いに入出力バス幅の異なる複数個のユニット
（例えば、８ビットユニッｌ−，１６ビツトユニツト、
３２ビツトユニツト等）を１つの、例えば、３２ビツト
幅のデータバスに接続して、データの授受を行うデータ
処理システムにおいて、該データバスを、例えば、８ビ
ット単位に分割して、該８ビット単位でバスアービトレ
ーションを行う機構をｉ＆ｉることにより、該バス幅の
異なる複数個のユニットが、該データバスを８ビット単
゛位、で多重に使用するようにしたものであるので、同
時に複数個のユニットが該バスをアクセスでき、バスの
使用効率が向上して、システム全体の処理能力が向上す
る効果がある。
式は、互いに入出力バス幅の異なる複数個のユニット
（例えば、８ビットユニッｌ−，１６ビツトユニツト、
３２ビツトユニツト等）を１つの、例えば、３２ビツト
幅のデータバスに接続して、データの授受を行うデータ
処理システムにおいて、該データバスを、例えば、８ビ
ット単位に分割して、該８ビット単位でバスアービトレ
ーションを行う機構をｉ＆ｉることにより、該バス幅の
異なる複数個のユニットが、該データバスを８ビット単
゛位、で多重に使用するようにしたものであるので、同
時に複数個のユニットが該バスをアクセスでき、バスの
使用効率が向上して、システム全体の処理能力が向上す
る効果がある。
第１図は本発明のバス多重制御方式の構成例を示した図
。 第２図は本発明によるバスの使用例をタイムチャ−トで
示した図。 第３図は従来のバス制御方式を説明する図。 である。 図面において、 １〜３，１１〜１４．２１．２２．３１．３２はユニッ
ト、又は装置。 １１ａ〜３１ｄはマルチプレクサ／ゲート（Ｍ／Ｇ）
。 ４はデータバス。 ４１は８ビット単位のデータバス、又は単位バス。 ５はバスアービタ。 ５１〜５４はバスアービタ（１）〜（４）。 ■〜■、又はＩ〜■はバス使用期間。 をそれぞれ示す。 イ芝大の１＼゛ス￥ｌＩＩ御方式を説明イる図第３図
イ／１１
。 第２図は本発明によるバスの使用例をタイムチャ−トで
示した図。 第３図は従来のバス制御方式を説明する図。 である。 図面において、 １〜３，１１〜１４．２１．２２．３１．３２はユニッ
ト、又は装置。 １１ａ〜３１ｄはマルチプレクサ／ゲート（Ｍ／Ｇ）
。 ４はデータバス。 ４１は８ビット単位のデータバス、又は単位バス。 ５はバスアービタ。 ５１〜５４はバスアービタ（１）〜（４）。 ■〜■、又はＩ〜■はバス使用期間。 をそれぞれ示す。 イ芝大の１＼゛ス￥ｌＩＩ御方式を説明イる図第３図
イ／１１
Claims (1)
- 【特許請求の範囲】 互いに入出力バス幅の異なる複数個のユニット（１〜３
）を１つのバス（４）に接続して、データの授受を行う
データ処理システムにおいて、 該バス（４）を特定のバス幅からなる複数個（正の整数
）の単位バス（４１）に分割し、 該分割された単位バス（４１）間でバスの競合制御を行
う機構（５１〜５４）を備えて、 該バス競合制御機構（５１〜５４）からの使用許可信号
に基づいて、上記複数個のユニット（１〜３）が、上記
１つのバス（４）を、上記単位バス（４１）に対して多
重に使用するように制御することを特徴とするバス多重
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11111087A JPS63276155A (ja) | 1987-05-07 | 1987-05-07 | バス多重制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11111087A JPS63276155A (ja) | 1987-05-07 | 1987-05-07 | バス多重制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63276155A true JPS63276155A (ja) | 1988-11-14 |
Family
ID=14552660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11111087A Pending JPS63276155A (ja) | 1987-05-07 | 1987-05-07 | バス多重制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63276155A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03137756A (ja) * | 1989-10-24 | 1991-06-12 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
| JPH04295947A (ja) * | 1990-12-31 | 1992-10-20 | Internatl Business Mach Corp <Ibm> | 動的割振りが可能なバスを備えるコンピュータ |
| EP0606299A1 (en) * | 1991-10-04 | 1994-07-20 | Bay Networks, Inc. | Method and apparatus for concurrent packet bus |
| US6513078B1 (en) | 1997-11-19 | 2003-01-28 | Nec Corporation | Data transfer control apparatus, data transfer control system and data transfer control method |
-
1987
- 1987-05-07 JP JP11111087A patent/JPS63276155A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03137756A (ja) * | 1989-10-24 | 1991-06-12 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
| JPH04295947A (ja) * | 1990-12-31 | 1992-10-20 | Internatl Business Mach Corp <Ibm> | 動的割振りが可能なバスを備えるコンピュータ |
| EP0606299A1 (en) * | 1991-10-04 | 1994-07-20 | Bay Networks, Inc. | Method and apparatus for concurrent packet bus |
| EP0606299A4 (en) * | 1991-10-04 | 1996-05-29 | Wellfleet Communicat Inc | METHOD AND APPARATUS FOR COMPETITIVE PACKET BUS. |
| US6513078B1 (en) | 1997-11-19 | 2003-01-28 | Nec Corporation | Data transfer control apparatus, data transfer control system and data transfer control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455915A (en) | Computer system with bridge circuitry having input/output multiplexers and third direct unidirectional path for data transfer between buses operating at different rates | |
| US5862356A (en) | Pipelined distributed bus arbitration system | |
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| EP1403773B1 (en) | Resource management device | |
| EP1851641B1 (en) | Switch matrix system with plural bus arbitrations per cycle via higher-frequency arbiter | |
| US5546548A (en) | Arbiter and arbitration process for a dynamic and flexible prioritization | |
| US5603050A (en) | Direct memory access controller having programmable timing | |
| US20010042178A1 (en) | Data path architecture and arbitration scheme for providing access to a shared system resource | |
| GB2285726A (en) | Bus arbitration | |
| JPH0467224B2 (ja) | ||
| KR100252752B1 (ko) | 다단계 제어 버스 중재장치 | |
| KR970049655A (ko) | 직접메모리접근(dma) 제어장치 | |
| EP0820018A2 (en) | Circuit for handling distributed arbitration in a computer system having multiple arbiters | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| JPS63276155A (ja) | バス多重制御方式 | |
| US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
| US5557756A (en) | Chained arbitration | |
| JPH04350753A (ja) | 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション | |
| KR100389030B1 (ko) | 다중 채널을 가진 고속 직접 메모리 억세스 컨트롤러 | |
| JPH01279354A (ja) | 共有バスを有するデータ処理システムおよびその優先度決定回路 | |
| JPS58151661A (ja) | メモリ装置 | |
| EP1380960B1 (en) | Memory access from different clock domains | |
| JPH10326253A (ja) | バス調停回路 | |
| JPH08339345A (ja) | 情報処理システム | |
| JPH11328099A (ja) | 情報処理装置用バスおよびその情報処理装置 |