JPH01279354A - 共有バスを有するデータ処理システムおよびその優先度決定回路 - Google Patents
共有バスを有するデータ処理システムおよびその優先度決定回路Info
- Publication number
- JPH01279354A JPH01279354A JP10447188A JP10447188A JPH01279354A JP H01279354 A JPH01279354 A JP H01279354A JP 10447188 A JP10447188 A JP 10447188A JP 10447188 A JP10447188 A JP 10447188A JP H01279354 A JPH01279354 A JP H01279354A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- register
- counter
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000750 progressive effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101001068027 Homo sapiens Serine/threonine-protein phosphatase 2A catalytic subunit alpha isoform Proteins 0.000 description 1
- 102100034464 Serine/threonine-protein phosphatase 2A catalytic subunit alpha isoform Human genes 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007616 round robin method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
コノ発明は複数のバス・マスタが共有バスに接続されて
いるデータ処理システムに関し、とくにバス使用優先権
を柔軟かつ最適な形で各バス・マスタに与え、バス使用
効率を高めることができるようにしたものである。
いるデータ処理システムに関し、とくにバス使用優先権
を柔軟かつ最適な形で各バス・マスタに与え、バス使用
効率を高めることができるようにしたものである。
Ｂ、従来技術
マルチ・プロセッサ・システムやチャネル・サブシステ
ムのように複数のバス・マスタを共有バスで結合したシ
ステムにおいては、同時に２台以上のバス・マスタから
バス使用要求が出されることがある。その場合、複数の
使用要求に対して、各バス・マスタの持つ優先順位に基
づいて１つのバス・マスタを選択してバス使用を許可し
なければならない、従来、優先権の割当てに関して、以
下の２通りの方法が使われている。
ムのように複数のバス・マスタを共有バスで結合したシ
ステムにおいては、同時に２台以上のバス・マスタから
バス使用要求が出されることがある。その場合、複数の
使用要求に対して、各バス・マスタの持つ優先順位に基
づいて１つのバス・マスタを選択してバス使用を許可し
なければならない、従来、優先権の割当てに関して、以
下の２通りの方法が使われている。
（１）固定優先度方式
バス・マスタにそれぞれあらかじめ固定された優先度が
設定されており、同時に２台以上のバス・マスタからバ
ス使用要求が出された場合には、その中で最も高い優先
順位を持つバス・マスタヘバス使用許可を与える。この
方式は実現上数も簡単なものであるが、バス・マスタの
数が多い場合にバスの使用効率が低下するという欠点を
持っている。また、優先順位の低いバス・マスタがいつ
までたってもバスを獲得できないといった状況が起こり
得る。
設定されており、同時に２台以上のバス・マスタからバ
ス使用要求が出された場合には、その中で最も高い優先
順位を持つバス・マスタヘバス使用許可を与える。この
方式は実現上数も簡単なものであるが、バス・マスタの
数が多い場合にバスの使用効率が低下するという欠点を
持っている。また、優先順位の低いバス・マスタがいつ
までたってもバスを獲得できないといった状況が起こり
得る。
（２）順送り（ラウントロピン）方式
これはバス・マスタにそれぞれ通し番号が与えられ、そ
の値に従って優先順位が決定される方式である。この通
し番号をバスの使用にしたがって変化させ、バス利用の
平均化を図る。しかし、バス・マスタにはＤＭＡ （ダ
イレクト・メモリ・アクセス）コントローラのようにデ
ータ転送速度が固定で、バス使用要求を出した後の待機
時間が限定されているタイプ（たとえばディスクからの
データの読出しをＤＭＡ転送で行なう場合、バス要求進
出後規定の時間内にバス使用許可を受け取って転送を終
了させなければならない）と、ＣＰＵ（中央処理装置）
のように転送速度・周期が変化するタイプがある。ＤＭ
Ａコントローラのように。
の値に従って優先順位が決定される方式である。この通
し番号をバスの使用にしたがって変化させ、バス利用の
平均化を図る。しかし、バス・マスタにはＤＭＡ （ダ
イレクト・メモリ・アクセス）コントローラのようにデ
ータ転送速度が固定で、バス使用要求を出した後の待機
時間が限定されているタイプ（たとえばディスクからの
データの読出しをＤＭＡ転送で行なう場合、バス要求進
出後規定の時間内にバス使用許可を受け取って転送を終
了させなければならない）と、ＣＰＵ（中央処理装置）
のように転送速度・周期が変化するタイプがある。ＤＭ
Ａコントローラのように。
転送終了までの時間が限定されているタイプのバス・マ
スタが１台でも含まれていると、この方式％式％ 上述の固定優先度方式を採用するバス・システムとして
はインテル社のＭＵＬＴＩ ＢＵＳ■（商標名）が知ら
れている。またモトローラ社のＭＣ６８４５２は固定優
先度方式および順送り方式のいずれかを選択して採用す
ることができる。ただし、同時に両方式を採用すること
はできない。
スタが１台でも含まれていると、この方式％式％ 上述の固定優先度方式を採用するバス・システムとして
はインテル社のＭＵＬＴＩ ＢＵＳ■（商標名）が知ら
れている。またモトローラ社のＭＣ６８４５２は固定優
先度方式および順送り方式のいずれかを選択して採用す
ることができる。ただし、同時に両方式を採用すること
はできない。
なお関連する特許文献としては以下のものがある。
特開昭６２−９４５４号公報：バス調停機能をバス・マ
スタに分散させるシステムにおいて各バス・マスタが優
先度を保持するレジスタを具備して固定優先度方式を実
現している。
スタに分散させるシステムにおいて各バス・マスタが優
先度を保持するレジスタを具備して固定優先度方式を実
現している。
特開昭６２−１８７９５５号公報：同様のシステムにお
いてカウンタを設けて順送り方式を実現する。
いてカウンタを設けて順送り方式を実現する。
しかしながら２つの優先度レジスタとカウンタと比較器
とを用いて優先度を決定することについては従来技術は
何ら示すものではない。
とを用いて優先度を決定することについては従来技術は
何ら示すものではない。
Ｃ１発明が解決しようとする問題点
この発明は順送り方式と固定優先度方式の長所を併せ持
つ新規な優先度決定手法を提供することを目的としてい
る。
つ新規な優先度決定手法を提供することを目的としてい
る。
Ｄ２問題点を解決するための手段
この発明が適用されるデータ処理システムでは、各バス
・マスタが、現在自分に与えられているバス使用優先度
を表わす優先権コードを保持しており、バスを要求する
ときにそのコードをバス調停回路に出力する。バス調停
回路は専用ユニットとして集中的に調停を行うものでも
よいし、各バス・マスタに分散保持されるものでもよい
。この発明では、各バス・マスタは自分が持てる最高の
優先度を示す最高優先度レジスタ、最低優先度を示す最
低優先度レジスタおよび現在与えられている優先度を示
す要求優先度カウンタを有している。そして１回のバス
調停シーケンスごとにカウンタが増分または減分される
ようになっている。カウンタの要求優先度が増分または
減分により最高優先度に近づいていく構成では、要求優
先度を最高優先度と比較し１両者の一致に応じて最低優
先度レジスタの最低優先度をカウンタに転送する。逆に
要求優先度が最低優先度に近づいていく構成では、要求
優先度を最低優先度と比較し５両者の一致に応じて最高
優先度レジスタの最高優先度をカウンタに転送する。
・マスタが、現在自分に与えられているバス使用優先度
を表わす優先権コードを保持しており、バスを要求する
ときにそのコードをバス調停回路に出力する。バス調停
回路は専用ユニットとして集中的に調停を行うものでも
よいし、各バス・マスタに分散保持されるものでもよい
。この発明では、各バス・マスタは自分が持てる最高の
優先度を示す最高優先度レジスタ、最低優先度を示す最
低優先度レジスタおよび現在与えられている優先度を示
す要求優先度カウンタを有している。そして１回のバス
調停シーケンスごとにカウンタが増分または減分される
ようになっている。カウンタの要求優先度が増分または
減分により最高優先度に近づいていく構成では、要求優
先度を最高優先度と比較し１両者の一致に応じて最低優
先度レジスタの最低優先度をカウンタに転送する。逆に
要求優先度が最低優先度に近づいていく構成では、要求
優先度を最低優先度と比較し５両者の一致に応じて最高
優先度レジスタの最高優先度をカウンタに転送する。
この発明では、各バス・マスタの最高優先度および最低
優先度およびカウンタの内容を任意に設定することがで
き、それらの選びがたに応じて種々の態様でバス調停を
行うことができる。たとえば固定優先度方式を実現する
には各バス・マスタの最高優先度および最低優先度をと
もにそのバス・マスタに与えられる固定優先度に設定す
ればよい。
優先度およびカウンタの内容を任意に設定することがで
き、それらの選びがたに応じて種々の態様でバス調停を
行うことができる。たとえば固定優先度方式を実現する
には各バス・マスタの最高優先度および最低優先度をと
もにそのバス・マスタに与えられる固定優先度に設定す
ればよい。
また順送り方式にするには各バス・マスタにおいて同一
の最高優先度および同一の最低優先度を設定し、しかも
最高優先度のほうがバス・マスタの台数に見合うだけ最
低優先度より大きくし、さらに各バス・マスタのカウン
タの初期値をずらすようにすればよい、また一部を固定
優先度方式とし。
の最高優先度および同一の最低優先度を設定し、しかも
最高優先度のほうがバス・マスタの台数に見合うだけ最
低優先度より大きくし、さらに各バス・マスタのカウン
タの初期値をずらすようにすればよい、また一部を固定
優先度方式とし。
残りを順送り方式とすることもできる。
Ｅ、実施例
第２図はこの発明の一実施例を全体として示しており、
この図において、ｎ個のバス・マスタＢＭ１〜ＢＭｎが
共有バス・システムに接続されている。バス・システム
は外部データ・バス１、外部アドレス・バス２および調
停バス３を有している。各バス・マスタＢＭＩ〜Ｂ Ｍ
ｎは現在自分に与えられているバス使用権を表わす優
先権コードを保持しており、バス・システムを使用する
ときにそのコードを調停バス３に出力する。各バス・マ
スタＢＭＩ〜ＢＭｎは調停制御回路（第７図に４で示す
）を有しており、分散してバス・システムを制御するよ
うになっている。すなわち、各バス・マスタＢＭＩ〜Ｂ
Ｍｎは優先権コードを出力してバス調停に参加したとき
に、自らの優先度コードより大きいときにバス・システ
ムを使用するようになっている。
この図において、ｎ個のバス・マスタＢＭ１〜ＢＭｎが
共有バス・システムに接続されている。バス・システム
は外部データ・バス１、外部アドレス・バス２および調
停バス３を有している。各バス・マスタＢＭＩ〜Ｂ Ｍ
ｎは現在自分に与えられているバス使用権を表わす優
先権コードを保持しており、バス・システムを使用する
ときにそのコードを調停バス３に出力する。各バス・マ
スタＢＭＩ〜ＢＭｎは調停制御回路（第７図に４で示す
）を有しており、分散してバス・システムを制御するよ
うになっている。すなわち、各バス・マスタＢＭＩ〜Ｂ
Ｍｎは優先権コードを出力してバス調停に参加したとき
に、自らの優先度コードより大きいときにバス・システ
ムを使用するようになっている。
第１図はバス・マスタＢＭＩの要求優先度決定回路５を
示している。他のバス・マスタＢＭ２〜Ｂ Ｍ ｎも同
様の要求優先度決定回路５を有している。第１図におい
て、優先度決定回路５は最高優先度レジスタ６、最低優
先度レジスタ７、要求優先度カウンタ８および比較器９
を有している。最高優先度レジスタ６にはバス・マスタ
ＢＭＩが採り得る最高の優先度を表わす優先権コードＲ
ＰＣが記憶され、最低優先度レジスタ７には、バス・マ
スタＢＭＩが採り得る最低の優先度を表わす優先権コー
ドＬＰＧが記憶されている。なおこの実施例のバス調停
では優先権コードが小さいほど優先度が高いようになっ
ている。
示している。他のバス・マスタＢＭ２〜Ｂ Ｍ ｎも同
様の要求優先度決定回路５を有している。第１図におい
て、優先度決定回路５は最高優先度レジスタ６、最低優
先度レジスタ７、要求優先度カウンタ８および比較器９
を有している。最高優先度レジスタ６にはバス・マスタ
ＢＭＩが採り得る最高の優先度を表わす優先権コードＲ
ＰＣが記憶され、最低優先度レジスタ７には、バス・マ
スタＢＭＩが採り得る最低の優先度を表わす優先権コー
ドＬＰＧが記憶されている。なおこの実施例のバス調停
では優先権コードが小さいほど優先度が高いようになっ
ている。
また要求優先度カウンタ８にはクロックＣＬＫが入力さ
れ、このクロックＣＬＫに応じて要求優先度カウンタ８
がカウント・ダウンする。クロックＣＬＫはバス調停シ
ーケンスでいずれかのバス・マスタがバスの使用権を獲
得して、バスを使用し始めた時点で１つ発生されるよう
になっている。
れ、このクロックＣＬＫに応じて要求優先度カウンタ８
がカウント・ダウンする。クロックＣＬＫはバス調停シ
ーケンスでいずれかのバス・マスタがバスの使用権を獲
得して、バスを使用し始めた時点で１つ発生されるよう
になっている。
要求優先度カウンタ８の内容は要求優先度の優先権コー
ドＲＰＣとして調停バス３および比較器９に供給される
。比較器９は要求優先度の優先権コードＲＰＣと最高優
先度の優先権コードＲＰ Ｃとを比較し、一致したとき
に一致信号を出力する。
ドＲＰＣとして調停バス３および比較器９に供給される
。比較器９は要求優先度の優先権コードＲＰＣと最高優
先度の優先権コードＲＰ Ｃとを比較し、一致したとき
に一致信号を出力する。
この一致信号は要求優先度カウンタ８に供給され、この
一致信号に基づいてつぎのクロックＣＬＫのタイミング
で最低優先度レジスタ７の最低優先度の優先権コードＬ
ＰＧが要求優先度カウンタ８に転送されるようになって
いる。
一致信号に基づいてつぎのクロックＣＬＫのタイミング
で最低優先度レジスタ７の最低優先度の優先権コードＬ
ＰＧが要求優先度カウンタ８に転送されるようになって
いる。
このような構成においては、調停が終了するごとに要求
優先度の優先権コートＲＰＣは１つずつ減ぜられ、最高
優先度の優先権コードＨＰＣに達したら、再び最低優先
度の優先権コードＬＰＧに戻ることになる。このことは
要求優先度が最高優先度と最低優先度との間で循環する
ことを意味する。
優先度の優先権コートＲＰＣは１つずつ減ぜられ、最高
優先度の優先権コードＨＰＣに達したら、再び最低優先
度の優先権コードＬＰＧに戻ることになる。このことは
要求優先度が最高優先度と最低優先度との間で循環する
ことを意味する。
つぎにこの実施例の動作を例を挙げて説明する。
簡単のために、１本のバス上に４台のバス・マスタＢＭ
Ｉ〜ＢＭ４が接続されているシステムを考える。いま、
バス・マスタＢＭＩには常時最も高い優先度（固定優先
権コードＯ）を与えておき。
Ｉ〜ＢＭ４が接続されているシステムを考える。いま、
バス・マスタＢＭＩには常時最も高い優先度（固定優先
権コードＯ）を与えておき。
残りのバス・マスタＢＭ２．８Ｍ３および８Ｍ４には平
等に優先度（可変優先権コード１．２および３）を与え
たいとする。その場合は、第３図のように最高優先権コ
ードＨＰＣ，最低優先権コードＬＰＧ、要求優先権コー
ドＲＰＣを設定する。
等に優先度（可変優先権コード１．２および３）を与え
たいとする。その場合は、第３図のように最高優先権コ
ードＨＰＣ，最低優先権コードＬＰＧ、要求優先権コー
ドＲＰＣを設定する。
即ち、バス・マスタＢＭＩはＨＰＣ，ＬＰＧおよびＲＰ
Ｃすべてに「０」をセットし、いつも優先権コード０
のバス使用要求を出せるようにしておく。バス・マスタ
ＢＭ２．ＢＭ３および８Ｍ４にはＮ Ｐ ＣにｒｌＪ
、ＬＰＧに「３」をセットし、バス要求優先権コードが
「１」、「２」、「３」のうちのいずれかになるように
、がっ、Ｔ＜ｐｃが重複しないように初期設定する。
Ｃすべてに「０」をセットし、いつも優先権コード０
のバス使用要求を出せるようにしておく。バス・マスタ
ＢＭ２．ＢＭ３および８Ｍ４にはＮ Ｐ ＣにｒｌＪ
、ＬＰＧに「３」をセットし、バス要求優先権コードが
「１」、「２」、「３」のうちのいずれかになるように
、がっ、Ｔ＜ｐｃが重複しないように初期設定する。
最初に、バス・マスタＢＭ２及びバスマスタＢＭ３から
同時にバス使用要求が出されたとする。
同時にバス使用要求が出されたとする。
バス・マスタＢＭ２は自分の今現在持っている優先権コ
ード１ （ＲＰＣの値）をバス上に出力する。
ード１ （ＲＰＣの値）をバス上に出力する。
一方、バス・マスタＢＭ３も同じく自分の持っている優
先権コード２を出力する。優先権コードが小さいほど優
先度が高いことに取り決めであるので、バス・マスタＢ
Ｍ２がバスを獲得し、バスを使用する。その後、各バス
・マスタＢＭＩ〜ＢＭ４内のＲＰＣの値は第４図に示す
ようになる。
先権コード２を出力する。優先権コードが小さいほど優
先度が高いことに取り決めであるので、バス・マスタＢ
Ｍ２がバスを獲得し、バスを使用する。その後、各バス
・マスタＢＭＩ〜ＢＭ４内のＲＰＣの値は第４図に示す
ようになる。
つぎに、再びバス・マスタ［３Ｍ２とバス・マスタｌ３
Ｍ３からバス要求が出されたとすると、今度はバス・マ
スタＢＭ２のＲＰＣが「３」、バス・マスタＢＭ３のＲ
ＰＣが「１」になっているので、バス・マスタＢＭ３が
バスを獲得する。そして、各バス・マスタＢＭＩ〜ＢＭ
４のＲＰＣは調停終了後変化し、第５図に示すように設
定される。
Ｍ３からバス要求が出されたとすると、今度はバス・マ
スタＢＭ２のＲＰＣが「３」、バス・マスタＢＭ３のＲ
ＰＣが「１」になっているので、バス・マスタＢＭ３が
バスを獲得する。そして、各バス・マスタＢＭＩ〜ＢＭ
４のＲＰＣは調停終了後変化し、第５図に示すように設
定される。
もし、以上の例で、バス・マスタＢＭＩもバスを要求し
たとすると、バス・マスタＢＭＩはＲＰＣ，ＩＪＰＣお
、及びＬＰＣが全てｒＯＪにセットしであるので、いつ
も必ず高い優先度で（優先権コード０で）バスを獲得す
ることができる。バス・マスタ８Ｍ１ルＢＭｄ内のＲＰ
Ｃの値の時間変化を表１にまとめて示す。
たとすると、バス・マスタＢＭＩはＲＰＣ，ＩＪＰＣお
、及びＬＰＣが全てｒＯＪにセットしであるので、いつ
も必ず高い優先度で（優先権コード０で）バスを獲得す
ることができる。バス・マスタ８Ｍ１ルＢＭｄ内のＲＰ
Ｃの値の時間変化を表１にまとめて示す。
別の例としてバス・マスタ［１Ｍ１〜ＢＭ４に固定した
優先度（バス・マスタＢＭＩ＞バス・マスタＢ Ｍ ２
＞バス・マスタＢＭ３＞バス・マスタＢＭ４、ただし
コードの大小ではこの逆となる）を４えたい場合を考え
よう。この場合には第６図に示すように、バス・マスタ
ＢＭＩのＨＰＣ，ＬＰＧおよびＲＰ ＣをｒＯＪに、バ
ス・マスタ１３ Ｍ ２のそれらを「１」に、バス・マ
スタＢＭ３のそれらを「２」に、バス・マスタ４のそれ
らを「３」に設定する。これによって各バス・マスタＢ
ＭＩ〜ＢＭ４はいつも「０」、「１」、「２」および「
３」の優先権コードをそれぞれ出力する。
優先度（バス・マスタＢＭＩ＞バス・マスタＢ Ｍ ２
＞バス・マスタＢＭ３＞バス・マスタＢＭ４、ただし
コードの大小ではこの逆となる）を４えたい場合を考え
よう。この場合には第６図に示すように、バス・マスタ
ＢＭＩのＨＰＣ，ＬＰＧおよびＲＰ ＣをｒＯＪに、バ
ス・マスタ１３ Ｍ ２のそれらを「１」に、バス・マ
スタＢＭ３のそれらを「２」に、バス・マスタ４のそれ
らを「３」に設定する。これによって各バス・マスタＢ
ＭＩ〜ＢＭ４はいつも「０」、「１」、「２」および「
３」の優先権コードをそれぞれ出力する。
なおこの実施例では各バス・マスタＢＭＩ〜ＢＭ４のＲ
ＰＣ，ＬＰＧおよびＲＩ） Ｃをシステムノ椋動中に書
き替えるようにしてもよい。なお、この例では調停制御
機能を各バス・マスタが分散して持つようにしたが、集
中的に調ｐス制御を行う構成としてもよい。
ＰＣ，ＬＰＧおよびＲＩ） Ｃをシステムノ椋動中に書
き替えるようにしてもよい。なお、この例では調停制御
機能を各バス・マスタが分散して持つようにしたが、集
中的に調ｐス制御を行う構成としてもよい。
第７図は第１図例の要求優先度決定回路５の詳細を調停
制御回路４およびＣＰＵｌ０とともに示すものである。
制御回路４およびＣＰＵｌ０とともに示すものである。
この図において第１図と対応する箇所には対応する符号
を付してその説明を省略する。
を付してその説明を省略する。
第７図において各信号は以下のようなものである。
ＨＰＣＬＯＡＤ：ＣＰＵデータ・バス上のデータを最高
優先度レジスタにロ ードするための信号 ＲＰＣＬＯＡＩ）：ＣＰＵデータ・バス上のデータを要
求優先度カウンタにロ ードするための信号 ＬＰＣＬＯＡＤ：ＣＰＵデータ・バス上のデータを最低
優先度レジスタにロ ードするための信号 Ｃｏｕｎｔ ｌｏｗｎ ｃｌｏｃｋ ：バス使用ごとに
要求優先度カウンタの値を変化させるため のクロック。第１図のＣＬＫ と同じ ＣＩ）Ｕ ＲＷ ：ＣＰＵの読み出しまたは書込み
を示す信号 コノ例では信号Ｉ（ＰＣＬＯＡＤ、Ｌｌ）ＣＬＯＡＤお
よびＲＰＣＬＯＡＤに基づいて最高優先度レジスタ６、
最低優先度レジスタ７および要求優先度カウンタ８にそ
れぞれ所望のデータが転送される。そののち各調停シー
ケンスごとにＲＰＣが小さくなり、さらにＲＰＣがＩ−
Ｉ Ｐ Ｃと等しくなるとＲＰＣはＬＰＧに戻る。これ
を第７図に示す。なお、この図から明らかなようにこの
例では比較器９から一致信号が出力されるだけでは要求
優先度カウンタ８にデータが転送されない。一致信号が
生じ、かつクロックＣｏｕｎｔ ｄｏｉｉｎ ｃｌｏｃ
ｋがカウンタ８に入力されたときにはじめてデータの転
送が行われるのである。この点に留意すると、つぎのよ
うに、カウンタ８の内容すなわち要求優先度が変化する
ことがわかる。すなわちクロックＣＬＫｌでＲＰ Ｃ＝
ＨＰ Ｃとなると、っぎの調停時にもＲＰ Ｃ＝ Ｒ
Ｐ Ｃを維持し、もし調停に参加するときにはＲＰＣ＝
ＨＰＣを調停バス３に出力する。この調停終了直後のク
ロックＣＬＫ２でＬＰＣが要求優先度カウンタ８に転送
される。こののち以降の調停に応じてＲＰＣがＲＰＣに
近づいていく。
優先度レジスタにロ ードするための信号 ＲＰＣＬＯＡＩ）：ＣＰＵデータ・バス上のデータを要
求優先度カウンタにロ ードするための信号 ＬＰＣＬＯＡＤ：ＣＰＵデータ・バス上のデータを最低
優先度レジスタにロ ードするための信号 Ｃｏｕｎｔ ｌｏｗｎ ｃｌｏｃｋ ：バス使用ごとに
要求優先度カウンタの値を変化させるため のクロック。第１図のＣＬＫ と同じ ＣＩ）Ｕ ＲＷ ：ＣＰＵの読み出しまたは書込み
を示す信号 コノ例では信号Ｉ（ＰＣＬＯＡＤ、Ｌｌ）ＣＬＯＡＤお
よびＲＰＣＬＯＡＤに基づいて最高優先度レジスタ６、
最低優先度レジスタ７および要求優先度カウンタ８にそ
れぞれ所望のデータが転送される。そののち各調停シー
ケンスごとにＲＰＣが小さくなり、さらにＲＰＣがＩ−
Ｉ Ｐ Ｃと等しくなるとＲＰＣはＬＰＧに戻る。これ
を第７図に示す。なお、この図から明らかなようにこの
例では比較器９から一致信号が出力されるだけでは要求
優先度カウンタ８にデータが転送されない。一致信号が
生じ、かつクロックＣｏｕｎｔ ｄｏｉｉｎ ｃｌｏｃ
ｋがカウンタ８に入力されたときにはじめてデータの転
送が行われるのである。この点に留意すると、つぎのよ
うに、カウンタ８の内容すなわち要求優先度が変化する
ことがわかる。すなわちクロックＣＬＫｌでＲＰ Ｃ＝
ＨＰ Ｃとなると、っぎの調停時にもＲＰ Ｃ＝ Ｒ
Ｐ Ｃを維持し、もし調停に参加するときにはＲＰＣ＝
ＨＰＣを調停バス３に出力する。この調停終了直後のク
ロックＣＬＫ２でＬＰＣが要求優先度カウンタ８に転送
される。こののち以降の調停に応じてＲＰＣがＲＰＣに
近づいていく。
Ｆ１発明の詳細
な説明したようにこの発明によれば極めて簡単な構成で
固定優先度方式、順送り方式およびそれらの混成された
方式で優先権制御を行うことができる。
固定優先度方式、順送り方式およびそれらの混成された
方式で優先権制御を行うことができる。
第１図はこの発明の一実施例の要部を示すブロック図、
第２図は上述実施例を全体的に示すブロック図、第３図
〜第６図は上述実施例の動作を説明するための図、第７
図は上述実施例の要部をより詳細に示すブロック図、第
８図は第７図を説明するためのタイム・チャートである
。 ＢＭＩ〜ＢＭｎ・・・・バス・マスタ、３・・・・調停
バス、５・・・・要求優先度決定回路、６・・・・最高
優先度レジスタ、７・・・・最低法先度レジスタ、８・
・・・要求優先度カウンタ、９・・・・比較器。 第１図 実施イ列のシステム 第２図 初期談定状態 第３図 優先権フード＊良後 再変更イ艶 第５図 他の初期後走状態 駕７図
第２図は上述実施例を全体的に示すブロック図、第３図
〜第６図は上述実施例の動作を説明するための図、第７
図は上述実施例の要部をより詳細に示すブロック図、第
８図は第７図を説明するためのタイム・チャートである
。 ＢＭＩ〜ＢＭｎ・・・・バス・マスタ、３・・・・調停
バス、５・・・・要求優先度決定回路、６・・・・最高
優先度レジスタ、７・・・・最低法先度レジスタ、８・
・・・要求優先度カウンタ、９・・・・比較器。 第１図 実施イ列のシステム 第２図 初期談定状態 第３図 優先権フード＊良後 再変更イ艶 第５図 他の初期後走状態 駕７図
Claims (5)
- （１）複数のバス・マスタが共有バスに接続され、上記
バス・マスタが出力する優先権コードに基づいて上記共
有バスの占有の調停を行うデータ処理システムにおいて
、 上記バス・マスタの少なくとも１つが、 第１の優先権コードを記憶する第１レジスタと、第２の
優先権コードを記憶する第２レジスタと、上記共有バス
の占有の調停のたびに所定数のクロックを計数するカウ
ンタと、 上記カウンタの内容と上記第１レジスタの第１の優先権
コードとを比較する比較手段と、 この比較手段の比較結果に基づいて上記カウンタに上記
第２レジスタの第２の優先権コードを転送する手段とを
有し、 上記カウンタの内容に基づいて当該バス・マスタの優先
度を決定するようにしたことを特徴とする共有バスを有
するデータ処理システム。 - （２）上記バス・マスタから出力される優先権コードを
一括して受け取り集中的に上記共有バスの調停を行うバ
ス調停回路を上記バス・マスタと別に設けた特許請求の
範囲第１項記載の共有バスを有するデータ処理システム
。 - （３）上記バス・マスタの各々が、自己の優先権コード
および他のバス・マスタの優先権コードに基づいて上記
共有バスに対する自己の占有が許容されるかどうかを判
断するバス調停部を有する特許請求の範囲第１項記載の
共有バスを有するデータ処理システム。 - （４）上記所定数を１とした特許請求の範囲第１項、第
２項または第３項記載の共有バスを有するデータ処理シ
ステム。 - （５）複数のバス・マスタが共有バスに接続され、上記
バス・マスタが出力する優先権コードに基づいて上記共
有バスの占有の調停を行うデータ処理システムに用いる
優先度決定回路において、第１の優先権コードを記憶す
る第１レジスタと、第２の優先権コードを記憶する第２
レジスタと、所定の計数パルスを受け取るカウンタと、 上記カウンタの内容と上記第１レジスタの第１の優先権
コードとを比較する比較手段と、 この比較手段の比較結果に基づいて上記カウンタに上記
第２レジスタの第２の優先権コードを転送する手段とを
有し、 上記カウンタの内容に基づいて優先度を決定するように
したことを特徴とする優先度決定回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104471A JPH081632B2 (ja) | 1988-04-28 | 1988-04-28 | 共有バスを有するデータ処理システムおよびその優先度決定回路 |
| EP19890302579 EP0339782B1 (en) | 1988-04-28 | 1989-03-16 | Shared bus data processing systems |
| DE1989622779 DE68922779T2 (de) | 1988-04-28 | 1989-03-16 | Datenverarbeitungssystem mit gemeinsamen Bus. |
| CA000595248A CA1313414C (en) | 1988-04-28 | 1989-03-30 | Data processing system having a shared bus and a priority determination circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63104471A JPH081632B2 (ja) | 1988-04-28 | 1988-04-28 | 共有バスを有するデータ処理システムおよびその優先度決定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01279354A true JPH01279354A (ja) | 1989-11-09 |
| JPH081632B2 JPH081632B2 (ja) | 1996-01-10 |
Family
ID=14381500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63104471A Expired - Lifetime JPH081632B2 (ja) | 1988-04-28 | 1988-04-28 | 共有バスを有するデータ処理システムおよびその優先度決定回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0339782B1 (ja) |
| JP (1) | JPH081632B2 (ja) |
| CA (1) | CA1313414C (ja) |
| DE (1) | DE68922779T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328665A (ja) * | 1991-04-22 | 1992-11-17 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・システム |
| US7502375B2 (en) | 2001-01-31 | 2009-03-10 | Teldix Gmbh | Modular and scalable switch and method for the distribution of fast ethernet data frames |
| US7698486B1 (en) * | 2003-03-14 | 2010-04-13 | Marvell International Ltd. | Method and apparatus for bus arbitration dynamic priority based on waiting period |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710549A (en) * | 1994-09-30 | 1998-01-20 | Tandem Computers Incorporated | Routing arbitration for shared resources |
| US5694121A (en) * | 1994-09-30 | 1997-12-02 | Tandem Computers Incorporated | Latency reduction and routing arbitration for network message routers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146552A (en) * | 1978-05-09 | 1979-11-15 | Mitsubishi Electric Corp | Interruption control system |
| JPS57178520A (en) * | 1981-04-28 | 1982-11-02 | Fuji Electric Co Ltd | Data transfer control system |
| JPS59132257A (ja) * | 1983-01-19 | 1984-07-30 | Nec Corp | 共通バス情報転送方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626843A (en) * | 1983-09-27 | 1986-12-02 | Trw Inc. | Multi-master communication bus system with parallel bus request arbitration |
-
1988
- 1988-04-28 JP JP63104471A patent/JPH081632B2/ja not_active Expired - Lifetime
-
1989
- 1989-03-16 EP EP19890302579 patent/EP0339782B1/en not_active Expired - Lifetime
- 1989-03-16 DE DE1989622779 patent/DE68922779T2/de not_active Expired - Fee Related
- 1989-03-30 CA CA000595248A patent/CA1313414C/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146552A (en) * | 1978-05-09 | 1979-11-15 | Mitsubishi Electric Corp | Interruption control system |
| JPS57178520A (en) * | 1981-04-28 | 1982-11-02 | Fuji Electric Co Ltd | Data transfer control system |
| JPS59132257A (ja) * | 1983-01-19 | 1984-07-30 | Nec Corp | 共通バス情報転送方式 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328665A (ja) * | 1991-04-22 | 1992-11-17 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・システム |
| US7502375B2 (en) | 2001-01-31 | 2009-03-10 | Teldix Gmbh | Modular and scalable switch and method for the distribution of fast ethernet data frames |
| US7698486B1 (en) * | 2003-03-14 | 2010-04-13 | Marvell International Ltd. | Method and apparatus for bus arbitration dynamic priority based on waiting period |
| US8041870B1 (en) | 2003-03-14 | 2011-10-18 | Marvell International Ltd. | Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors |
| US8307139B1 (en) | 2003-03-14 | 2012-11-06 | Marvell International Ltd. | Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors |
| US9037767B1 (en) | 2003-03-14 | 2015-05-19 | Marvell International Ltd. | Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1313414C (en) | 1993-02-02 |
| DE68922779T2 (de) | 1995-11-30 |
| EP0339782A2 (en) | 1989-11-02 |
| DE68922779D1 (de) | 1995-06-29 |
| EP0339782A3 (en) | 1991-08-14 |
| JPH081632B2 (ja) | 1996-01-10 |
| EP0339782B1 (en) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1403773B1 (en) | Resource management device | |
| US5583999A (en) | Bus arbiter and bus arbitrating method | |
| US5623672A (en) | Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment | |
| JP4480427B2 (ja) | リソース管理装置 | |
| JP2559906B2 (ja) | アービトレーション・システム及び方法 | |
| JP2622654B2 (ja) | 複数要求間の仲裁方法およびその装置 | |
| JPH0740250B2 (ja) | データ・バスへのアクセスを制御する装置 | |
| EP0106879B1 (en) | Method and apparatus for limiting bus utilization | |
| US7013357B2 (en) | Arbiter having programmable arbitration points for undefined length burst accesses and method | |
| US4896266A (en) | Bus activity sequence controller | |
| JP4308578B2 (ja) | 集積回路装置のバスアービター | |
| USRE40261E1 (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
| JPH01279354A (ja) | 共有バスを有するデータ処理システムおよびその優先度決定回路 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JP4666143B2 (ja) | データ転送処理装置 | |
| US20020120799A1 (en) | Method and system to promote arbitration priority in a buffer queue | |
| JP2005165508A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS59148952A (ja) | 優先順位回路 | |
| JP2574345B2 (ja) | バス調停装置 | |
| JPH10149311A (ja) | メモリ制御装置 | |
| JPH06175911A (ja) | メモリ制御方式 | |
| JPH07281942A (ja) | 共有資源のアービトレーション方法 | |
| JP2001175589A (ja) | バス調停システムおよび方法、記録媒体 | |
| JPH10334042A (ja) | バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体 | |
| KR950012506B1 (ko) | 다중채널 버스중재기 |