JPH0740250B2 - データ・バスへのアクセスを制御する装置 - Google Patents

データ・バスへのアクセスを制御する装置

Info

Publication number
JPH0740250B2
JPH0740250B2 JP2029762A JP2976290A JPH0740250B2 JP H0740250 B2 JPH0740250 B2 JP H0740250B2 JP 2029762 A JP2029762 A JP 2029762A JP 2976290 A JP2976290 A JP 2976290A JP H0740250 B2 JPH0740250 B2 JP H0740250B2
Authority
JP
Japan
Prior art keywords
bus
access
data
time slot
ports
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2029762A
Other languages
English (en)
Other versions
JPH02242462A (ja
Inventor
マイケル・ジヨセフ・アゼヴエイドー
ポール・ウエイン・ハンター
ドナルド・ジヨン・ラング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02242462A publication Critical patent/JPH02242462A/ja
Publication of JPH0740250B2 publication Critical patent/JPH0740250B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明はデータ処理装置に関し、より具体的には、時分
割データ・バスその他の資源へのアクセスに対するアー
ビトレーション制御に関する。
B.従来の技術 時分割資源の利用と共に、そうした資源へのアクセスの
制御またはアービトレーションが必要となってきた。こ
れまでに複雑さ及び論理の異なる様々な方式が考察され
使用されてきた。通常、所望のアクセス制御を実現する
ための方式が複雑になるほど、アクセスのコストが高く
なり、あるいは時間がかかるようになる。資源に対する
迅速なアクセスを維持しながら、優先順位決定のコスト
が最小限ですむ、異なる優先順位グループを有する複数
の資源ユーザの間で、バランスのとれたアクセスを提供
することが望ましい。最高の優先順位をもつ資源ユーザ
のグループに予め定められたアクセスを「保証」するこ
とが望ましい。たとえば、共用ランダム・アクセス・デ
ータ・バッファと高性能磁気ディスク・データ記憶装置
（DASD）の間のデータ転送、並びに共用タイム・スロッ
ト式バスを介して行なわれるすべての転送では、DASDに
よるバス及びデータ・バッファへのアクセスが保証され
ている必要がある。こうした保証されたアクセスによ
り、DASDデータ記憶ディスクがディスク上のデータ転送
に関係する区域を通り越すというオーバーランやアンダ
ーランのためにデータ転送が打ち切られないようにする
ことができる。そのデータ・バスの他のユーザにも、制
御されたアクセスを提供しなければならない。すべての
ユーザにとってバス及びデータ・バッファへのアクセス
の遅延が最小となるように、かつ適切なアクセスの優先
順位に従って、バス利用度を最大にする（すなわち、最
大帯域幅を維持する）ことが望ましい。本明細書に記載
する実施例である入出力制御装置では、バス・ユーザは
アダプタ回路であり、他のアダプタまたはデータ・バス
に接続されたデータ・バッファと通信するために、DASD
及び他のデータ操作装置たとえば、上位処理装置チャネ
ルをデータ・バスに動作可能に接続する。以上すべての
ことによって、入出力制御装置の最適スループットが実
現できる。
複数のデータ処理装置の間に延びたデータ・バスに対す
るアクセスを制御する中央バス・アービトレータは、米
国特許第4698746号明細書に記載されている。明らかに
このデータ・バスはタイム・スロット式ではない。すな
わち、あるデータ処理装置が「バス・マスタ」になる
と、上記特許には開示されない手順に従ってそのバスを
管理する。上記特許は、制御されるデータ転送バスとは
別個のアービトレーション・バスを介して、バスに接続
されたすべてのデータ処理装置に接続されている、中央
アービトレータを開示している。
米国特許第4703420号は、コプロセッサが、バス・アク
セスが必要となるのを予想して自動的にバス・アクセス
を要求するという、コプロセッサと優先順位のより高い
入出力装置とによる入出力バスの使用をアービトレート
するためのシステムを開示している。この場合、優先順
位が最高のバス・ユーザは、実際に必要となる前にアク
セスを要求するように修正される。本発明は、そうする
必要がなく、動作の効率を高める。
C.発明が解決しようとする課題 本発明の目的は、第１グループの資源ユーザのうちの任
意のユーザによる共用資源への迅速なアクセスを可能に
すると同時に、第２グループの資源ユーザによるアクセ
スを延期させ、共用資源の時間利用度を最大にすること
にある。
D.課題を解決するための手段 ある複数のユーザ手段の間で共用される、指定可能なタ
イム・スロット中に利用可能な、（タイム・スロット動
作式データ・バスなどの）資源に対するアクセスを制御
するための装置では、上記ユーザ手段のいずれかからア
クセス要求を受け取り、要求側ユーザ手段に上記タイム
・スロットのうち所定のタイム・スロットの間、アクセ
スを許可する、（バス・アービタなどの）アクセス制御
手段が、上記装置ならじに上記各ユーザ手段に接続され
る。アクセス制御手段中の優先順位決定手段が、上記の
所与の複数のユーザ手段の数より少ない第１の複数のユ
ーザ手段に、その資源に対する排他的または最高の優先
順位のアクセスを許可する。この最高の優先順位では、
第１の複数のユーザ手段のそれぞれに、所定のタイム・
スロットの間その資源に対する第１のアクセスを許可す
る。他のすべてのユーザ手段は、第１の複数のユーザ手
段のいづれもがその資源に対してアクセス要求しなかっ
た場合にのみ、その資源に対するアクセスを獲得するこ
とができる。
E.実施例 添付の図面を参照すると、様々な図で、同じ番号は同様
の部品及び構造上の特徴を示すものとする。第１図は、
必ずしもそれだけに限定されるものではないが、２重デ
ータ・バス10に接続された装置間のマスタ・スレーブ関
係が使用される、バス・アービトレーション／資源アク
セスを示す。データ・バス10は、信号線11（第６図）の
データ転送セットが１組のタグ線12によって制御される
という、既知の技術を用いて作成される。第１図で、バ
ス・アクセス制御手段またはアービトレータ15は、どの
マスタ装置M0〜M5も、指定されたそれぞれのスレーブ装
置S0〜S6にアクセスするため、データ・バス10にアクセ
スできるようにする。ある構成実施例では、各スレーブ
装置は、ランダム・アクセス・データ・バッファのアド
レス可能部分である。スレーブ装置の１つがマスタ装置
の１つに割り当てられる。たとえば、S0がM5に割り当て
られ、S1がM0に割り当てられ、S2がM1に割り当てられ、
以下同様である。図では、スレーブ装置の方がマスタ装
置よりも１個多いことに留意されたい。場合によって
は、S5など１つのスレーブ装置に、M4などのマスタ装置
とそれに割り当てられたスレーブ装置S5の間のデータ転
送を監視させるのが望ましいことがある。マスタ装置と
それに割り当てられたスレーブ装置の間でデータ・バス
10を介して通信が行なわれるごとに、マスタ装置は、ア
クセス許可（「バス所有権」ともよく呼ばれる）を獲得
し、そのデータ転送を開始する。その通信のスレーブ装
置は、バスを獲得したマスタ装置に応答する。通常は、
各通信は、時間的に中断された一連のデータ転送からな
る。これは、タイム・スロット式アクセス技術と呼ばれ
る。たとえば、2Kバイトのデータを転送する場合、各タ
イム・スロットのアクセスの結果、比較的少数のバイ
ト、たとえば２、４、または８バイトが転送される。2K
バイトの通信では、通常のデータ転送を完了するため
に、多数回のアクセス要求とアクセス許可が必要であ
る。
データ・バス10は、第２図に示すようなタイム・スロッ
ト式アクセスを利用する。各タイム・スロット中に、少
数たとえば２バイトのデータが、データ・バスを介して
転送できる。タイム・スロットはセットにグループ分け
され、各セットは、データ・バスに対する最高のアクセ
ス優先順位をもつマスタ装置の数と同数のタイム・スロ
ットをもつ。各タイム・スロット・セット中に、各タイ
ム・スロット・セットの１タイム・スロットが最高の優
先順位のマスタ装置それぞれに利用可能となることが保
証される。マスタ装置M0とM1は、優先順位が最高の２つ
の装置であり、DASD（図示せず）とスレーブ装置16の間
の通信を実施する。したがって、各セットは奇数と偶数
の２つのタイム・スロットを有し、偶数スロットは必ず
まずM0が利用可能であり、奇数スロットは必ずまずM1が
利用可能である。すなわち、各タイム・スロット・セッ
ト中で、マスタ装置M0とM1のどちらかがバス・アクセス
を、したがって共用資源またはデータ・バッファ16に対
するアクセスを獲得することができる。各タイム・スロ
ット・セット中のタイム・スロットは、さらにそれぞれ
C0及びC1として識別される。バスへのアクセスは、３サ
イクルのパイプラインでパイプライン化することが好ま
しい。こうした構成では、第１のタイム・スロット中
に、マスタ装置は、やがてくるタイム・スロット中にバ
ス10にアクセスするため、アービトレータ15にアクセス
を要求する。この第１のタイム・スロット中に、別のマ
スタ装置が実際にデータを転送しており、同時に第２の
マスタ装置がデータ転送を完了していることがある。こ
の要求側マスタ装置に割当てできる最も早いタイム・ス
ロットは、次に続くタイム・スロットである。優先順位
とタイミングの点から、もっと後のタイム・スロットが
割り当てられることもある。要求側マスタ装置にタイム
・スロットが割り当てられた後、割り当てられたタイム
・スロット中でデータ転送が行なわれ、その直後のタイ
ム・スロット中で「ハウスキーピング」と呼ばれる操作
が実行されることもある。バス10を使用するために利用
できる各タイム・スロットがデータの転送に使用できる
ことが望ましく、それが本発明の利点である。
バス・アクセス制御手段15は、マスタ装置M0〜M5からそ
れぞれバス・アクセス要求線R0〜R5を介してアクセス要
求を受け取る。バス・アクセス制御手段15は、その許可
線G0〜G5のうち当該の１本を介してマスタ装置M0〜M5の
１つにアクセス許可信号を送り、そのスレーブ・バス・
アクセス許可線G00〜G66のうち当該の１本（G22）を介
してS2などそれに割り当てられたスレーブ装置にアクセ
ス許可信号を送る。各タイム・スロットごとに、マスタ
装置M0〜M5のうち１つだけがアクセスを許可される。１
つまたは複数のスレーブ装置S0〜S6がアクセスを許可さ
れる。ある構成実施例では、１タイム・スロット中にス
レーブ装置S0〜S6のうち１つだけがアクセスを許可され
る。マスタ装置M0〜M5の１つにバス・アクセスが許可さ
れるたびに、当該のスレーブ装置にデータ転送がまもな
くであることを警告するため、バス・アクセス制御手段
15からスレーブ装置バス・アクセス許可線G00〜G66のう
ちの１本を介して許可信号が供給される。データ転送
は、マスタ装置からそれに割り当てられたスレーブ装置
へでも、割り当てられたスレーブ装置からマスタ装置へ
でも行なえる。本発明の他の実施例では、スレーブ装置
S0〜S6がマスタ装置の一部分であってよい。すなわち、
マスタ装置が、マスタ装置としてもスレーブ装置として
も機能できる。この例では、やがて行なわれる通信でマ
スタとして働くマスタ装置がバス・アクセルを要求し、
スレーブとして働くマスタ装置は、スレーブ装置として
バス許可アクセスを受け取るだけである。バス・アクセ
ス許可線G0〜G6及びG00〜G66は、このバス許可アクセス
を実行するために、それぞれマスタ装置及びスレーブ装
置に許可を示す信号を運ぶ。
第３図は、制御手段15を図式的に示す。制御手段15は、
ソフトウェアの形でもハードウェアの形でも構築でき
る。入出力制御装置におけるなど各機械動作サイクル
は、データ・バス10の動作の１サイクルとすることがで
きる。すなわち、データ・バスの１タイム・スロットで
ある。カウンタ25がデータ・バス10のタイム・スロット
をカウントする。この例では、カウンタ25はモジュロ２
カウンタ（トリガ）である。カウンタ25は、高優先順位
アクセスのアービトレーションを実施するため、高優先
順位アクセス回路26にタイム・スロット指示を供給す
る。バス・アクセス制御手段15の一般的論理は、後で第
４図及び第５図に詳しく示す。R0〜R5は、それぞれ１動
作サイクルまたは１タイム・スロット中におけるマスタ
装置のバスに対するアクセス要求を表す。G0〜G5は、そ
れぞれ当該のマスタ装置M0〜M5に対する要求されたアク
セスのアクセス許可を表す。線G00〜G66は、その割り当
てられたマスタ装置と通信するようになることを指示す
るための、当該のスレーブ装置へのバス・アクセル線を
示す。スレーブ装置S0は、必ずしもマスタ装置M0に割り
当てられず、以下同様である。１つのバス動作サイクル
の間の許可は、次に生じる動作サイクルまたはタイム・
スロットから始まるアクセスを与える。高優先順位アク
セス論理手段26は、要求R0とR1に応答して、第１の複数
のマスタ装置M0とM1にバス・アクセスを許可する。G0ま
たはG1が発行されていない場合は、“not G0 or G1"信
号が、線27を介して、低優先順位マスタ装置M2〜M5を扱
う低優先順位アクセス論理手段28に供給される。
低優先順位アクセス論理手段28は、第５図に詳しく示す
ように、要求R2〜R5と“not G0 or G1"信号に応答し
て、M2〜M5にそれぞれバス・アクセス許可G2〜G5を発行
する。低優先順位アクセス手段論理は、修正ラウンド・
ロビン・アルゴリズムに従って動作する。
テーブル論理手段40は、スレーブ装置S0〜S6をマスタ装
置M0〜M5に割り当てる。マスタ・バス・アクセス許可線
G0〜G5が、テーブル論理手段40への入力線である。スレ
ーブ・バス・アクセス許可線G00〜G66は、テーブル論理
手段40からの出力線である。テーブル論理手段40は、ハ
ードウェアの形では、ゲート・アレイ、すなわちマスタ
・バス許可線G0〜G5とスレーブ・バス許可線G00〜G66の
間の論理接続を行なうプログラム式論理アレイとするこ
とができる。論理ゲーティングはハードウェアによるも
のもソフトウェアによるものも周知なので、テーブル論
理手段40についてはこれ以上説明しない。所与の通信、
及び所与のマスタ装置のための優先順位を予め選択する
のが望ましくないことがしばしばある。このため、テー
ブル論理手段40は、マスタ装置へのスレーブ装置の割当
てを選択し変更する既知の技術を使って、ソフトウェア
的に変更可能になっている。別法として、すべての要求
線R0〜R5と論理手段26、28の間、及び論理手段26、28と
アクセス許可線G0〜G5及びG00〜G66の間にマルチプレク
サを挿入することもできる。
第４図は、以下の論理式を評価する高優先順位アクセス
論理手段を示す。
（１）Gn＝Rn＊Cn ただし、Ｒはマスタ装置“n"から受け取った要求、“n"
は要求するマスタ装置の数（０または１）である。式
（１）がM0またはM1に関して満足されない場合は、“no
t G0 or G1"信号が発行される。この構成実施例では、
タイム・スロットは、２つのタイム・スロットからなる
セットにグループ分けされる。M0は各セット中の第１の
タイム・スロットに対するアクセスを保証され、M1は各
セット中の第２のタイム・スロットに対するアクセスを
保証される。低優先順位のマスタ装置M2〜M5は、後で説
明するように、マスタ装置M0またはM1がその当該の保証
されたタイム・スロットの間にアクセスを要求しない
時、それらのタイム・スロットに対するアクセスを獲得
する。低性能バスに適した代替構成では、タイム・スロ
ットの各セット中のすべてのタイム・スロットが、どの
高優先順位のマスタ装置にも保証できる。こうした場
合、要求側マスタ装置は、タイム・スロットに対する低
優先順位のアクセスが可能なように、アクセス要求を撤
回できるものでなければならない。
第４図で、上式をそれぞれM0及びM1ににいて評価するも
のとして、２つのAND-OR回路30と31が示されている。NO
R回路32は、いつG0もG1も発行されないかを判定する。
クロッキングは図示してない。AND-OR回路30と31中で、
AND部分33は、M0及びM1に関してタイム・スロットへの
アクセスを保証するための式（１）である項Rn＊Cnを評
価する。本発明の好ましい高性能実施例では、AND部分3
3のみが使用される。AND部分34は、上記のように低性能
バスを使用する時に追加され使用される。部分34は、式
Rn＊Rn+1′＊Cn+1を評価する。ただし、“ｎ＋1"は、現
タイム・スロットを保証されていないマスタ装置M0また
はM1を示す。すなわち、マスタM0もM1も両方のタイム・
スロットの間、高優先順位をもつ。高性能アクセス・シ
ステムでは、この構成は、低優先順位のマスタ装置M2〜
M5のロックアウトを起こすことがある。OR回路部分は、
論理OR機能＋を実施する。
第５図は、各低優先順位マスタ装置M2〜M5に関して下記
のバス・アービトレーション論理式（２）を評価する、
低優先順位アクセス論理手段を示す。この式は、数字
“n"を使って一般化されており、“n"は数字０〜３を用
いて低優先順位のマスタ装置のどれかを示している。ま
た加減算はモジューロ４であり、即ち０−１＝３及び３
＋１＝０であって答は常に正数値である。GLは許可を受
け取った最後のマスタ装置、ｎは（上記と同様に）０〜
３の数、Ｒはバス・アクセス要求を示し、′はNOT、＋
は論理OR、＊は論理ANDを表し、ANDはORより前に評価さ
れる。
（２）Gn＝Rn｛GLn-1＋（Rn-1′＊GLn-2）＋（（Rn-1′
＋Rn-2′）＊GLn-3）＋（（Rn-1′＋Rn-2′＋Rn-3′）
＊GLn）｝ 上式の効果は次の通りである。正常なラウンド・ロビン
優先順位はM2 M3 M4 M5である。M3がバス・アクセスを
得る時、次の優先順位はM4 M5 M2 M3である。次に、M5
がバス・アクセスを得た場合、その次の優先順位はM2 M
3 M4 M5である。
第５図で、式（２）が論理手段35で解かれるのは、その
いずれか１つのデータ・バス動作サイクル中に“not G0
or G1"信号を受け取った時だけである。タイミングは
示してない。この論理手段への入力線は、R2〜R5とGL2
〜GL5である。スレーブ装置S0〜S6のうち割り当てられ
たスレーブ装置を通知するために、また許可されたマス
タ装置識別をセットし、GL REGレジスタ36の他のすべて
の段または桁をリセットして、そのレジスタ36の内容を
再調節するために、G2〜G5の出力が要求側マスタ装置及
びテーブル論理手段40に送られる。すなわち、G4が発行
された場合、GL4はセットされ、GLREGレジスタ36中の他
のすべてのビット位置はリセットされる。ラウンド・ロ
ビン論理式（２）はその論理を定義するが、それらの論
理動作は同式で定義されているので図面には詳しく示し
てない。
F.発明の効果 本発明を用いれば、第１グループの資源ユーザのうちの
任意のユーザによる共用資源への迅速なアクセスが可能
になると同時に、第２グループの資源ユーザによるアク
セスを延期させ、共用資源の時間利用度を最大にするこ
とができる。
【図面の簡単な説明】
第１図は、本発明が有利に実施できるシステムの構成図
である。 第２図は、第１図に示したデータ転送バスの動作を示す
図である。 第３図は、本発明を使用し、第１図のシステム中で使用
できるアクセス制御手段またはアービタを示す単純化し
た図である。 第４図は、第３図に示したアクセス制御手段の高優先順
位アクセス制御部分の論理図である。 第５図は、第３図に示したアクセス制御手段の低優先順
位アクセス制御部分の論理図である。 第６図は、第１図で使用されるような両方向または２重
データ・バスを非常に簡略にして示した図である。 10……２重データ・バス、11……信号線、12……タグ
線、15……バス・アクセス制御手段（アービタ）25……
カウンタ、26……高優先順位アクセス論理回路、28……
低優先順位アクセス論理回路、40……テーブル論理手
段、M0〜５……マスタ装置、S0〜６……スレーブ装置。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−267158（ＪＰ，Ａ) 実開 昭58−171541（ＪＰ，Ｕ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】１本のバス要求線と１本のバス許可線を各
    々が有する所定数のデータ・ポートを持ったデータ・バ
    スへのアクセスを制御する装置であって、 １連のデータ転送タイム・スロットにおいてデータ・バ
    ス動作サイクルをを反復して実行する制御手段と、 前記バス要求線及び前記バス許可線を介して前記データ
    ・ポートのうちの第１組のデータ・ポートに接続され、
    所定の１つのタイム・スロットの間前記第１組のデータ
    ・ポートのうちのバス・アクセスを要求するデータ・ポ
    ートへのバス・アクセスを優先的に行うためにバス要求
    を受け取りかつバス許可を送る第１アクセス手段と、 前記第１組のデータ・ポートの各々が前記バス動作の各
    サイクルで前記データ転送スロットの所定の１つにアク
    セスできることを保証する第１優先順位付けアルゴリズ
    ムに従って、前記第１組のデータ・ポートの所定のデー
    タ・ポートにアクセスすることを許可するために前記第
    １アクセス手段内に設けられた許可手段と、 前記第１アクセス手段が前記所定の１つのタイム・スロ
    ットの間前記第１組のデータ・ポートのいずれにもアク
    セスすることを許可しなかったことに応答して、前記所
    定の１つのタイム・スロットの間不許可の指示を生成し
    供給するために前記第１アクセス手段内に設けられた不
    許可手段と、 前記バス要求線及び前記バス許可線を介して前記第１組
    のデータ・ポートとは異なる第２組のデータ・ポートに
    接続されかつ前記不許可手段に接続され、前記不許可指
    示に応答して、前記バス動作サイクルのいずれにおいて
    も前記第２組のデータ・ポートのいずれかへのバス・ア
    クセスを保証することなく前記所定の１つのタイム・ス
    ロットの間前記第２組のデータ・ポートの１つへバス許
    可を送る第２アクセス手段と、 よりなるデータ・バスへのアクセスを制御する装置。
  2. 【請求項２】第３組のポートが前記データ・バスに接続
    されかつ前記バス許可線を介して前記第１及び第２アク
    セス手段に接続され、バスを要求するデータ・ポートの
    各々は前記データ・バスを介した前記第３組のポートと
    の通信を制御するマスタ・ポートであり、前記第３組の
    ポートは前記所定のタイム・スロットの間各データ・ポ
    ートのバス制御信号に応答して通信を行う請求項１のデ
    ータ・バスへのアクセスを制御する装置。
JP2029762A 1989-02-13 1990-02-13 データ・バスへのアクセスを制御する装置 Expired - Lifetime JPH0740250B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/310,406 US4969120A (en) 1989-02-13 1989-02-13 Data processing system for time shared access to a time slotted bus
US310406 1989-02-13

Publications (2)

Publication Number Publication Date
JPH02242462A JPH02242462A (ja) 1990-09-26
JPH0740250B2 true JPH0740250B2 (ja) 1995-05-01

Family

ID=23202354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2029762A Expired - Lifetime JPH0740250B2 (ja) 1989-02-13 1990-02-13 データ・バスへのアクセスを制御する装置

Country Status (3)

Country Link
US (1) US4969120A (ja)
EP (1) EP0383475A3 (ja)
JP (1) JPH0740250B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377332A (en) * 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
US5293493A (en) * 1989-10-27 1994-03-08 International Business Machines Corporation Preemption control for central processor with cache
US5263163A (en) * 1990-01-19 1993-11-16 Codex Corporation Arbitration among multiple users of a shared resource
AU642214B2 (en) * 1990-01-19 1993-10-14 Motorola, Inc. Arbitrating access to a shared resource
US5138709A (en) * 1990-04-11 1992-08-11 Motorola, Inc. Spurious interrupt monitor
JP2575557B2 (ja) * 1990-11-13 1997-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション スーパーコンピユータシステム
JPH04195242A (ja) * 1990-11-22 1992-07-15 Fujitsu Ltd アービトレーション方法
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5339425A (en) * 1990-12-11 1994-08-16 Fisher Controls International, Inc. Operating system for a process controller
US5280591A (en) * 1991-07-22 1994-01-18 International Business Machines, Corporation Centralized backplane bus arbiter for multiprocessor systems
JPH0594409A (ja) * 1991-10-02 1993-04-16 Nec Eng Ltd バス調停システム
DE69226011T2 (de) * 1991-12-04 1999-02-04 Philips Electronics Nv Arbiter mit einer gleichmässig verteilten Architektur
DE4208730A1 (de) * 1992-03-18 1993-09-30 Siemens Ag Verfahren zur Steuerung von Zugriffen mehrerer erster Einrichtungen auf eine gemeinsame zweite Einrichtung
US5301283A (en) * 1992-04-16 1994-04-05 Digital Equipment Corporation Dynamic arbitration for system bus control in multiprocessor data processing system
DE69327825T2 (de) * 1992-08-10 2000-10-12 Lucent Technologies Inc Funkübertragungssystem und Funkbasisstation zur Verwendung in einem derartigen System
US5463754A (en) * 1992-10-30 1995-10-31 International Business Machines Corporation Shared direct access storage device for fixed block architecture devices
US5506968A (en) * 1992-12-28 1996-04-09 At&T Global Information Solutions Company Terminating access of an agent to a shared resource when a timer, started after a low latency agent requests access, reaches a predetermined value
US5742239A (en) * 1993-08-24 1998-04-21 Mti Technology Corporation Background arbitration monitoring to improve access on lightly consumed network
US5875339A (en) * 1993-10-21 1999-02-23 Sun Microsystems, Inc. Asynchronous arbiter using multiple arbiter elements to enhance speed
US5713025A (en) * 1993-10-21 1998-01-27 Sun Microsystems, Inc. Asynchronous arbiter using multiple arbiter elements to enhance speed
US5487170A (en) * 1993-12-16 1996-01-23 International Business Machines Corporation Data processing system having dynamic priority task scheduling capabilities
DE4407795A1 (de) * 1994-03-09 1995-09-14 Sel Alcatel Ag Verfahren und Schaltungsanordnung zur Koordination des Zugriffs mehrerer Nachrichtenquellen auf einen Bus
US5519837A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Pseudo-round-robin arbitration for a shared resource system providing fairness and high throughput
US5598542A (en) * 1994-08-08 1997-01-28 International Business Machines Corporation Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US5717932A (en) * 1994-11-04 1998-02-10 Texas Instruments Incorporated Data transfer interrupt pacing
US5621898A (en) * 1994-11-29 1997-04-15 Compaq Computer Corporation Arbiter organization for serial bus transfers
US5623672A (en) * 1994-12-23 1997-04-22 Cirrus Logic, Inc. Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment
US5948094A (en) * 1995-09-29 1999-09-07 Intel Corporation Method and apparatus for executing multiple transactions within a single arbitration cycle
US5784569A (en) * 1996-09-23 1998-07-21 Silicon Graphics, Inc. Guaranteed bandwidth allocation method in a computer system for input/output data transfers
JP3526153B2 (ja) * 1996-11-19 2004-05-10 ソニー株式会社 データ記録再生装置
US6076132A (en) * 1997-05-28 2000-06-13 Integrated Memory Logic, Inc. Arbitration method and circuit to increase access without increasing latency
US6654833B1 (en) * 1999-07-29 2003-11-25 Micron Technology, Inc. Bus arbitration
US6701397B1 (en) 2000-03-21 2004-03-02 International Business Machines Corporation Pre-arbitration request limiter for an integrated multi-master bus system
GB0031763D0 (en) * 2000-12-29 2001-02-07 Mitel Semiconductor Ltd Arbiter for a queue management system
US7058823B2 (en) * 2001-02-28 2006-06-06 Advanced Micro Devices, Inc. Integrated circuit having programmable voltage level line drivers and method of operation
US6813673B2 (en) * 2001-04-30 2004-11-02 Advanced Micro Devices, Inc. Bus arbitrator supporting multiple isochronous streams in a split transactional unidirectional bus architecture and method of operation
US6912611B2 (en) * 2001-04-30 2005-06-28 Advanced Micro Devices, Inc. Split transactional unidirectional bus architecture and method of operation
US6785758B1 (en) 2001-06-01 2004-08-31 Advanced Micro Devices, Inc. System and method for machine specific register addressing in a split transactional unidirectional bus architecture
US6763415B1 (en) 2001-06-08 2004-07-13 Advanced Micro Devices, Inc. Speculative bus arbitrator and method of operation
JP4214521B2 (ja) * 2001-06-12 2009-01-28 株式会社トプスシステムズ 情報処理システム及びマルチプロセッサ・システム
US6732196B2 (en) * 2002-02-26 2004-05-04 International Business Machines Corporation Allowing slots belonging to a second slot category to receive I/O access requests belonging to a first and a second access request categories in a round robin fashion
US7007138B2 (en) * 2002-04-17 2006-02-28 Matsushita Electric Industiral Co., Ltd. Apparatus, method, and computer program for resource request arbitration
US7065594B2 (en) * 2003-09-23 2006-06-20 Tellabs Petaluma, Inc. Method and apparatus of allocating minimum and maximum bandwidths on a bus-based communication system
US7907628B2 (en) 2003-11-19 2011-03-15 Honeywell International Inc. Priority based arbitration for TDMA schedule enforcement in a multi-channel system
EP1741243A2 (en) * 2003-11-19 2007-01-10 Honeywell International Inc. Asynchronous hub
EP1719297A2 (en) 2003-11-19 2006-11-08 Honeywell International Inc. Port driven authentication in a tdma based network
JP4480427B2 (ja) * 2004-03-12 2010-06-16 パナソニック株式会社 リソース管理装置
CN101065739A (zh) * 2004-09-28 2007-10-31 皇家飞利浦电子股份有限公司 数据处理系统以及用于存储仲裁的方法
US8213461B2 (en) * 2006-03-29 2012-07-03 Arm Limited Method of designating slots in a transmission frame for controlling transmission of data over an interconnect coupling a plurality of master units with a plurality of slave units
US8898674B2 (en) * 2009-12-23 2014-11-25 International Business Machines Corporation Memory databus utilization management system and computer program product
DE102011004358B3 (de) * 2011-02-18 2012-05-31 Continental Automotive Gmbh Verfahren zum Übertragen von Daten über einen synchronen seriellen Datenbus
US9189433B2 (en) 2012-12-18 2015-11-17 International Business Machines Corporation Tracking a relative arrival order of events being stored in multiple queues using a counter
US9280503B2 (en) 2013-04-12 2016-03-08 Apple Inc. Round robin arbiter handling slow transaction sources and preventing block
US9575822B2 (en) 2014-08-01 2017-02-21 Globalfoundries Inc. Tracking a relative arrival order of events being stored in multiple queues using a counter using most significant bit values

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015243A (en) * 1975-06-02 1977-03-29 Kurpanek Horst G Multi-processing computer system
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
US4237534A (en) * 1978-11-13 1980-12-02 Motorola, Inc. Bus arbiter
AU518682B2 (en) * 1979-11-05 1981-10-15 Litton Resources Systems Inc. Computer system with direct access between peripheral devices
US4313196A (en) * 1979-12-28 1982-01-26 International Business Machines Corp. Priority system with low speed request bus
FR2513407B1 (fr) * 1981-09-24 1987-01-16 Finger Ulrich Systeme d'arbitrage des demandes d'acces de plusieurs processeurs a des ressources communes, par l'intermediaire d'un bus commun
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
US4535330A (en) * 1982-04-29 1985-08-13 Honeywell Information Systems Inc. Bus arbitration logic
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
JPS58171541U (ja) * 1982-05-12 1983-11-16 株式会社日立製作所 デ−タ処理装置
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
US4698746A (en) * 1983-05-25 1987-10-06 Ramtek Corporation Multiprocessor communication method and apparatus
US4570257A (en) * 1984-02-14 1986-02-11 Rosemount Inc. Communication system with slot time error detection
US4648029A (en) * 1984-08-27 1987-03-03 International Business Machines Corporation Multiplexed interrupt/DMA request arbitration apparatus and method
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
JPS61267158A (ja) * 1985-05-21 1986-11-26 Nec Corp 時分割共通バスのタイムスロツト割当て方式
US4719569A (en) * 1985-10-11 1988-01-12 Sun Microsystems, Inc. Arbitrator for allocating access to data processing resources

Also Published As

Publication number Publication date
EP0383475A3 (en) 1992-05-13
JPH02242462A (ja) 1990-09-26
EP0383475A2 (en) 1990-08-22
US4969120A (en) 1990-11-06

Similar Documents

Publication Publication Date Title
JPH0740250B2 (ja) データ・バスへのアクセスを制御する装置
US5983302A (en) Method and apparatus for arbitration and access to a shared bus
EP1403773B1 (en) Resource management device
EP0165600B1 (en) Input/output bus for computer
US5996037A (en) System and method for arbitrating multi-function access to a system bus
JPH061458B2 (ja) 共有母線のための分配仲裁装置および方法
US5473762A (en) Method and system for pipelining bus requests
JPH0773137A (ja) 多レベル・バス・アービトレーションのための方法、アダプタおよびシステム
US4896266A (en) Bus activity sequence controller
US7065595B2 (en) Method and apparatus for bus access allocation
KR100456696B1 (ko) 집적회로장치의 버스중재기
JPH06161952A (ja) アクセス要求仲裁装置
US5680554A (en) Method and apparatus for arbitrating among processors for access to a common bus
WO1995020191A1 (en) System and method for coordinating access to a bus
US6889283B2 (en) Method and system to promote arbitration priority in a buffer queue
US6424655B1 (en) Transpose table-biased arbitration
JPS59148952A (ja) 優先順位回路
JPH09153009A (ja) 階層構成バスのアービトレーション方法
JPH01279354A (ja) 共有バスを有するデータ処理システムおよびその優先度決定回路
JP3667504B2 (ja) 調停回路
JPH03252847A (ja) システムバス調停方式
JPS6280753A (ja) バス制御方式
JPH04137161A (ja) バス調停方式
US20050060454A1 (en) I/O throughput by pre-termination arbitration
CN117708008A (zh) 基于计数器的轮询仲裁方法及装置