JPH0594409A - バス調停システム - Google Patents

バス調停システム

Info

Publication number
JPH0594409A
JPH0594409A JP3282110A JP28211091A JPH0594409A JP H0594409 A JPH0594409 A JP H0594409A JP 3282110 A JP3282110 A JP 3282110A JP 28211091 A JP28211091 A JP 28211091A JP H0594409 A JPH0594409 A JP H0594409A
Authority
JP
Japan
Prior art keywords
bus
master
masters
time
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3282110A
Other languages
English (en)
Inventor
Yasukazu Watanabe
能一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP3282110A priority Critical patent/JPH0594409A/ja
Publication of JPH0594409A publication Critical patent/JPH0594409A/ja
Priority to US08/405,406 priority patent/US5499345A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 公平にバス使用権の調停を行う。 【構成】 複数のバスマスタ１〜３のバス使用時間を、
カウンタ部５で計時する。複数のバスマスタ１〜３によ
りバス競合状態が生じたとき、バスアービタ部６により
カウンタ部５の計時値の小なる方にバス使用権を与え
る。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明はバス調停システムに関し、特に優
先度合の少ないバスマスタが接続されている情報処理装
置におけるバス調停システムに関する。
【０００２】
【従来技術】従来のバス調停方式には、優先順位による
調停方式とラウンドロビン方式と呼ばれるものとがあ
る。前者は、各バスマスタに優先順位をつけ、その順位
によりバス競合を調停するものである。後者は、一度バ
ス使用許可を受けたバスマスタは次回は優先順位が最下
位となるように優先順位がぐるぐる回るしくみになって
いるような方式である。なお、バスマスタとは、バス使
用者、すなわちプリンタ、磁気ディスク、フロッピディ
スク等の外部装置のことである。
【０００３】しかし、これら従来のバス調停方式では、
優先度合の少ないバスマスタが接続されている場合、無
理に優先順位をつけて、バス調停が１つのバスマスタに
傾き過ぎたり、又ラウンドロビン方式においても、公平
な調停は行われるがバスマスタによりバスの占有時間が
まちまちでバス占有率という面から見ると公平なバス調
停がなされていないという欠点があった。
【０００４】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的はより公平なバス
使用権の調停を可能とするバス調停システムを提供する
ことである。
【０００５】
【発明の構成】本発明によるバス調停システムは、複数
のバスマスタのバス使用時間を計時するカウンタ部と、
前記複数のバスマスタによりバス競合状態が生じたとき
前記カウンタ部の計時値の小なる方にバス使用権を与え
るバスバスアービタ部とを有することを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００７】図１は本発明によるバス調停システムの一
実施例の構成を示すブロック図である。図において、実
施例のバス調停システムは、各々のバスマスタのバスを
占有している時間をカウントするためのカウンタ部５
と、このカウンタ部５より出力される各々のバスマスタ
のバス占有時間値及び各々のバスマスタから出力される
バス使用要求信号（以下、バスリクエスト信号と略す）
の２種類の要素からバス使用権を調停し、使用権を得た
バスマスタに対し、バス使用許可信号（以下、バスＡＣ
Ｋ信号と略す）を出力するためのバス使用要求調停部６
（以下、バスアービタ部と略す）とを含んでいる。さら
に、本システムは、カウンタ部５を一定時間毎に初期化
するためのカウンタ初期化制御部４を含んでいる。な
お、７はアンド回路である。
【０００８】また、本例のシステムはバスマスタが３者
の場合であり、図中の１，２及び３がバスマスタであ
る。カウンタ初期化制御部４は、パワーオンリセット信
号１０にて初期化されものであり、バスクロック２４に
より内部のタイマがカウントアップされ定められた時間
になるとカウンタリセット信号１１を出力する。
【０００９】カウンタ部５はバスマスタ１，２及び３夫
々のバス占有時間用カウンタを内蔵している。そして、
このカウンタ部５内では３つの夫々のバスマスタから出
力されるバスイネーブル信号１２，１３，１４を入力と
し、各バスイネーブル信号が有効な間だけバスクロック
２４によって各々のバス占有時間用カウンタをカウント
アップさせる。その各々のカウンタ値はバスマスタ１の
バス占有時間値１５，バスマスタ２のバス占有時間値１
６，バスマスタ３のバス占有時間値１７として出力され
る。
【００１０】また、カウンタ初期化制御部４より出力さ
れるカウンタリセット信号１１及びパワーオンリセット
信号１０により夫々内蔵のカウンタが初期化される。
【００１１】バスアービタ部６は、パワーオンリセット
信号１０で初期化された後バスマスタ１〜３から夫々出
力されるバスリクエスト信号１８，１９及び２０並びに
カウンタ部５より出力される各バスマスタの夫々のバス
占有時間を表わしたバス占有時間値１５，１６及び１７
によりバス調停動作に入る。
【００１２】バス調停の方法は各バスマスタより入力さ
れるバスイネーブル信号（バスの使用中有効となる）１
２，１３及び１４によりバスの使用状況を監視し、バス
の未使用時各バスマスタより出力されるバスリクエスト
信号１８，１９及び２０を、バスクロック２４でサンプ
リングする。そして、その時点でバスリクエストが１つ
だけであれば、各バス占有時間値１５，１６，１７の値
に関係なく、そのバスリクエストのあったバスマスタへ
バスＡＣＫ信号２１，２２，２３のいずれかを有効にす
る。
【００１３】一方、バスクロック２４でサンプリングし
た時点でバスリクエスト信号１８，１９，２０のうちの
２つ以上が有効になっている場合には、以下の如く調停
を行う。すなわち、各バスマスタに対応するバス占有時
間値１５，１６，１７のうち、競合したバスマスタのも
の同士を比較し、値の少ない方へバスをサービスし、
又、その時バス占有時間値がどれも同じであれば、Ａ→
Ｂ→Ｃの順でサービスを提供する。よって、バスが使用
されている時（バスイネーブル信号１２，１３及び１４
のうち有効なものがある時）には、バスＡＣＫ信号２
１，２２，２３はどれも有効にならない。
【００１４】次に、図２をも参照して本システムの動作
概要を説明する。なお、説明の前にことわっておくが、
図２内の各信号の有効極性は全て“０”（ローアクティ
ブ）とする。
【００１５】まず、システム立上げ時にパワーオンリセ
ット信号１０が有効となり、カウンタ初期化制御部４，
カウンタ部５及びバスアービタ部６が全て初期化され
る。次に、パワーオンリセット信号１０の解除後、バス
マスタ１，２，３の各バスリクエスト信号１８，１９，
２０が同時に有効になっており、バスクロック２４での
サンプリングポイントにおいてバスマスタ１〜３の各
バス占有時間値が比較される。この場合、値は全て
“０”なのでＡ→Ｂ→Ｃというサービス優先順位が適用
され、バスマスタ１にバスがサービスされる。すると、
バスアービタ部６によりバスマスタ１のバスＡＣＫ信号
２１が有効となりバスマスタ１がバスを使用するための
バスイネーブル信号１２を有効にする。
【００１６】バスイネーブル信号１２を受取ったカウン
タ部５では、本信号１２が有効な間バスクロック２４に
てバスマスタ１のバス占有時間値１５がカウントアップ
される。図２中では値が“４”となっている。この間、
バスマスタ１及び２のリクエスト１９及び２０はサービ
スが受けられるまで有効のままである。バスマスタ１へ
のサービスが終わると、バスクロック２４のサンプリン
グポイントでバスマスタ２及びバスマスタ３の調停が
なされる。ここでも、前回と同様に、バス占有時間値１
６，１７がお互い“０”であるため、バスマスタ２へバ
スがサービスされる。ここでは、バスマスタ１のバスイ
ネーブル信号１３が有効となり、その間バス占有時間値
１６がカウントアップされる。図２中では“３”となっ
ている。
【００１７】次に、バスマスタ２のバスのサービスが終
わり、バスクロック２４のサンプリングポイントでバ
スマスタ１とバスマスタ３との調停が行われる。ここで
は、バスマスタ１のバス占有時間値１５が“４”でバス
マスタ３のバス占有時間値１７が“０”なので小なる値
であるバスマスタ３にバスがサービスされる。図２中で
はバスマスタ３のバス占有時間値１７が“５”までカウ
ントアップされている。
【００１８】また、バスクロック２４のサンプリングポ
イントにおいてバスマスタ１とバスマスタ２とのリク
エスト信号１８，１９が競合しているがこれは前回のサ
ンプリングポイントの場合と同様に、バスマスタ２の
バス占有時間値の方が“３”と小さいため、バスマスタ
２へのバスがサービスされる。そして、バス占有時間値
は“５”となる。バスマスタ２へのバスのサービスが終
了し、バスクロック２４のサンプリングポイントで、
サンプリングポイント及びでバスへのサービスが待
たされていたバスマスタ１にバスがサービスされる。こ
こで、バスマスタ１のバス占有時間値１５は“６”とな
る。
【００１９】次に、バスクロック２４のサンプリングポ
イントではバスマスタ１以外にリクエストが有効にな
っていないのでバス占有時間値の大きさにかかわらず無
条件にバスマスタ１にバスがサービスされる。
【００２０】以上のような動作を繰返しながらバス占有
時間値の小なるものにバス使用権を与えるようにバスへ
のサービスを調停する。
【００２１】なお、システム稼働中カウンタ部５に内蔵
されている各バスマスタのバス占有時間をカウントする
ためのカウンタが、バスがサービスされている間無限に
カウントアップされるので物量的に膨大なビット数のカ
ウンタが必要となる。これを防ぐために、カウンタリセ
ット信号１１で、ある一定時間毎に、例えば１［mm］
秒，500 ［mm］秒毎というようにバスマスタのバス占有
率を考慮してカウンタ部５内のバス占有時間用カウンタ
を初期化するのである。これにより、サンプリングポイ
ントにおいて、各バスマスタのバス占有時間用カウン
タが初期化され、その値は全て“０”となる。
【００２２】本例においては、３つのバスマスタについ
ての調停システムの構成について説明したが、その数に
限らず、同様の構成でより多くのバスマスタについての
システムが実現できることは明らかである。
【００２３】
【発明の効果】以上説明したように本発明は、バスマス
タのバス使用時間を計時し、この計時値の小なる方にバ
ス使用権を与えることにより公平なバスのサービスが提
供できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例によるバス調停システムの構成
を示すブロック図である。
【図２】図１の各部の動作を示すタイムチャートであ
る。
【符号の説明】
１，２，３ バスマスタ ４ カウンタ初期化制御部 ５ カウンタ部 ６ バスアービタ部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 複数のバスマスタのバス使用時間を計時
    するカウンタ部と、前記複数のバスマスタによりバス競
    合状態が生じたとき前記カウンタ部の計時値の小なる方
    にバス使用権を与えるバスアービタ部とを有することを
    特徴とするバス調停システム。
JP3282110A 1991-10-02 1991-10-02 バス調停システム Pending JPH0594409A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3282110A JPH0594409A (ja) 1991-10-02 1991-10-02 バス調停システム
US08/405,406 US5499345A (en) 1991-10-02 1995-03-15 Bus arbitration system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3282110A JPH0594409A (ja) 1991-10-02 1991-10-02 バス調停システム

Publications (1)

Publication Number Publication Date
JPH0594409A true JPH0594409A (ja) 1993-04-16

Family

ID=17648260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3282110A Pending JPH0594409A (ja) 1991-10-02 1991-10-02 バス調停システム

Country Status (2)

Country Link
US (1) US5499345A (ja)
JP (1) JPH0594409A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487542B1 (ko) * 2000-07-29 2005-05-03 엘지전자 주식회사 글로벌 버스의 버스 사용권 예약 중재방법
JP2007265169A (ja) * 2006-03-29 2007-10-11 Nec System Technologies Ltd 通信制御装置及び通信制御方法
JP2011108266A (ja) * 2011-01-31 2011-06-02 Canon Inc バスアクセスを調停する制御装置およびその方法
JP2011123913A (ja) * 2011-01-31 2011-06-23 Canon Inc バスアクセスを調停する制御装置
US8086776B2 (en) 2005-03-30 2011-12-27 Canon Kabushiki Kaisha Device for arbitrating bus accesses and method for controlling same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178475B1 (en) * 1994-12-19 2001-01-23 Advanced Micro Devices Inc. Multimedia system employing timers to properly allocate bus access
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer
KR100201325B1 (ko) * 1996-03-30 1999-06-15 유기범 다중 프로세서 시스템에서 시스템 버스의 클럭속도를 향상시키는 방법
US5845097A (en) * 1996-06-03 1998-12-01 Samsung Electronics Co., Ltd. Bus recovery apparatus and method of recovery in a multi-master bus system
US5815674A (en) * 1996-07-15 1998-09-29 Micron Electronics, Inc. Method and system for interfacing a plurality of bus requesters with a computer bus
KR100223897B1 (ko) * 1997-03-12 1999-10-15 구본준 버스(BUS) 아비트레이션(Arbitration)장치
JPH11250005A (ja) * 1998-03-05 1999-09-17 Nec Corp バス制御方法、バス制御装置及びバス制御プログラムを記憶した記憶媒体
JP2000010910A (ja) * 1998-06-22 2000-01-14 Nec Corp データ転送制御装置およびデータ転送制御方法ならびに記録媒体
US6138197A (en) * 1998-09-17 2000-10-24 Sun Microsystems, Inc. Apparatus and method for limit-based arbitration scheme
US6253269B1 (en) * 1998-12-22 2001-06-26 3Com Corporation Bus arbiter system and method for managing communication buses
US6654833B1 (en) * 1999-07-29 2003-11-25 Micron Technology, Inc. Bus arbitration
GB0031763D0 (en) * 2000-12-29 2001-02-07 Mitel Semiconductor Ltd Arbiter for a queue management system
US6735653B2 (en) 2001-02-16 2004-05-11 Koninklijke Philips Electronics N.V. Bus bandwidth consumption profiler
DE10116795A1 (de) * 2001-04-04 2002-10-17 Infineon Technologies Ag Bussystem
US20030227913A1 (en) * 2002-06-05 2003-12-11 Litchfield Communications, Inc. Adaptive timing recovery of synchronous transport signals
US20040047367A1 (en) * 2002-09-05 2004-03-11 Litchfield Communications, Inc. Method and system for optimizing the size of a variable buffer
US7016995B1 (en) * 2003-01-09 2006-03-21 Juniper Networks, Inc. Systems and methods for preventing disruption of one or more system buses
KR100583455B1 (ko) * 2004-02-23 2006-05-26 삼성전자주식회사 프로그램 가능한 간단한 하드웨어 구조를 갖는 버스 중재기
JP4778199B2 (ja) * 2004-02-26 2011-09-21 富士通株式会社 データ転送装置及びデータ転送方法
JP4222251B2 (ja) * 2004-04-27 2009-02-12 ソニー株式会社 バス調停装置およびバス調停方法
TWI318355B (en) * 2006-04-17 2009-12-11 Realtek Semiconductor Corp System and method for bandwidth sharing in busses
TW200741465A (en) * 2006-04-17 2007-11-01 Realtek Semiconductor Corp System and method for bandwidth sharing in busses
CN101692212B (zh) * 2009-06-19 2012-11-14 无锡中星微电子有限公司 一种访问存储器的方法、系统和总线仲裁装置
JP6201591B2 (ja) * 2013-09-30 2017-09-27 富士通株式会社 情報処理装置および情報処理装置の制御方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7106491A (ja) * 1971-05-12 1972-11-14
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
US4481572A (en) * 1981-10-13 1984-11-06 Teledyne Industries, Inc. Multiconfigural computers utilizing a time-shared bus
US4481583A (en) * 1981-10-30 1984-11-06 At&T Bell Laboratories Method for distributing resources in a time-shared system
US4458314A (en) * 1982-01-07 1984-07-03 Bell Telephone Laboratories, Incorporated Circuitry for allocating access to a demand shared bus
US4488218A (en) * 1982-01-07 1984-12-11 At&T Bell Laboratories Dynamic priority queue occupancy scheme for access to a demand-shared bus
US4719567A (en) * 1982-04-29 1988-01-12 Motorola, Inc. Method and apparatus for limiting bus utilization
US4675812A (en) * 1983-02-14 1987-06-23 International Business Machines Corp. Priority circuit for channel subsystem having components with diverse and changing requirement for system resources
US4789926A (en) * 1985-08-06 1988-12-06 International Business Machines Corporation Digital data processing arbitration system
JP2538874B2 (ja) * 1986-03-29 1996-10-02 株式会社東芝 共通バス調停方式
JP2633900B2 (ja) * 1988-04-22 1997-07-23 株式会社日立製作所 共通バス制御方法
US5193179A (en) * 1988-08-09 1993-03-09 Harris Corporation Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system
US5099420A (en) * 1989-01-10 1992-03-24 Bull Hn Information Systems Inc. Method and apparatus for limiting the utilization of an asynchronous bus with distributed controlled access
US4969120A (en) * 1989-02-13 1990-11-06 International Business Machines Corporation Data processing system for time shared access to a time slotted bus
US5230044A (en) * 1990-07-02 1993-07-20 Digital Equipment Corporation Arbitration apparatus for shared bus
US5241632A (en) * 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487542B1 (ko) * 2000-07-29 2005-05-03 엘지전자 주식회사 글로벌 버스의 버스 사용권 예약 중재방법
US8086776B2 (en) 2005-03-30 2011-12-27 Canon Kabushiki Kaisha Device for arbitrating bus accesses and method for controlling same
JP2007265169A (ja) * 2006-03-29 2007-10-11 Nec System Technologies Ltd 通信制御装置及び通信制御方法
JP2011108266A (ja) * 2011-01-31 2011-06-02 Canon Inc バスアクセスを調停する制御装置およびその方法
JP2011123913A (ja) * 2011-01-31 2011-06-23 Canon Inc バスアクセスを調停する制御装置

Also Published As

Publication number Publication date
US5499345A (en) 1996-03-12

Similar Documents

Publication Publication Date Title
JPH0594409A (ja) バス調停システム
US5983302A (en) Method and apparatus for arbitration and access to a shared bus
US8041870B1 (en) Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors
US6570403B2 (en) Quantized queue length arbiter
US7231475B1 (en) Advanced bandwidth allocation in PCI bus architecture
US4719567A (en) Method and apparatus for limiting bus utilization
JPH0635729A (ja) データ処理システムでの複数ユーザによる資源アクセスを管理する方法および装置
US7065595B2 (en) Method and apparatus for bus access allocation
US5680554A (en) Method and apparatus for arbitrating among processors for access to a common bus
EP1238342B1 (en) Apparatus for memory resource arbitration based on dedicated time slot allocation
JP4666143B2 (ja) データ転送処理装置
JPH07297846A (ja) ハートビート衝突防止回路およびその方法
CA1313414C (en) Data processing system having a shared bus and a priority determination circuit therefor
US6167478A (en) Pipelined arbitration system and method
GB2230166A (en) Resource control allocation
JPH10334042A (ja) バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体
JP3185737B2 (ja) バスアービタ制御回路
US7747806B2 (en) Resource use management device, resource use management system, and control method for a resource use management device
JPS6019819B2 (ja) バス使用権制御方式
JPH0660017A (ja) 競合回路
JP2004220309A (ja) マルチプロセッサシステム
JPH04168560A (ja) バス・アービトレーション制御回路
JPH118652A (ja) 優先度調停方法および装置
JPH10326253A (ja) バス調停回路
JPH0520261A (ja) 優先制御回路