JPH04168560A - バス・アービトレーション制御回路 - Google Patents

バス・アービトレーション制御回路

Info

Publication number
JPH04168560A
JPH04168560A JP29586890A JP29586890A JPH04168560A JP H04168560 A JPH04168560 A JP H04168560A JP 29586890 A JP29586890 A JP 29586890A JP 29586890 A JP29586890 A JP 29586890A JP H04168560 A JPH04168560 A JP H04168560A
Authority
JP
Japan
Prior art keywords
bus
priority
bus acquisition
request
acquisition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29586890A
Other languages
English (en)
Inventor
Masahiro Morita
森田 将寛
Satoru Morino
森野 悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP29586890A priority Critical patent/JPH04168560A/ja
Publication of JPH04168560A publication Critical patent/JPH04168560A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバス・アービトレーション制御回路に関し、特
に情報処理装置におけるバス獲得権の与え方を指示する
バス・アービトレーション制御回路に関する。
〔従来の技術〕
従来、この種のバス・アービトレーション制御回路にお
いて複数個のバス獲得要求が競合したときには、バス獲
得権の優先順位が固定的に定められている固定優先順位
方式や、バス獲得権を得たバス獲得要求が最低優先にな
るように順次、優先順位が回転する回転優先順位方式な
どがある。
〔発明が解決しようとする課題〕
上述した従来のバス・アービトレーション制御回路のう
ち、固定優先順位方式では、複数個のバス獲得要求の発
生頻度が高くなりバス使用率が増大してくると、優先順
位の低いバス獲得要求者のバス獲得待ち時間が増大する
ため、一定周期内にバスを獲得し、データ転送を実行し
ないとI10デバイスとのデータ転送が正常に実行出来
ないファイル装置等の制御アダプタがバス獲得要求者と
なる場合、自分より優先順位の高い複数個のバス獲得要
求者によるバス使用によって発生する最大バス獲得待ち
時間が上記一定周期より短くなるように、優先順位づけ
されてなければならず、優先順位づけに対し制約が必要
となるという欠点があった。
又、回転優先順位方式では、複数個のバス獲得要求の発
生頻度が高くなりバス使用率が増大してきても、各バス
獲得要求の優先順位がバス獲得ごとに回転するので、各
バス獲得要求者のバス獲得待ち時間は平等に増大してい
き平均化された値となるため優先順位づけの作業が簡単
なものとなるが、バス使用率が100%に近づくと各バ
ス獲得要求者のバス占有率が平均化されてしまうため各
バス獲得要求者のデータ転送能力も平均化されてしまう
ので、各バス獲得要求者間でのデータ転送能力に差がつ
けられなくなってしまうという欠点があった。
以上説明したように従来のバス・アービトレーション制
御方式では、各バス獲得要求者ごとに持つ、許容する最
大バス獲得待ち時間の制限条件や、発揮すべきデータ転
送能力条件といった各バス獲得要求者ごとの要求条件を
十分に満たすことができないという欠点があった。
〔課題を解決するための手段〕
本発明のバス・アービトレーション制御回路は、 複数個のチャネルからのバス獲得要求に対し、バス獲得
の調停を制御するバス・アービトレーション制御回路に
おいて、 各チャネルごとに対応し、バス獲得要求が発生してから
バス獲得権を得るまでのバス獲得待ち時間を監視しあら
かじめ任意に設定される計数値に達するまで単位時間ご
とに上記バス獲得待ち時間を計数し、上記計数値に達し
た場合最優先権決定回路に優先権要求を出力し、バス獲
得権を得たときは、計数値を初期値に戻すとともに、前
記優先権要求を出力している場合には、優先権要求の出
力をやめる複数個のバス獲得待ち時間計数回路と、 前記複数個の優先権要求を受けて各優先権要求が競合す
るとき、あらかじめ定められた優先順位にもとづいて最
優先権を決定し、優先制御回路にどのバス獲得要求を最
優先にすべきかを示す最優先権情報を出力する最優先権
決定回路と、複数個のバス獲得要求が競合するとき、各
バス獲得要求に対しあらかじめ定められた優先順位にも
とづいてバス獲得権を順次各バス獲得要求に対し与え、
前記最優先権決定回路から最優先権情報が入力させると
きには最優先権情報にもとづくバス獲得要求に対し最優
先でバス獲得権を与える優先制御回路とを備えて構成さ
れる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。
バス獲得待ち時間計数回路1〜4は、それぞれバス獲得
要求信号BRQO,BRQI、BRQ2、BRQ3の4
つに対応しており、それぞれのバス獲得待ち時間を計数
する。最優先権決定回路5は、優先権要求信号11〜1
4を受けて、最優先権を決定し、対応するバス獲得要求
ごとに最優先積信号16〜18を出力する。
優先制御回路6は、通常バス獲得要求BRQO〜BRQ
3を受けて、バス獲得応答信号BAKO〜BAK3、を
固定優先順位方式で出力するが、最優先積信号16〜1
8のうちいずれか1つが入力されると、対応するバス獲
得要求の優先順位を最高順位とする。
次に、各ブロックの基本動作について説明する。
第2図は、バス獲得待ち時間計数回路1〜4の構成を示
すブロック図である。(代表として参照符号1について
主に記す)。レジスタ101は16ビツトのレジスタで
あり、端子りを通して端子LEに入力される。ラッチイ
ネーブル信号110によって端子りより入力する。16
ビツト・データ108の内容がレジスタ101にセット
される。ダウンカウンタ102は16ビツトのダウンカ
ウンタであり、端子LDの入力がオンとなるとレジスタ
101の16ビツト・データの出力がダウンカウンタ1
02の初期値としてロードされ、端子CEの入力がオン
となっていれば端子CPに入力される信号の立ち上がり
エツジでカウンタ値を1だけ減算し、カウンタ値が0と
なった時点で端子BLにボロー信号を出力する。第5区
は、第2図に示すバス獲得待ち時間計数回路1の動作を
表わすタイミングチャートである。
第3図は、最優先権決定回路5の構成を示すブロック図
である。最優先権決定回路5は固定優先順位方式であり
、優先順位は優先権要求入力信号11〜14の順となっ
ており、それぞれ入力端子RO〜R3から入力される。
従って、端子RO〜R3のうち必ず1つが最優先権を獲
得し、端子TO〜T3に対応する最優先積信号211〜
214のうち必ず1つが出力される。
第4図は、優先制御回路6の構成を示すブロック回路図
である。優先制御回路6は、最優先積信号317〜31
9がそれぞれ端子P1〜P3から入力し、そのうちいず
れの入力もない場合には、バス獲得要求入力端子BO〜
B3に対し固定優先順位方式であり、優先順位は入力端
子BO−B3の順となっており、最優先積信号317〜
319のうちいずれかが入力されている場合には、対応
するバス獲得要求入力の優先順位を最高順位とし、対応
するバス獲得応答信号BAKO〜BAK3を端子AO〜
A3から出力する。
第6図に最大優先権決定回路5(第3図のブロック図)
及び優先制御回路6(第4図のプロ・ンク図)の動作を
まとめて表わすタイミング・チャートを示す、まず、バ
ス獲得要求信号に対応する端子BO〜B3からが同一タ
イミングで発生すると、バス獲得応答信号に対応する端
子AO〜A3からが順次出力される0次にバス獲得要求
信号に対応する端子BO〜B3からが順次発生するが、
バス獲得要求信号に対応する端子BOによるバス使用が
長いため、バス獲得要求信号に対応する端子B1〜B3
のそれぞれにおいてバス獲得待ち時m t 1  ・t
2 ・t3が計数されると、優先権要求入力信号が対応
する端子R1〜R9に順次発生し、これに対応した最優
先積信号の出力端子T1〜T3に順次発生する。
ここで、バス獲得要求信号の出力端子B3がハイになっ
たときの後半部でバス獲得要求信号出力の端子BOが発
生しているが、端子B3が最優先権を持っているため、
端子B3に対するバス獲得応答信号が端子A3に出力さ
れることになる。
ここで、より具体的な例を上げて本実施例の動作を説明
することにする。
まず、はじめの具体的な例として第8図で示す4つのバ
ス獲得要求者の場合を説明する。同図、転送周期とは、
バス獲得要求が生成される周期であり、バス使用時間と
は、バス獲得した後バスを使用してデータ転送を実行し
、バス使用が終了するまでの時間であり、最大バス待ち
時間とは、バス獲得要求者が、その動作を保障するため
に許容する最大バス獲得待ち時間であり、以上3つの時
間はすべて共通の単位時間で表わすものとする。
ここで、従来の固定優先方式を適用した場合について考
えると、まず第9図で示すように、各バス獲得要求者ご
との、最大バス占有率及び最大バス獲得待ち時間内でバ
スを獲得するために必要な許容最低バス占有率が算出さ
れる0次に、各バス獲得要求者に対する優先順位づけの
組合せを考えると、第10図のようになる0図中の数字
はバス占有率であり、たとえば項番1のAは、優先順位
が1番高いのでバス占有率40%となり、Bは、バスが
10O−40=60%余っているのでバス占有率33%
迄バスを使用することが可能であるが、Cは、100−
40−33=27%しかバスが余っていないため、許容
最低バス占有率33%が満足されないことになり、項番
1の優先順位づけは適当でないことがわかる。
このようにしてすべての組合せについて考えると、項番
4と項番6の組合せが優先順位2において許容最低バス
占有率を満足することがわかる。
しかしながら、バス獲得要求者りにおいては、バス占有
率O%となっているため、バス獲得要求者A〜Cのいず
れか1つ以上がバス獲得要求の生成をやめないかぎり、
Dがバス使用出来ないこととなる。
それでは、本実施例を適用した場合について考えると、
まず各バス獲得要求者の優先順位を、バス占有率を大き
くしたい順番に決定する。ここでは仮にA>C>B>D
の順に優先順位を決定したとすると、各バス獲得待ち時
間計数回路に設定する計数値は、第11図に示される通
りとなる。設定値の算出の方法は、各バス獲得要求者の
許容最大バス獲得待ち時間から、自分以外のバス獲得要
求者が既にバス使用中であった場合に待たされる最大時
間を引いた値となる。またここでは、バス獲得待ち時間
計数回路りに15を設定しているが、これはバス獲得要
求者A−Cすべてがバス獲得要求の生成をしていても、
Dのバス使用を可能とさせるためのものであり、Dのバ
ス占有率を10%となるように設定したものである。
第7図に、第8〜11図で示した条件設定時のバス獲得
要求者A〜Dからのバス獲得要求に対するバス獲得応答
の動作を示す。ここでBRQO〜BRQ3はそれぞれバ
ス獲得要求者A〜Dに対応しており、バス獲得要求が発
生し、バスが獲得できるまでの状態を空白枠で、バス獲
得中を斜線枠で表わしている。まず、時間軸0でバス獲
得要求者A〜Dが同時にバス獲得要求を行い、BRQO
〜BRQ3を発生すると、優先順位に従ってBAKO→
BAK 1の順番でバス獲得応答が生成され、(A)が
バス獲得した後、(C)がバス獲得する。(A)および
(C)のバス獲得中に(B)はバス獲得待ち状態となっ
ており、5単位時間が経過すると最優先積信号T2が生
成され、時間軸6でBRQOが発生しているが、通常優
先順位が無効となっているため、(B)が(C)のバス
獲得終了後、つづいてバスを獲得する。
時間軸15では、(D)のバス獲得待ち状態が15単位
時間経過するため、(D>の優先権要求が生成されるが
、既に(B)の優先権要求が生成されているため、優先
権要求の優先順位に従って待たされ、時間軸17で(A
)の優先権要求が生成されるなめ引きつづき時間軸20
まで待たされた後、最優先積信号T3が生成される。以
後の動作は、以上説明した動作内容に従って動作するな
め省略する0次に、第2番目の具体的な例として第12
図で示す4つのバス獲得要求者の場合について述べる。
まず、バス獲得要求者E−Hは、最大バス待ち時間の制
約が特にないため、バス獲得待ち時間計数回路の設定は
、各バス獲得要求者E〜Hのバス占有率割り当てを制御
するために使用する。第13図で示す様に、E〜Hのバ
ス占有率割り当てを制御したい場合には、E〜Hに対し
みなし最大バス待ち時間が存在するものとし、第14図
で示すようにバス獲得待ち時間計数回路を設定すること
により、E〜Hのバス占有率割り当てを保障することが
できる。
〔発明の効果〕
以上説明したように本発明により、各バス獲得要求者ご
とに持つ許容できる最大バス獲得待ち時間の制限条件や
、発揮すべきデータ転送能力条件について、各バス獲得
要求者ごとの要求条件を十分溝たすことができるという
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図はバス獲得待ち時間計数回路を示すブロック図、第
3図は最優先権決定回路を示す回路図、第4図は優先制
御回路を示す回路図、第5図はバス獲得待ち時間計数回
路の動作を示すタイミングチャート、第6図は実施例に
おける基本動作を示すタイミングチャート、第7〜10
図は動作説明時のバス獲得要求者の要求内容の第1の例
を示す説明図、第11〜13図は動作説明時のバス獲得
要求者要求内容の第2の例を示す説明図。 1〜4・・・バス獲得待ち時間計数回路、5・・・最優
先権決定回路、6・・・優先制御回路、11〜14・1
11・・・優先権要求入力信号、16〜18・211〜
214・・・最優先積信号、24・・・16ビツトデー
タ、26〜28・・・ロード信号、101・・・レジス
タ、102・・・ダウンカウンタ、108・・・16ビ
ツトデータ、110・・・ロード入力、111・・・優
先権要求出力、113・・・バス獲得要求入力、112
・・・バス獲得応答入力、207〜210・・・優先権
要求入力、BQRO〜BQR3・・・バス獲得要求入力
、BAKO〜BAK3・・・最優先積信号入力、320
〜323・・・バス獲得応答信号出力、CLK・・・ク
ロ茅 3 肥 梁(:I 図 弗12  間 竿/3 閃 ギ 14I!I 手続補正書(方式) %式% 1、事件の表示 平成2年特許願Ir295868号2
、発明の名称 バス・アービトレーシ8ン制御回路3、
補正をする者 事件との関係     出 願 人 任 所   東京都港区芝五丁目7番1号名 称   
  日本電気株式会社 代表者  関 本 忠 弘 (ほか1名) 4、代理人 住所〒108−01 東京都港区芝五丁目7番1号 電話 東京 (03)3454−1111 (蕎麦)(
連絡先 日本電気株式会社 特許部)5、補正命令の日
付(発送日) 6、補正の対象 明細書の図面の簡単な説明の欄 7、補正の内容 明細書第15頁5行目の「13図」を「14図」と訂正
する。

Claims (1)

  1. 【特許請求の範囲】 複数個のチャネルからのバス獲得要求に対し、バス獲得
    の調停を制御するバス・アービトレーション制御回路に
    おいて、 各チャネルごとに対応し、バス獲得要求が発生してから
    バス獲得権を得るまでのバス獲得待ち時間を監視しあら
    かじめ任意に設定される計数値に達するまで単位時間ご
    とに上記バス獲得待ち時間を計数し、上記計数値に達し
    た場合最優先権決定回路に優先権要求を出力し、バス獲
    得権を得たときは、計数値を初期値に戻すとともに、前
    記優先権要求を出力している場合には、優先権要求の出
    力をやめる複数個のバス獲得待ち時間計数回路と、 前記複数個の優先権要求を受けて各優先権要求が競合す
    るとき、あらかじめ定められた優先順位にもとづいて最
    優先権を決定し、優先制御回路にどのバス獲得要求を最
    優先にすべきかを示す最優先権情報を出力する最優先権
    決定回路と、 複数個のバス獲得要求が競合するとき、各バス獲得要求
    に対しあらかじめ定められた優先順位にもとづいてバス
    獲得権を順次各バス獲得要求に対し与え、前記最優先権
    決定回路から最優先権情報が入力させるときには最優先
    権情報にもとづくバス獲得要求に対し最優先でバス獲得
    権を与える優先制御回路とを備えて成ることを特徴とす
    るバス・アービトレーション制御回路。
JP29586890A 1990-11-01 1990-11-01 バス・アービトレーション制御回路 Pending JPH04168560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29586890A JPH04168560A (ja) 1990-11-01 1990-11-01 バス・アービトレーション制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29586890A JPH04168560A (ja) 1990-11-01 1990-11-01 バス・アービトレーション制御回路

Publications (1)

Publication Number Publication Date
JPH04168560A true JPH04168560A (ja) 1992-06-16

Family

ID=17826226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29586890A Pending JPH04168560A (ja) 1990-11-01 1990-11-01 バス・アービトレーション制御回路

Country Status (1)

Country Link
JP (1) JPH04168560A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756849A (ja) * 1993-08-13 1995-03-03 Nec Corp バス調停方式
US7610414B2 (en) 2004-06-17 2009-10-27 Fujitsu Limited Data transfer method and system, input/output request device, and computer-readable recording medium having data transfer program recorded thereon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756849A (ja) * 1993-08-13 1995-03-03 Nec Corp バス調停方式
US7610414B2 (en) 2004-06-17 2009-10-27 Fujitsu Limited Data transfer method and system, input/output request device, and computer-readable recording medium having data transfer program recorded thereon

Similar Documents

Publication Publication Date Title
US5528767A (en) Programmable multi-level bus arbitration apparatus in a data processing system
JPH0594409A (ja) バス調停システム
JP2986176B2 (ja) バス権制御方式およびバスシステム
JPH08255126A (ja) バスアクセス調停システムおよびバスアクセスを認める方法
JPH04168560A (ja) バス・アービトレーション制御回路
US7181558B2 (en) Avoidance of extended bus occupancy through simple control operation
JP2004078508A (ja) バス調停回路、バス調停方法およびそのプログラム
JP3985085B2 (ja) Dma制御装置
JPH01279354A (ja) 共有バスを有するデータ処理システムおよびその優先度決定回路
JP2003006139A (ja) Dma転送装置
JPH10334042A (ja) バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体
JP2000066995A (ja) バス調停方法および装置とその利用装置およびシステム
JP2000276437A (ja) Dma制御装置
JP3124544B2 (ja) バス制御装置
JPH10326253A (ja) バス調停回路
JPH01263762A (ja) マルチプロセッサシステム
KR20000067135A (ko) 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법
JP2003030134A (ja) バスアービタ及びバスアービトレーション方法
US7117281B1 (en) Circuit, system, and method for data transfer control for enhancing data bus utilization
JP2742135B2 (ja) バス調停装置
JPH04322353A (ja) バス・システム
JP2002091903A (ja) バスシステム
JP2000187639A (ja) バス調停装置
JP2004062333A (ja) 画像処理装置
JPH04163659A (ja) バス調停方式