JPH08255126A - バスアクセス調停システムおよびバスアクセスを認める方法 - Google Patents

バスアクセス調停システムおよびバスアクセスを認める方法

Info

Publication number
JPH08255126A
JPH08255126A JP7324393A JP32439395A JPH08255126A JP H08255126 A JPH08255126 A JP H08255126A JP 7324393 A JP7324393 A JP 7324393A JP 32439395 A JP32439395 A JP 32439395A JP H08255126 A JPH08255126 A JP H08255126A
Authority
JP
Japan
Prior art keywords
bus
timer
access
arbiter
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7324393A
Other languages
English (en)
Inventor
Rita M O'brien
リタ・エム・オブライエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH08255126A publication Critical patent/JPH08255126A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 複数のデバイスがデータバスにアクセスを要
求するシステムの能率を改良するために、処理の間にそ
れぞれのデバイスの優先順位を更新するための能力を有
するアービタを提供する。 【解決手段】 アービタ（１０３）は、デバイスに関連
の最小アクセス間隔および各デバイスが最後のバスにア
クセスしてからの経過時間を測るタイマに基づいてデバ
イス間の優先順位を決定する。タイマは、０から各デバ
イスの最小アクセス間隔までカウントアップするよう
に、または各デバイスの最小アクセス間隔から０までカ
ウントダウンするように構成され得る。アービタ（１０
３）はこのようにバスの使用を最適化して、所与のデバ
イスが他のデバイスとのコンテンションに起因して、バ
スをアクセスする能力に基づいた機能を行なえないとい
う可能性を最小にする。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】マルチメディアアプリケーションにおけ
る場合のように、多くのデバイスがデータバスに接続さ
れているとき、２つのデバイスが同時にバスにアクセス
を要求するところで、コンテンションが生じる。これら
のコンテンションを解決するために、最も高い優先順位
を有するデバイスにバスアクセスを認めるようなアービ
タが開発されてきた。したがって、２つのデバイスがバ
スに対してコンテンション状態にあるとき、アービタは
第１に２つのうち優先順位がより高いデバイスにアクセ
スを与え、その後優先順位がより低いデバイスにアクセ
スを与える。
【０００２】そのようなアービタを備えるシステムで
は、優先順位の非常に高いデバイスはバスに頻繁にアク
セスできるが、優先順位の低いデバイスはバスに低い頻
度でしかアクセスできない。システム初期化またはブー
トアップの間に、デバイスが、デバイスの相対的優先順
位が経時的に変化しないように優先順位を割当てられて
いるとき、これは問題を生じ得る。優先順位の低いデバ
イスが動作を続けるためにバスにアクセスすることが必
要なときでも、優先順位の高いデバイスが必ずしもアク
セスを必要としないのにバスアクセスを同時にたまたま
要求しているためにアクセスを得ることができないとい
う状況が起こり得る。このようにして、システムが優先
順位に基づいてアクセスを認めていても、優先順位の低
いデバイスにアイドル時間または誤動作が生じると結果
的に能率が悪くなる。
【０００３】
【発明の概要】したがってこの発明の目的は、処理の間
にそれぞれのデバイスの優先順位を更新するための能力
をアービタに与えることによって、複数のデバイスがデ
ータにアクセスを要求するシステムの効率を改良するこ
とである。より特定的には、この発明のアービタは各デ
バイスに対応するタイマを利用する。タイマは、各デバ
イスが最後にバスにアクセスしてからの経過時間を示
す。そしてアービタはタイマの値に基づいてバスへのア
クセスを認める。
【０００４】この発明のさらなる目的は、各デバイスが
最後にバスにアクセスしてからの時間に基づいて優先順
位を決定するバスアービタを介して、複数のデバイスに
バスアクセスを認める方法を提供することである。
【０００５】この発明のさらなる目的は、各デバイスが
最後にバスにアクセスしてからの時間だけでなく、デバ
イスによって必要とされるデータの量にも基づいて各デ
バイスの優先順位を計算するアービタを提供することで
ある。
【０００６】この発明のさらなる目的は、各デバイスが
最後にバスにアクセスしてからの時間や、デバイスによ
って必要とされるデータの量だけでなく、各デバイスの
データ転送速度にも基づいて各デバイスの優先順位を計
算するアービタを提供することである。
【０００７】この発明の一実施例は、アービタを介して
複数のデバイスに接続されたバスを含む。少なくとも１
つのデバイスは、そのデバイスが最後にバスにアクセス
してからの経過時間を表わす値を示す対応のタイマを有
する。アービタはこのようにしてタイマの値に基づいて
バスへのアクセスを認める。各デバイスにタイマを関連
付けるようにこの実施例を拡張することができる。また
１つ以上のデバイスに対して最小のアクセス間隔を含む
ようにこの実施例を拡張することもできる。そしてタイ
マは０から最小アクセス間隔までカウントアップする
か、または最小のアクセス間隔から０までカウントダウ
ンするかいずれかを行なうことができる。アービタは、
デバイスが最後にバスにアクセスしてからの時間とデバ
イスのための最小アクセス間隔とに基づいて各デバイス
に対して相対的優先順位を決定することができる。
【０００８】この発明のこれらおよび他の目的は図面を
検討することによって明らかになるであろう。
【０００９】
【好ましい実施例の詳しい説明】図１は、アービタ１０
３を介してバス１０１に接続された３つのデバイスＡ、
Ｂ、およびＣを示す。デバイスＡ、Ｂ、およびＣはバス
１０１を介して通信するどのようなデバイスでもよい。
これらのデバイスの各々のバス１０１への接続はタイマ
と関連され得る。たとえば、図１に示されているよう
に、アービタ１０３は、デバイスＡ、Ｂ、およびＣとそ
れぞれ関連したタイマ１０５、１０７、および１０９を
含む。
【００１０】代替的には、図２に示されているように、
アービタ１０３は、デバイスＡ、Ｂ、およびＣ間の接続
に並列にバス１０１に接続され得る。この構成では、タ
イマ１０５、１０７、および１０９は、要求ラインＲＥ
Ｑおよび許可ラインＧＮＴを介してそれらのそれぞれの
デバイスＡ、Ｂ、およびＣに各々接続される。アービタ
１０３はまたライン２０１を介してバス１０１に接続さ
れており、どのデバイスがアクセスを認められたかをバ
ス１０１に知らせる。以下の議論は、従来のアービタと
比較して図１の実施例の説明に焦点を当てる。当業者は
図２の実施例を用いても同様の動作を行なえることを理
解するであろう。
【００１１】タイマは、各デバイスが最後にバス１０１
にアクセスしてからの経過時間を測る。これによってア
ービタ１０３がこれらの経過時間に基づいてその優先順
位の決定を行なうことができる。
【００１２】たとえば、デバイスＡ、Ｂ、およびＣが映
像処理およびその後の表示のためにバス１０１からデー
タを受取る映像処理装置であると仮定する。さらに、デ
バイスＡ、Ｂ、およびＣが異なる映像アプリケーション
を目的とする異なった型の映像処理装置であって、その
結果、それらは異なるデータ入力要求を有すると仮定す
る。
【００１３】たとえば、デバイスＡが遠隔会議アプリケ
ーションに関連の映像プロセッサであって、デバイスＢ
およびＣがフルモーション映像アプリケーションに関連
の映像プロセッサであると仮定する。遠隔会議はフルモ
ーション映像と同じフレーム更新速度を要求しないの
で、デバイスＡは他のデバイスと比べてより低いデータ
入力要求しかもたない。さらに、デバイスＢがカラー映
像と関連した映像プロセッサであって、デバイスＣが白
黒映像と関連した映像プロセッサであると仮定する。ゆ
えに、カラー映像は白黒映像よりもより多くのデータを
要求するので、デバイスＢはバス１０１を介してデバイ
スＣよりも多くのデータを要求することになる。
【００１４】デバイスがバス１０１にアクセスするごと
に、それが同じ量のデータ、たとえば１パケットのデー
タを受取るとすると、３つのデバイスのデータ入力要求
が異なるためにバスアクセス要求も異なることになる。
このため、デバイスＢが最も多くの量のデータを要求す
るので最も頻繁なバスアクセスを必要とする。同様に、
デバイスＣは２番目に多くのデータを要求するので２番
目に頻繁なバスアクセスを必要とし、一方でデバイスＡ
は最も少ない量のデータしか要求しないので最も少ない
量のバスアクセスしか必要としない。
【００１５】デバイスの各々がバス１０１をアクセスす
る速度は異なるが、どのデバイスも十分に頻繁な間隔で
バス１０１へのアクセスを認められなければ、結果的に
デバイスの誤動作が生じ得ることも明らかであろう。
【００１６】従来の調停システムでは、デバイスＡ、
Ｂ、およびＣの相対的優先順位はシステムブートアップ
のときに割当てられていた。上で議論された例では、デ
バイスＢが最も高い優先順位を与えられ、デバイスＣが
２番目に高い優先順位を与えられ、デバイスＡは最も低
い優先順位を与えられていた。
【００１７】しかしながら、従来の調停システムの欠点
として、これらのそれぞれの優先順位は無期限に維持さ
れるということがある。このため、デバイスＢがバス１
０１にアクセスを要求するときはいつでも、それが本当
にバス１０１をアクセスする必要があるか否かにかかわ
らずアクセスされる。結果として、デバイスＡがバス１
０１へのアクセスを必要としていても、デバイスＢまた
はデバイスＣのどちらかが同時にバスアクセスを要求し
ていれば、そのアクセス要求はそれらのどちらかの優先
順位に取って代わられてしまう。
【００１８】簡単にするために、デバイスＡ、Ｂ、およ
びＣがバス１０１から同様のサイズのパケットでデータ
を受取ると仮定する。このため、デバイスＡがバス１０
１をアクセスするとき、それはデバイスＢがバス１０１
をアクセスしたときにデバイスＢが受取るデータの量と
同じ量のデータを受取り、それはデバイスＣがバス１０
１をアクセスしたときにデバイスＣが受取るデータの量
に一致する。後に議論されるように、各バスアクセスに
対して一致した量のデータを受取るためのこの要件は、
単なる例であって、この発明の第１の実施例の理解を助
けるためのものである。後続の実施例は、デバイスがバ
ス１０１をアクセスしたときに異なった量のデータを受
取る状況を扱う。
【００１９】この例では、ゆえに、所与のアプリケーシ
ョン（デバイスＡ：遠隔会議、デバイスＢ：カラー映
像、デバイスＣ：白黒映像）および一定のパケットサイ
ズのために、各デバイスの最小アクセス間隔が別々にな
ると仮定する。たとえば、適切に機能するためには、デ
バイスＡは、１０マイクロ秒ごとに少なくとも１回はバ
ス１０１をアクセスしなければならないと仮定する。同
様に、デバイスＢは１マイクロ秒ごとにバス１０１をア
クセスしなければならず、デバイスＣは２マイクロ秒ご
とにバス１０１をアクセスしなければならないと仮定す
る。デバイスＡがバス１０１をアクセスするごとに、デ
バイスＡが最後にアクセスしてからの経過時間を測るた
めにタイマ１０５がセットされる。
【００２０】タイマ１０５をセットするこのステップは
２つの異なる方法で達成され得る。第１の方法では、デ
バイスＡがバス１０１をアクセスするごとにタイマ１０
５が０にリセットされる。そしてタイマ１０５は最後の
アクセスからの時間を測るようにカウントアップされ
る。アービタ１０３は、タイマ１０５の内容を、デバイ
スＡと関連の先にストアされた最小のアクセス間隔と比
較する。上で議論されたように、この例では、デバイス
Ａに対する最小アクセス間隔は１０マイクロ秒である。
ゆえに、アービタ１０３はタイマ１０５の内容を１０マ
イクロ秒と比較し、その間の差は、最小アクセス間隔の
うち残っている時間を表わす。これに代えて、デバイス
Ａがバス１０１をアクセスするごとに、タイマ１０５は
デバイスＡと関連の最小アクセス間隔（１０マイクロ
秒）にリセットされ得る。この例では、タイマ１０５
は、タイマ１０５の内容がデバイスＡの最小アクセス間
隔のうち残った時間を表わすように、ゼロに向かってカ
ウントダウンされる。このようにして、アービタ１０３
はタイマ１０５を読取るだけでデバイスＡの最小アクセ
ス間隔を決定する。
【００２１】同様に、タイマ１０７は、デバイスＢがバ
ス１０１をアクセスするごとに０にリセットされ１マイ
クロ秒までカウントアップするか、またはデバイスＢが
バス１０１をアクセスするごとに１マイクロ秒にリセッ
トされ０に向かってカウントダウンされるかのいずれで
もあり得る。同様に、カウントアップ方式が用いられる
と、デバイスＣがバス１０１をアクセスするごとにタイ
マ１０９は０にリセットされ、カウントダウン方式が用
いられると、デバイスＣがバス１０１をアクセスするご
とにタイマ１０９は２マイクロ秒にリセットされる。
【００２２】アービタ１０３は、デバイスＡ、Ｂ、およ
びＣに対応するタイマ１０５、１０７、および１０９の
値に基づいてそれらのバス１０１へのアクセスを認め
る。たとえば、デバイスＡおよびＢが同時にバスへのア
クセスを要求していると仮定する。さらに、それぞれの
デバイスがバスをアクセスするごとにタイマは０にリセ
ットされると仮定する。さらに、タイマ１０５は２マイ
クロ秒の値を、タイマ１０７は０．８マイクロ秒の値を
含むと仮定する。これらの値は、デバイスＢが最後にバ
ス１０１にアクセスしてから０．８マイクロ秒経ったこ
とを示し、デバイスＡが最後にバス１０１にアクセスし
てから２マイクロ秒経ったことを示している。デバイス
Ｂは１マイクロ秒ごとにアクセスを必要とするので、ア
ービタ１０３はデバイスＢのバスへのアクセスの必要が
より大きいと決定し、デバイスＢへのアクセスを認め
る。これは、デバイスＢが次の０．２マイクロ秒内にア
クセスを得なければならないのに対して、デバイスＡは
後の８マイクロ秒間はバスへのアクセスを必要としない
ためである。ゆえに、この例ではデバイスＢが優先順位
を与えられる。
【００２３】別の例では、デバイスＡおよびＣがバスに
同時にアクセスを要求していると仮定する。さらに、タ
イマ１０５は、デバイスＡが最後にバスにアクセスして
から９マイクロ秒経っていることを示し、一方でタイマ
１０９は、デバイスＣが最後にバスにアクセスしてから
０．３マイクロ秒経っていることを示すと仮定する。こ
の状況では、デバイスＡがバスへのアクセスを認められ
る。なぜならデバイスＡは次の１マイクロ秒内にバスを
アクセスしなければならないのに対して、デバイスＣは
次の１．７マイクロ秒内にアクセスを要求するからであ
る。
【００２４】極端な例では、すべての３つのデバイスが
バスへのアクセスを要求し、タイマ１０５はデバイスＡ
がバス１０１にアクセスしてから９．８マイクロ秒経っ
ていることを示し、タイマ１０７はデバイスＢがバス１
０１にアクセスしてから０．５マイクロ秒経っているこ
とを示し、さらにタイマ１０９はデバイスＣがバス１０
１にアクセスしてから１．７マイクロ秒経っていると示
すと仮定する。ここでは、優先順位はデバイスＡに与え
られ、その後デバイスＣに、最後にデバイスＢに与えら
れる。なぜならデバイスＡは次の０．２マイクロ秒内に
バス１０１をアクセスし、デバイスＣは次の０．３マイ
クロ秒内にバス１０１をアクセスし、デバイスＢは次の
０．５マイクロ秒内にバス１０１をアクセスしなければ
ならないからである。ゆえに、従来のアービタによって
最も低い優先順位を与えられたデバイスが、この例では
最も高い優先順位を受取ることになる。この発明のアー
ビタは、デバイスＢおよびＣが同時にアクセスを要求し
ているからといってデバイスＡにいかなる誤動作も生み
出さないことを確実にする。
【００２５】代替的実施例では、アービタ１０３は、そ
の優先順位の決定をタイマ１０５、１０７、および１０
９の内容だけでなく他の要因に基づいても行なえる。こ
れらは、たとえば、各デバイスによって要求されるデー
タの量や各デバイスに転送されるデータの速度を含み得
る。このため、上述の例のデバイスＢが、アクセスを要
求する頻度を低くするが、アクセスするごとにより多く
のデータを受取るように再構成できると仮定する。たと
えば、デバイスＡおよびＣはバス１０１をアクセスする
ごとに依然として１パケットのデータを受取るが、デバ
イスＢはバス１０１をアクセスするごとに２パケットの
データを受取るように構成されると仮定する。ゆえに、
デバイスＢの最小アクセス間隔は１マイクロ秒から２マ
イクロ秒に引上げることができる。アービタ１０３はこ
の新しい最小アクセス間隔に基づいて優先順位を認め
る。
【００２６】代替的には、各デバイスに対して与えられ
るパケット数を可変とし、各デバイスがその最後のバス
アクセスの間に受取ったデータの量に基づいてアービタ
１０３は各デバイスの最小アクセス間隔をセットするよ
うにもできる。たとえば、デバイスＢが１マイクロ秒ご
とに１パケットのデータを要求するがその最後のアクセ
スの間に４つのパケットのデータを受取ったとすると、
アービタ１０３は、デバイスＢが次の４マイクロ秒内に
アクセスを要求するだけであるというようにタイマ１０
７をセットすることができる。この場合、各デバイスの
最小アクセス間隔は、各デバイスに向けられたデータが
バス１０１に与えられる方法の関数である。
【００２７】代替的には、デバイスＡ、Ｂ、およびＣは
それらの最小アクセス間隔に影響を与えるような異なっ
た転送速度を有してもよい。たとえば、３つのデバイス
すべてが同じデータ転送速度で機能する、前に提示し
た、第１の例を考える。各デバイスのデータ転送速度は
各デバイスによって用いられた所与のアプリケーション
に基づくと仮定する。たとえば、デバイスＢの１マイク
ロ秒の最小アクセス間隔は、所与のアプリケーションと
関連の０．３マイクロ秒のデータ転送期間を含むのに対
して、デバイスＢはときには０．１マイクロ秒のデータ
転送期間しかない代替的アプリケーションに関係し得る
と仮定する。後者の場合、デバイスＢが代替的アプリケ
ーション用に構成されていると、デバイスＢの最小アク
セス間隔はそのより短いデータ転送期間を利用すべく
１．２マイクロ秒に増やされ得る。このようにして、ア
ービタ１０３はデバイスＡ、Ｂ、およびＣの構成をモニ
タし、さまざまなアプリケーションに関連したデータ転
送速度に基づいてそれらのデバイスに関連の最小アクセ
ス間隔を調整することができる。
【００２８】このように、どのデバイスも、バスアクセ
スに対する他のデバイスとのコンテンション状態に基づ
いてバス１０１がアクセスできなくなることに起因して
機能しないという可能性を最小にするように、さまざま
な代替的方法でアービタ１０３はデバイスＡ、Ｂ、およ
びＣに優先順位を割当てることができる。上で議論され
た例は、簡単にするために、バスをアクセスする３つの
デバイスを基本にしている。しかしながら、明らかに、
バスをアクセスして相互にコンテンションした状態にな
り得るデバイスの数はどのようなものでもよい。したが
って上述のこの発明のさまざまな実施例はバスの使用を
最適化するように使用されることができる。
【００２９】この発明のいくつかの実施例が述べられて
きたが、さらなる修正ができることが理解されるだろう
し、この出願は、一般的にこの発明の原理に従って、か
つこの発明が関連する当該技術における知識または慣例
内にあるような、この開示との相違を含み、さらにここ
に前述されたかつこの発明の範囲または前掲の特許請求
の範囲内にある必要不可欠な特徴に適用されるようにこ
の発明の何らかの変形、使用、または適合を含むことが
意図されることが理解されるであろう。
【図面の簡単な説明】
【図１】３つのデバイスがアービタを介してバスに接続
される、この発明の一例を示す図である。
【図２】この発明に従ったバスおよびアービタへの３つ
のデバイスの代替的接続を示す図である。
【符号の説明】
１０１ バス １０３ アービタ １０５ タイマ １０７ タイマ １０９ タイマ Ａ デバイス Ｂ デバイス Ｃ デバイス

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 バスと、 複数のデバイスとを含み、前記複数のデバイスのうち少
    なくとも１つは対応のタイマと関連し、前記タイマは前
    記少なくとも１つのデバイスが前記バスをアクセスする
    ごとに０にリセットされ、前記タイマは前記少なくとも
    １つのデバイスが最後に前記バスをアクセスしてからの
    経過時間を示す値を有するようにし、さらに、 前記デバイスを前記バスに接続するアービタを含み、前
    記アービタは前記タイマの値に基づいて前記バスへの前
    記デバイスのアクセスを認める、バスアクセス調停シス
    テム。
  2. 【請求項２】 前記デバイスの各々は対応のタイマと関
    連し、前記対応のタイマはその対応のデバイスが前記バ
    スをアクセスするごとに０にリセットされ、各タイマは
    その対応のデバイスが最後に前記バスをアクセスしてか
    らの経過時間を示す値を有するようにし、前記アービタ
    は前記タイマの値に基づいて前記バスへの前記デバイス
    のアクセスを認める、請求項１に記載のバスアクセス調
    停システム。
  3. 【請求項３】 前記アービタは前記少なくとも１つのデ
    バイスに対して予め定められた最小アクセス間隔を含
    み、前記少なくとも１つのデバイスの相対的優先順位は
    前記タイマの値が最小アクセス間隔に近づくにつれ上が
    るようにする、請求項１に記載のバスアクセス調停シス
    テム。
  4. 【請求項４】 前記アービタは各デバイスに対して予め
    定められた最小アクセス間隔を含み、各デバイスの相対
    的優先順位はその対応のタイマの値がその最小アクセス
    間隔に近づくにつれ上がるようにする、請求項２に記載
    のバスアクセス調停システム。
  5. 【請求項５】 前記アービタはさらに、各デバイスが転
    送の準備をしているデータの量を示す情報を含み、前記
    アービタはさらに、各デバイスが転送の準備をしている
    データの量に基づいて前記バスへの前記デバイスのアク
    セスを認める、請求項２に記載のバスアクセス調停シス
    テム。
  6. 【請求項６】 前記アービタはさらに、各デバイスのデ
    ータ転送速度を示す情報を含み、前記アービタはさらに
    それらのデータ転送速度に基づいて前記バスへの前記デ
    バイスのアクセスを認める、請求項５に記載のバスアク
    セス調停システム。
  7. 【請求項７】 バスと、 複数のデバイスとを含み、前記複数のデバイスのうち少
    なくとも１つは対応のタイマと関連し、前記少なくとも
    １つのデバイスが前記バスをアクセスするごとに、前記
    タイマは、前記少なくとも１つのデバイスと関連の予め
    定められた最小アクセス間隔にリセットされ、前記タイ
    マは０に向かってカウントダウンし、さらに、 前記デバイスを前記バスに接続するアービタを含み、前
    記アービタは前記タイマの値に基づいて前記バスへの前
    記デバイスのアクセスを認める、バスアクセス調停シス
    テム。
  8. 【請求項８】 前記デバイスの各々は対応のタイマと関
    連し、その対応のデバイスが前記バスをアクセスするご
    とに前記対応のタイマは予め定められた最小アクセス間
    隔にリセットされ、各タイマは０に向かってカウントダ
    ウンし、前記アービタは前記タイマの値に基づいて前記
    バスへの前記デバイスのアクセスを認める、請求項７に
    記載のバスアクセス調停システム。
  9. 【請求項９】 前記アービタはさらに、各デバイスが転
    送の準備をしているデータの量を示す情報を含み、前記
    アービタはさらに、各デバイスが転送の準備をしている
    データの量に基づいて前記バスへの前記デバイスのアク
    セスを認める、請求項８に記載のバスアクセス調停シス
    テム。
  10. 【請求項１０】 前記アービタはさらに、各デバイスの
    データ転送速度を示す情報を含み、前記アービタはさら
    にそれらのデータ転送速度に基づいて前記バスへの前記
    デバイスのアクセスを認める、請求項９に記載のバスア
    クセス調停システム。
  11. 【請求項１１】 相対的に最も低い値を有する前記タイ
    マに対応する前記デバイスが、最も高い優先順位を認め
    られ、相対的に最も高い値を有する前記タイマに対応の
    前記デバイスが最も低い優先順位を認められる、請求項
    ８に記載のバスアクセス調停システム。
  12. 【請求項１２】 バスアービタを介して複数のデバイス
    へのバスアクセスを認める方法であって、 各デバイスに対応のタイマをセットするステップと、 その対応にデバイスが前記バスをアクセスするごとに前
    記対応のタイマをリセットするステップと、 その対応のタイマの値に基づいて優先順位を各デバイス
    に割当てるステップと、 それらの割当られた優先順位に基づいて前記バスへの前
    記デバイスのアクセスを認めるステップとを含む、バス
    アクセスを認める方法。
  13. 【請求項１３】 さらに、 各デバイスの予め定められた最小アクセス時間を前記ア
    ービタにストアするステップと、 各デバイスの前記タイマの値と前記最小アクセス時間と
    の間の差を計算するステップとを含み、 前記セットするステップは、前記タイマを０にセット
    し、前記リセットするステップは前記タイマを０にリセ
    ットし、前記タイマは０からカウントアップし、前記優
    先順位を割当てるステップは、前記タイマの値とそれら
    の対応の最小アクセス時間との間の計算された差に基づ
    いてデバイスの優先順位を決める、請求項１２に記載の
    方法。
  14. 【請求項１４】 各デバイスは、前記デバイスが前記バ
    スと通信する速度を示す関連の転送速度を有し、優先順
    位を各デバイスに割当てる前記ステップはまた各デバイ
    スの転送速度にも基づく、請求項１２に記載の方法。
  15. 【請求項１５】 前記アービタは、各デバイスが転送の
    準備をしているデータの量を示す情報を含み、前記アー
    ビタはさらに、各デバイスが転送の準備をしているデー
    タの量に基づいて前記バスへの前記デバイスのアクセス
    を認める、請求項１２に記載の方法。
  16. 【請求項１６】 前記セットするステップは、前記対応
    のデバイスに対する予め定められた最小アクセス間隔に
    前記タイマをセットし、前記リセットするステップは、
    前記対応のデバイスに対する予め定められた最小アクセ
    ス間隔に前記タイマをリセットし、前記タイマは０に向
    かってカウントダウンし、前記優先順位を割当てるステ
    ップは、対応のタイマが最も低い値を有する前記デバイ
    スに最も高い優先順位を割当て、対応のタイマが最も高
    い値を有する前記デバイスに最も低い優先順位を割当て
    る、請求項１２に記載の方法。
JP7324393A 1994-12-19 1995-12-13 バスアクセス調停システムおよびバスアクセスを認める方法 Pending JPH08255126A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/359,286 US6178475B1 (en) 1994-12-19 1994-12-19 Multimedia system employing timers to properly allocate bus access
US08/359286 1994-12-19

Publications (1)

Publication Number Publication Date
JPH08255126A true JPH08255126A (ja) 1996-10-01

Family

ID=23413159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7324393A Pending JPH08255126A (ja) 1994-12-19 1995-12-13 バスアクセス調停システムおよびバスアクセスを認める方法

Country Status (4)

Country Link
US (1) US6178475B1 (ja)
EP (1) EP0718774A1 (ja)
JP (1) JPH08255126A (ja)
KR (1) KR960025060A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006277620A (ja) * 2005-03-30 2006-10-12 Canon Inc バスアクセスを調停する制御装置およびその方法
JP2007122483A (ja) * 2005-10-28 2007-05-17 Canon Inc バスマスタ装置、バス調停装置及びその制御方法
JP2009031932A (ja) * 2007-07-25 2009-02-12 Fujitsu Ltd 転送装置、転送装置を有する情報処理装置及び制御方法
JP2009543183A (ja) * 2006-06-27 2009-12-03 トムソン ライセンシング 調停を実行する方法及び装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways
US5754807A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
US5761452A (en) * 1996-03-18 1998-06-02 Advanced Micro Devices, Inc. Bus arbiter method and system
US5805840A (en) * 1996-03-26 1998-09-08 Advanced Micro Devices, Inc. Bus arbiter employing a transaction grading mechanism to dynamically vary arbitration priority
US5802330A (en) * 1996-05-01 1998-09-01 Advanced Micro Devices, Inc. Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms
US6467003B1 (en) * 1997-01-21 2002-10-15 Honeywell International, Inc. Fault tolerant data communication network
US6735653B2 (en) * 2001-02-16 2004-05-11 Koninklijke Philips Electronics N.V. Bus bandwidth consumption profiler
DE10116795A1 (de) * 2001-04-04 2002-10-17 Infineon Technologies Ag Bussystem
US6820152B2 (en) * 2001-04-25 2004-11-16 Matsushita Electric Industrial Co., Ltd. Memory control device and LSI
KR20030012049A (ko) * 2001-07-30 2003-02-12 엘지전자 주식회사 아비터의 액세스 제어 방법 및 장치
TWI258081B (en) * 2002-04-04 2006-07-11 Via Tech Inc Arbitrating method and arbiter for bus grant
CN100445973C (zh) * 2002-04-17 2008-12-24 威盛电子股份有限公司 总线控制权仲裁方法与仲裁器
JP2004287576A (ja) * 2003-03-19 2004-10-14 Matsushita Electric Ind Co Ltd バスコントローラ
US7054968B2 (en) * 2003-09-16 2006-05-30 Denali Software, Inc. Method and apparatus for multi-port memory controller
US7036908B2 (en) * 2003-11-14 2006-05-02 Randall Don Briggs Method and apparatus for color formatting in a color printer
JP4778199B2 (ja) * 2004-02-26 2011-09-21 富士通株式会社 データ転送装置及びデータ転送方法
US20050228927A1 (en) * 2004-04-05 2005-10-13 Philip Garcia Bus utilization based on data transfers on the bus
US7366811B2 (en) * 2004-12-23 2008-04-29 International Business Machines Corporation Bus arbitration system
TWI318355B (en) * 2006-04-17 2009-12-11 Realtek Semiconductor Corp System and method for bandwidth sharing in busses
TWI324305B (en) * 2006-06-14 2010-05-01 Via Tech Inc Embedded system and related buffer size determining method thereof
JP6201591B2 (ja) * 2013-09-30 2017-09-27 富士通株式会社 情報処理装置および情報処理装置の制御方法
US10623204B2 (en) * 2017-06-11 2020-04-14 Syyed Gholam Reza Moazami Controlling a distributed system
KR20220135048A (ko) * 2021-03-29 2022-10-06 삼성전자주식회사 버스를 통해 자원을 공유하기 위한 장치 및 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216674A (en) 1975-07-30 1977-02-08 Hitachi Ltd Proximity switch
US4285038A (en) 1976-10-15 1981-08-18 Tokyo Shibaura Electric Co., Ltd. Information transfer control system
US4161778A (en) 1977-07-19 1979-07-17 Honeywell Information Systems, Inc. Synchronization control system for firmware access of high data rate transfer bus
US4583089A (en) 1983-04-19 1986-04-15 Foster Wheeler Energy Corporation Distributed computer control system with variable monitor timers
US5168568A (en) * 1989-02-06 1992-12-01 Compaq Computer Corporation Delaying arbitration of bus access in digital computers
US5072420A (en) 1989-03-16 1991-12-10 Western Digital Corporation FIFO control architecture and method for buffer memory access arbitration
US5377332A (en) * 1989-10-02 1994-12-27 Data General Corporation Bus arbitration algorithm and apparatus
EP0476175A1 (de) * 1990-09-20 1992-03-25 Siemens Aktiengesellschaft Einrichtung zum Betrieb eines Mehrprozessorsystems, insbesondere einer numerischen Steuerung
US5410652A (en) 1990-09-28 1995-04-25 Texas Instruments, Incorporated Data communication control by arbitrating for a data transfer control token with facilities for halting a data transfer by maintaining possession of the token
US5247617A (en) 1991-02-26 1993-09-21 Digi International, Inc. Method for supplying data to a buffered uart
US5276887A (en) * 1991-06-06 1994-01-04 Commodore Electronics Limited Bus arbitration system for granting bus access to devices following two-wire bus arbitration protocol and devices following three-wire bus arbitration protocol
JPH0594409A (ja) * 1991-10-02 1993-04-16 Nec Eng Ltd バス調停システム
US5319388A (en) 1992-06-22 1994-06-07 Vlsi Technology, Inc. VGA controlled having frame buffer memory arbitration and method therefor
US5430848A (en) * 1992-08-14 1995-07-04 Loral Fairchild Corporation Distributed arbitration with programmable priorities
US5301332A (en) 1992-12-23 1994-04-05 Ncr Corporation Method and apparatus for a dynamic, timed-loop arbitration
US5392033A (en) 1993-01-05 1995-02-21 International Business Machines Corporation Priority generator for providing controllable guaranteed fairness in accessing a shared bus
CA2115731C (en) 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US5463624A (en) * 1994-04-15 1995-10-31 Dsc Communications Corporation Bus arbitration method for telecommunications switching
EP0718773A1 (en) 1994-12-19 1996-06-26 Advanced Micro Devices, Inc. Bus access arbiter
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006277620A (ja) * 2005-03-30 2006-10-12 Canon Inc バスアクセスを調停する制御装置およびその方法
JP2007122483A (ja) * 2005-10-28 2007-05-17 Canon Inc バスマスタ装置、バス調停装置及びその制御方法
JP2009543183A (ja) * 2006-06-27 2009-12-03 トムソン ライセンシング 調停を実行する方法及び装置
JP2009031932A (ja) * 2007-07-25 2009-02-12 Fujitsu Ltd 転送装置、転送装置を有する情報処理装置及び制御方法

Also Published As

Publication number Publication date
EP0718774A1 (en) 1996-06-26
US6178475B1 (en) 2001-01-23
KR960025060A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
JPH08255126A (ja) バスアクセス調停システムおよびバスアクセスを認める方法
US5996037A (en) System and method for arbitrating multi-function access to a system bus
US5740380A (en) Method and system for apportioning computer bus bandwidth
US6138200A (en) System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration
EP0644487A2 (en) Scalable system interrupt structure for a multiprocessing system
US6976109B2 (en) Multi-level and multi-resolution bus arbitration
EP0383475A2 (en) Shared resource arbitration
US5239651A (en) Method of and apparatus for arbitration based on the availability of resources
JPH07200318A (ja) 動的優先タスク・スケジューラを有するデータ処理システム
US7231475B1 (en) Advanced bandwidth allocation in PCI bus architecture
US20050257012A1 (en) Storage device flow control
US6212589B1 (en) System resource arbitration mechanism for a host bridge
JPH0635729A (ja) データ処理システムでの複数ユーザによる資源アクセスを管理する方法および装置
US20030229743A1 (en) Methods and structure for improved fairness bus arbitration
US7555005B2 (en) Area efficient implementation of the consecutive access counter
US7080174B1 (en) System and method for managing input/output requests using a fairness throttle
EP1029284B1 (en) Shared memory access controller
US6442632B1 (en) System resource arbitration mechanism for a host bridge
KR930005725B1 (ko) 중앙 처리기용 중단방식 제어
JPS594733B2 (ja) キヨウツウバスセイギヨカイロ
KR100973419B1 (ko) 버스 중재 방법 및 장치
US7366811B2 (en) Bus arbitration system
JPH0210459A (ja) バス使用権決定方式
CN109101443B (zh) 一种权重分时的仲裁装置及方法
JP3985085B2 (ja) Ｄｍａ制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061031