JPH04163659A - バス調停方式 - Google Patents

バス調停方式

Info

Publication number
JPH04163659A
JPH04163659A JP28835990A JP28835990A JPH04163659A JP H04163659 A JPH04163659 A JP H04163659A JP 28835990 A JP28835990 A JP 28835990A JP 28835990 A JP28835990 A JP 28835990A JP H04163659 A JPH04163659 A JP H04163659A
Authority
JP
Japan
Prior art keywords
bus
request
master
slave
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28835990A
Other languages
English (en)
Inventor
Yoshiyuki Sato
善幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28835990A priority Critical patent/JPH04163659A/ja
Publication of JPH04163659A publication Critical patent/JPH04163659A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、複数のバスマスタの1つがバス調停回路の
調停に従ってバス使用権を取得し、バスを介してバスス
レーブを利用するシステムに係り、特にバススレーブか
らバスマスタにリトライ応答が返された場合の、同バス
マスクからの再度のバス使用要求の受付けを制御するた
めのバス調停方式に関する。
(従来の技術) 一般に、複数のバスマスタ(例えばCPU。
DMA装置)、およびバスマスタにより利用される複数
のバススレーブ(例えば、カラーモニタ用のフレームメ
モリ、R8232Cシリアル入出力ポート、主メモリな
ど)がバスに接続されたシステムでは、複数のバスマス
タのうちの少なくとも1つからのバス使用要求を受けて
、その要求元(要求元が1つの場合)、または要求受は
付けに関する優先順位が最も高い要求元(要求元が複数
の場合)にバス使用許可を与えるバス調停を行うバス調
停回路(バスアービタ)か設けられる。このようなシス
テムでは、バス調停回路によってバス使用が許可された
バスマスタは、バスを介して所望のバススレーブに対す
るアクセス要求(データ転送要求、入出力要求)を送出
する。このアクセス要求がリード要求(出力要求)であ
るものとスルト、要求先のバススレーブは、まず要求さ
れたデータを揃える必要がある。しかし、要求されたデ
ータを揃えるのに長時間(例えば、10サイクル程度)
を要する場合、データが揃うまでの期間中、要求元のバ
スマスタにバスを占有させておくのは無駄である。
そこで従来は、バススレーブがバスマスタからのリード
要求を受取ると、同バススレーブからバスマスタに再度
のリード要求を促すリトライ応答を返す構成とすると共
に、このりトライ応答によりバス調停回路がバスを開放
する構成、したがってバスマスタがバスの使用権を一旦
放棄する構成としていた。
さて、バススレーブからのりトライ応答に応じて要求元
のバスマスタがハス使用権を放棄すると、他のバスマス
タからのバス使用要求に対する受付けも可能となる。と
ころが、要求元のバスマスタは、バス使用権を放棄する
と再びバスを介してバス調停回路にバス使用要求を送出
する。バス調停回路は、バスマスタからのバス使用要求
があると、要求の優先順位を確認して、最も優先順位の
高いバスマスタにバス使用許可を与える。このため、再
度のバス使用要求を出したバスマスタの優先順位が高い
場合には、このバスマスタに再度バス使用要求が与えら
れてしまって上記の動作が繰返され、他のバスマスタか
らのバス使用要求の受付けが長時間荷たされてしまう。
(発明が解決しようとする課題) 上記したように従来は、バスを取得したバスマスタから
のリード要求に応じてバススレーブからりトライ応答が
返されてバスが開放され、要求元のバスマスタから再度
バス使用要求か出された場合には、同バスマスタの優先
順位が高く且つリード要求先のバススレーブでのデータ
取揃えに長時間を要するならば、その間はバスが実質的
に使用されていないにも拘らずに、他のバスマスタから
のバス使用要求の受付けが待たされてしまうという問題
があった。
この発明は上記事情に鑑みてなされたものでその目的は
、リード要求先のバススレーブから要求元のバスマスタ
にリトライ応答が返された場合に、ある一定期間は他の
バスマスタからのバス使用要求だけを対象にバス調停が
行え、もってバスの有効利用が図れるバス調停方式を提
供することにある。
[発明の構成] (課題を解決するための手段) この発明は、リード要求先のバススレーブから要求元の
バスマスタにリトライ応答が返されたことを検出する検
出手段と、この検出手段による検出時からある一定期間
、上記要求元バスマスタからのバス使用要求がバス調停
回路で受付けられるのを強制的に禁止するバス使用要求
禁止手段とを設け、上記一定期間は他のバスマスタから
のバス使用要求だけを対象にバス調停を行うようにした
ことを特徴とするものである。
(作用) 上記の構成によれば、バス使用要求を出したバスマスタ
かバス調停回路によって受付けられてバスを取得したこ
とにより、目的とするバススレーブにリード要求を出し
、同バススレーブ(リード要求先バススレーブ)からり
トライ応答が返されると、その旨が検出手段により検出
される。また、リトライ応答が返されると、従来と同様
にバスが開放され、リード要求元のバスマスタはバスの
使用権を一旦放棄する。
リード要求元のバスマスタにリトライ応答が返されたこ
とが検出手段により検出されると、バス使用要求禁止手
段は、その検出時からある一定期間(例えばリード要求
先のバススレーブでのデータ取揃えに要する期間に相当
する同バススレーブに固有の一定期間)だけ、リード要
求元のバスマスクからのバス使用要求かバス調停回路で
受付けられることを強制的に禁止する。このため、リー
ド要求元のバスマスタが、バスの使用権を一旦放棄した
後に再度バス使用要求を出しても、バス調停回路では、
その要求の優先順位とは無関係にその要求は無視され、
結局、上記の一定期間は、他のバスマスタからのバス使
用要求だけを対象にバス調停が行われ、バスの有効利用
が可能となる。
(実施例) 第1図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図であり、11はバスである。バ
ス11には、同バス11を利用してデータ転送を行うm
個のバスマスタ(バスマスタ#1〜#m)と、バスマス
タ12−1〜12−1こよって利用されるn個のバスス
レーブ(バススレーブ#1〜#n)13−1〜13−n
とが接続されている。バスマスタ12−1〜12−nは
、CPU或いはDMA装置などであり、バススレーブ1
3−1〜13−〇はカラーモニタ用のフレームメモリ、
R3232Cシリアル入出力ポート、主メモリなどであ
る。バス11には更に、バスマスタ12−1〜121か
らのバス使用要求の調停を行うバス調停回路14が接続
されている。
バス11は、アドレスバス、データバスの他に、各バス
マスタ12−1〜12−ffiから送出されるバス使用
要求を示すバスリクエスト信号BRQ1〜BRQmを転
送するための信号線、バス調停回路14がら各バスマス
タ12−1〜12−mに返されるバス使用許可を示すパ
スアクルッジ信号BACKI〜BACKmを転送するた
めの信号線、リード要求元(出力要求元)のバスマスタ
から送出されるリード要求信号RRQを転送するための
信号線、およびリード要求先のバススレーブから送出さ
れるリトライ応答信号RETRYを転送するための信号
線等(いずれも図示せず)を有している。
15はリード要求先(出力要求先)のバススレーブから
りトライ応答信号RETRYが返された場合に、リード
要求元からのバス使用要求の受付けを強制的に禁止する
ための期間(ウェイト数)が、各バススレーブ13−1
−13−n毎に外部より任意に設定可能なウェイトカウ
ントテーブルである。
上記ウェイト数は、対応するバススレーブにおいてデー
タを揃えるのに要する時間を考慮して決定される。ウェ
イトカウントテーブル15は、バスマスタからバススレ
ーブに対するリード要求時にそのスレーブアドレスに応
じてアクセスされるようになっている。16はバスマス
タからのバススレーブに対するリード要求時にウェイト
カウントテーブル15から読出されるウェイト数をリー
ド要求信号RRQに応じてロードし、バスクロックCL
Kによってダウンカウントするカウンタ、17はカウン
タ16からのアンダフロー信号である。
18−1〜1g−mはバスマスタ12−1〜12−a+
へのパスアクルッジ信号B A CK 1〜B A C
K mとリトライ応答信号RETRYとの論理積をとる
アンドゲートである。アンドゲート18−1 (i −
1〜m)は、パスアクルッジ信号BACK iが真値の
場合に、即ちバスマスタ12−1がバス使用許可状態に
ある場合に、リード要求先のバススレーブからりトライ
応答信号RETRYが返されたことを検出するのに用い
られる。19−1〜19−1はアンドゲート18−1〜
1g−mの真値出力によってリセットされ、カウンタ1
6からのアンダフロー信号17によってセットされるフ
リップフロップ、20−1〜201はフリップフロップ
19−1〜191のQ出力端子から出力されるバス使用
要求有効/無効指示信号である。バス使用要求有効/無
効指示信号20−1〜20−sはバス調停回路14に供
給され、バスマスタ12−1〜121がらのバスリクエ
スト信号BRQI〜BRQmが有効である(真値の場合
)か無効である(偽値の場合)かを同回路14に対して
指示するのに用いられる。
なお、フリップフロップ19−1〜91は初期化時にセ
ットされるものとする。
次に、第1図の構成の動作を、バスマスタ12−1から
バスll上にバスリクエスト信号BRQIが送出された
場合を例に説明する。
バス11上のバスリクエスト信号BRQIはバス調停回
路14に入力される。バス調停回路14は、バス11が
空いている場合、バスマスタ12−1からのバスリクエ
スト信号BRQIを受取ると、同バスマスタ12−1に
対してパスアクルッジ信号BACKIをバス11経由で
返す。もし、バスマスタ12−1以外のバスマスタから
も同時にバスリクエスト信号が出力された場合には、バ
ス調停回路14は、要求の優先順位(要求受付けの優先
順位)をもとにバス調停を行う。ここで、バスマスタ1
2−1の優先順位が最も高いものとすると、バス調停回
路14はバスマスタ12−1からの要求を受付けて同バ
スマスタ12−1にパスアクルッジ信号BACKIを返
す。
バスマスタ12−1はバス調停回路14からパスアクル
ッジ信号BACKIが返されると、バス11の使用が許
可されたものと判断し、目的とするバススレーブに対し
てバス11を介してアクセス(データ転送)要求を送出
する。ここで1よ、バスマスタ12−1からバススレー
ブ13−1に対し、リード要求(出力要求)を示すリー
ド要求信号RRQがバススレーブ13−1を示すアドレ
ス(スレーブアドレス)と共にバス11経由で送出され
たものとする。このバスll上のスレーブアドレスはウ
ェイトカウントテーブル15にも供給され、これにより
同アドレスで示されるバススレーブ13−1に固有のウ
ェイト数がウェイトカウントテーブル15から読出され
る。
なお、ウェイトカウントテーブル15のアドレス(エン
トリアドレス)は、スレーブアドレスを図示せぬデコー
ダでデコードすることにより生成される。
ウェイトカウントテーブル15から読出されたリード要
求先のバススレーブ13−1に固有のウェイト数はカウ
ンタ16に供給され、リード要求元のバスマスタ12−
1からのリード要求信号RRQをロード信号として、同
カウンタ16にロードされる。
リード要求先のバススレーブ13−1は、バスマスタ1
2−1からのリード要求信号RRQを受取ると、要求さ
れたデータを取揃える処理を開始すると共に、再度のリ
ード要求を促すためのりトライ応答信号RETRYをバ
ス11上に送出する。リトライ応答信号RETRYかバ
スll上に送出されると、カウンタ16はカウントイネ
ーブル状態となる。これによりカウンタ16は、同カウ
ンタ16からアンダフロー信号17が出力されるまで、
その内容をバスクロックCLKによって順次デクリメン
トするダウンカウント動作を行う。このカウンタ16の
イネーブル制御は、信号RETRYに応じてセ・ソトさ
・れ、アンダフロー信号17に応じてリセ・ソトされる
フリップフロップ(図示せぬ)を設け、同フリップフロ
ップのQ出力をカウンタ16のカウントイネーブル端子
に導くことにより簡単に実現できる。
さて、リード要求先のバススレーブ13−1からのりト
ライ応答信号RETRYはバス11を介してアンドゲー
ト18−1〜18−mの一方の入力にも導かれる。この
アンドゲート18−1〜18−wの他方の入力には、バ
ス11上のパスアクルツジ信号BACKI〜BACKm
も導かれる。ここでは、/クスアクルッジ信号BACK
I〜BACKのうち信号BACK1だけが真値となって
いる。この場合、アンドゲート18−1〜18−のうち
アンドゲート18−1の出力信号だけがリトライ応答信
号RETRYに応じて真値となる。このアンドゲート1
8−1の出力信号はフリップフロップ19−1のリセッ
ト(R)入力端子に導かれ、これによりフリップフロッ
プ19−1がリセットする。フリップフロップ19−1
がリセットすると、そのQ出力信号であるバス使用要求
有効/無効指示信号20−1は真値から偽値に遷移する
リード要求先のバススレーブ13−1からのりトライ応
答信号RETRYはバス11を介してバス調停回路14
およびリード要求元のバスマスタ12−1にも導かれる
。バス調停回路14は信号RETRYにヨリ(バスマス
ク12−1へのパスアクルッジ信MBACKIの出力を
停止して)バス11を開放し、バスマスタ12−1はバ
ス1■の使用権を放棄する。バスマスタ12−1は、バ
ス11の使用権を放棄すると、従来と同様に再度バスリ
クエスト信号BRQIをバスll上に送出する。
バス11上のバスリクエスト信号BRQIは前記したよ
うにバス調停回路14に入力される。このときバス調停
回路14には、上記したようにバスマスタ12−1から
のバス使用要求が無効であることを指示する偽値のバス
使用要求有効/無効指示信号20−1も入力されている
。バス調停回路14は、有効/無効指示信号20−1が
偽値の場合、バスマスタ12−1からのバスリクエスト
信号BRQIを無視する・。一方、フリップフロップl
9−2〜19−mはセット状態にあり、バス使用要求有
効/無効指示信号20−2〜201は真値となっている
。このため、フリップフロップ19−■がリセット状態
にある期間は、バス調停回路14はバスマスタ12−2
〜1.2−+nがらのバスリクエスト信号BRQ2〜B
RQmだけをバス調停の対象として処理する。この結果
、リトライ応答信号RETRYが返されたリード要求元
のバスマス912−1の優先順位が高くても、他のバス
マスタ12−2〜12−a+は、フリップフロップ19
−1がセットされるまでの期間はバス11を取得するこ
とが可能となる。
やがて、カウンタ16によりバススレーブ13−1に固
有のウェイト数分のダウンカウントが行われ、カウンタ
16からアンダフロー信号17が出力されたものとする
。このアンダフロー信号17はフリップフロップ19−
1〜191のセット(S)入力端子に導かれる。これに
より、それまでリセット状態にあったフリップフロップ
19刊はセットする。勿論、セット状態にあったフリッ
プフロップ19−2〜191の状態は変わらない。
フリップフロップ19−1がセットするとバス使用要求
有効/無効指示信号20−1は偽値から真値に遷移する
。この結果、今度はバススレーブ13−1に対するリー
ド要求元のバスマスタ12−1がらのバスリクエスト信
号BRQlもバス調停回路14によるバス調停の対象と
なる。したがってリード要求先のバススレーブ13−1
に固有のウェイト数を、同バススレーブ13−1でのデ
ータ取揃えに要するバスサイクル分(例えば1oサイク
ル程度)に設定しておくことにより、そのウェイト数分
のカウント終了後には、優先順位の高いバスマスタ12
−1は再びバス11を取得してバススレーブ13−1に
リード要求(出力要求)を出し、直ちに目的とするデー
タをバススレーブ13−1からバスマスタ12−1に転
送してもらうことができる。また、上記ウェイト数分の
カウント動作の期間は、前記したようにバスマスタ12
−1以外のバスマスクにバス11が開放され、バス11
の効率的使用が可能となる。
なお、前記実施例では、バス使用要求有効/無効指示信
号20−1〜2O−alがバスリクエスト信号BRQI
〜BRQmと共にバス調停回路14に供給されるものと
して説明したが、これに限るものではない。例えばバス
使用要求有効/無効指示信号20−1に応じてバスリク
エスト信号BRQi(i−1〜m)の出力を制御するア
ンドゲートを設け、このアンドゲートの出力をバス調停
回路14に供給する構成とすることも可能である。この
場合、バス調停回路14は従来と同様の回路構成で済む
[発明の効果] 以上詳述したようにこの発明によれば、リード要求先の
バススレーブから要求元のバスマスタにリトライ応答が
返された場合にその旨を検出し、その検出時からある一
定期間は要求元バスマスタからのバス使用要求が受付け
られない構成としたことにより、その期間中は、たとえ
要求元バスマスタより要求の優先順位が低いバスマスタ
であってもバスの使用権を取得することが可能となり、
従来てあればリード要求元のバスマスタがデータ転送に
利用できなかった期間でもバスを有効に利用することが
でき、バスの使用効率を高めることができる。
【図面の簡単な説明】
第1図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図である。 L L−・・バス、l 2−1〜12−+n ・=バス
マ゛スタ、13−1〜13−n・・・バススレーブ、1
4・・・バス調停回路、15・・・ウェイトカウントテ
ーブル、16・・・カウンタ、18−1〜1B−ttr
・・・アンドゲート(検出手段) 、19−1〜19−
m・・・フリップフロップ(バス使用要求禁止手段)。 出願人代理人 弁理士 鈴江武彦

Claims (1)

  1. 【特許請求の範囲】 複数のバスマスタの少なくとも1つからのバス使用要求
    を受けて、その要求元の1つにバス使用許可を与えるバ
    ス調停回路を備え、バス使用許可を受けたバスマスタか
    ら複数のバススレーブの1つに対してリード要求を送出
    することにより、そのリード要求先のバススレーブから
    リード要求元のバスマスタにリトライ応答が返された場
    合に、同バスマスタが上記バスの使用権を放棄して再び
    バス使用要求を送出するシステムにおいて、上記リトラ
    イ応答を検出する検出手段と、 この検出手段による検出時からある一定期間、上記リト
    ライ応答を返されたバスマスタからのバス使用要求が上
    記バス調停回路で受付けられるのを強制的に禁止するバ
    ス使用要求禁止手段と、を具備し、上記一定期間は他の
    バスマスタからのバス使用要求だけを対象にバス調停を
    行うようにしたことを特徴とするバス調停方式。
JP28835990A 1990-10-29 1990-10-29 バス調停方式 Pending JPH04163659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28835990A JPH04163659A (ja) 1990-10-29 1990-10-29 バス調停方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28835990A JPH04163659A (ja) 1990-10-29 1990-10-29 バス調停方式

Publications (1)

Publication Number Publication Date
JPH04163659A true JPH04163659A (ja) 1992-06-09

Family

ID=17729186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28835990A Pending JPH04163659A (ja) 1990-10-29 1990-10-29 バス調停方式

Country Status (1)

Country Link
JP (1) JPH04163659A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7676621B2 (en) 2003-09-12 2010-03-09 Hewlett-Packard Development Company, L.P. Communications bus transceiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7676621B2 (en) 2003-09-12 2010-03-09 Hewlett-Packard Development Company, L.P. Communications bus transceiver

Similar Documents

Publication Publication Date Title
US4972313A (en) Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts
US5787264A (en) Method and apparatus for arbitrating access to a shared bus
EP0463943B1 (en) Fast arbiter having easy scaling for large numbers of requesters, large numbers of resource types with multiple instances of each type, and selectable queuing disciplines
US5119480A (en) Bus master interface circuit with transparent preemption of a data transfer operation
JPH02219156A (ja) アクセス優先順位決定装置およびバス・アービタ
JPH08227392A (ja) 待ち時間及びシャドー・タイマを有するバス・システム
JPS622345A (ja) バス裁定システム
US5649209A (en) Bus coupling information processing system for multiple access to system bus
JPH0635729A (ja) データ処理システムでの複数ユーザによる資源アクセスを管理する方法および装置
US7543093B2 (en) Method and system for stream burst data transfer
JPH04163659A (ja) バス調停方式
US6138197A (en) Apparatus and method for limit-based arbitration scheme
KR100605867B1 (ko) 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법
JP3039451B2 (ja) 優先度調停装置
JP3626292B2 (ja) バスインタフェース制御方式
JP2887476B2 (ja) メモリ制御装置
JPH06266657A (ja) 情報処理装置
US7117281B1 (en) Circuit, system, and method for data transfer control for enhancing data bus utilization
JPH04322353A (ja) バス・システム
JP3667504B2 (ja) 調停回路
JPH04168560A (ja) バス・アービトレーション制御回路
JPS61213955A (ja) バス占有制御方式
JPS62171064A (ja) バツフア回路
JPH0512219A (ja) プロセス転送方式
JPH0488459A (ja) 情報処理装置