JP3185737B2 - バスアービタ制御回路 - Google Patents
バスアービタ制御回路Info
- Publication number
- JP3185737B2 JP3185737B2 JP34518997A JP34518997A JP3185737B2 JP 3185737 B2 JP3185737 B2 JP 3185737B2 JP 34518997 A JP34518997 A JP 34518997A JP 34518997 A JP34518997 A JP 34518997A JP 3185737 B2 JP3185737 B2 JP 3185737B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- grant
- register
- request
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明はバスアービタ制御回
路に関し、特にバスマスタからのバスの使用を要求する
バスリクエストが皆無になるフローティング状態を回避
するバスアービタ制御回路に関する。
路に関し、特にバスマスタからのバスの使用を要求する
バスリクエストが皆無になるフローティング状態を回避
するバスアービタ制御回路に関する。
【０００２】
【従来の技術】従来技術は、共有バスに接続された複数
のバスマスタのバスの使用要求がバス上で競合が発生し
ないように、バスマスタの使用権を調停するバスアービ
タ制御回路が備えられていた。
のバスマスタのバスの使用要求がバス上で競合が発生し
ないように、バスマスタの使用権を調停するバスアービ
タ制御回路が備えられていた。
【０００３】このバスアービタ制御回路は、バスの使用
権を獲得したいバスマスタからバスの使用権要求信号を
受け取ると、ある決まったアルゴリズム、例えばラウン
ドロビン等によりどのバスマスタにバスの使用権を与え
るかの調停を行う。この結果バスアービタ制御回路は、
バスの使用権を与えるグラント信号をバスマスタに返す
ことでバスマスタに対してバスが使用できることを通知
していた。
権を獲得したいバスマスタからバスの使用権要求信号を
受け取ると、ある決まったアルゴリズム、例えばラウン
ドロビン等によりどのバスマスタにバスの使用権を与え
るかの調停を行う。この結果バスアービタ制御回路は、
バスの使用権を与えるグラント信号をバスマスタに返す
ことでバスマスタに対してバスが使用できることを通知
していた。
【０００４】バスアービタ制御回路のアルゴリズムにつ
いては特開平４−３５５４０「バス調停装置」でも示さ
れている。ここではバスマスタからバスのリクエストを
先着順にグラント信号を与えて、もし同着のリクエスト
を受け付けたときは予め設定されたバスマスタの優先度
に従ってリクエストの優先を決定している。しかし、全
てのバスマスタがバスを使用しないときは、バスへのグ
ラント信号が返らずその結果としてバスがフローティン
グ状態となり、このフローティング状態となっている信
号線は不安定であり、レシーバ回路では高速の発振が起
こる可能性がある。
いては特開平４−３５５４０「バス調停装置」でも示さ
れている。ここではバスマスタからバスのリクエストを
先着順にグラント信号を与えて、もし同着のリクエスト
を受け付けたときは予め設定されたバスマスタの優先度
に従ってリクエストの優先を決定している。しかし、全
てのバスマスタがバスを使用しないときは、バスへのグ
ラント信号が返らずその結果としてバスがフローティン
グ状態となり、このフローティング状態となっている信
号線は不安定であり、レシーバ回路では高速の発振が起
こる可能性がある。
【０００５】このバスのフローティング状態を避けるた
め、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔ
Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス等ではＰＣＩ ＬＯ
ＣＡＬ ＢＵＳ ＳＰＥＣＩＦＩＣＡＴＩＯＮ ＲＥＶ
ＩＳＩＯＮ２．１で記載されているように、全てのバス
マスタがバスを使用しない時であっても、ある唯一のバ
スマスタに対してグラント信号を返し、その結果のグラ
ント信号を返されたバスマスタがバス上に信号を出すこ
とで、バスのフローティング状態を避けるバスパーキン
グと呼ばれる方法がある。
め、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔ
Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス等ではＰＣＩ ＬＯ
ＣＡＬ ＢＵＳ ＳＰＥＣＩＦＩＣＡＴＩＯＮ ＲＥＶ
ＩＳＩＯＮ２．１で記載されているように、全てのバス
マスタがバスを使用しない時であっても、ある唯一のバ
スマスタに対してグラント信号を返し、その結果のグラ
ント信号を返されたバスマスタがバス上に信号を出すこ
とで、バスのフローティング状態を避けるバスパーキン
グと呼ばれる方法がある。
【０００６】
【発明が解決しようとする課題】従来技術のＰＣＩ Ｌ
ＯＣＡＬ ＢＵＳ ＳＰＥＣＩＦＩＣＡＴＩＯＮ ＲＥ
ＶＩＳＩＯＮ２．１において、バスパーキングの方法と
して具体的な方法およびフローティングが発生し易い電
源投入直後のバスパーキングを行う方法については触れ
られていない。また、特開平４−３５５４０「バス調停
装置」においても、全てのバスマスタがバスを使用しな
いときのフローティング状態を回避する方法が記載され
ていない。
ＯＣＡＬ ＢＵＳ ＳＰＥＣＩＦＩＣＡＴＩＯＮ ＲＥ
ＶＩＳＩＯＮ２．１において、バスパーキングの方法と
して具体的な方法およびフローティングが発生し易い電
源投入直後のバスパーキングを行う方法については触れ
られていない。また、特開平４−３５５４０「バス調停
装置」においても、全てのバスマスタがバスを使用しな
いときのフローティング状態を回避する方法が記載され
ていない。
【０００７】本発明の目的は、ハードウェア的に余計な
回路を付加することなく、またバスアービタ回路の複雑
さを増すことなく電源投入直後もバスパーキングを行う
バスアービタ制御回路を提供することにある。
回路を付加することなく、またバスアービタ回路の複雑
さを増すことなく電源投入直後もバスパーキングを行う
バスアービタ制御回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のバスアービタ制
御回路は、共有バスに接続し識別番号を付与されたバス
マスタからのバス使用要求を受けて前記共有バスの調停
を実行するバスアービタ制御回路であって、前記バスマ
スタからのバス使用要求であるバスリクエスト信号を受
け付けるバスリクエストレジスタと、前記バスリクエス
トレジスタの内容を監視し予め決められたアルゴリズム
に従って調停した結果を前記共有バスの使用を許可され
た前記バスマスタの識別番号にエンコードした状態で出
力するバスアービタ回路と、前記調停した結果をエンコ
ードされた状態で受け付けて保持するバスグラントレジ
スタと、前記バスリクエストレジスタを監視し前記バス
リクエスト信号の有無により前記バスグラントレジスタ
に前記調停結果の解除またはホールドを指示するホール
ド制御回路と、前記バスグラントレジスタに保持された
調停結果をデコードし、前記デコード結果に該当するバ
スマスタにバスの使用許可を示すグラント信号を通知す
るグラントデコーダとを備え、前記ホールド制御回路
は、前記バスリクエストレジスタに前記バスリクエスト
信号が有るときは解除の指示を前記バスグラントレジス
タに通知し、前記バスリクエストレジスタに前記バスリ
クエスト信号がないときはホールドの指示を前記バスグ
ラントレジスタに通知し、前記バスグラントレジスタ
は、前記解除の指示が通知されたとき新たに通知される
前記調停結果を書き込み、前記ホールドの指示が通知さ
れたとき、電源投入直後であれば保持している不定値を
ホールドし、電源投入直後でなければ既に保持している
前記調停結果をホールドすることにより、常に前記グラ
ントデコーダから前記グラント信号を出力するようにし
たことを特徴とする。
御回路は、共有バスに接続し識別番号を付与されたバス
マスタからのバス使用要求を受けて前記共有バスの調停
を実行するバスアービタ制御回路であって、前記バスマ
スタからのバス使用要求であるバスリクエスト信号を受
け付けるバスリクエストレジスタと、前記バスリクエス
トレジスタの内容を監視し予め決められたアルゴリズム
に従って調停した結果を前記共有バスの使用を許可され
た前記バスマスタの識別番号にエンコードした状態で出
力するバスアービタ回路と、前記調停した結果をエンコ
ードされた状態で受け付けて保持するバスグラントレジ
スタと、前記バスリクエストレジスタを監視し前記バス
リクエスト信号の有無により前記バスグラントレジスタ
に前記調停結果の解除またはホールドを指示するホール
ド制御回路と、前記バスグラントレジスタに保持された
調停結果をデコードし、前記デコード結果に該当するバ
スマスタにバスの使用許可を示すグラント信号を通知す
るグラントデコーダとを備え、前記ホールド制御回路
は、前記バスリクエストレジスタに前記バスリクエスト
信号が有るときは解除の指示を前記バスグラントレジス
タに通知し、前記バスリクエストレジスタに前記バスリ
クエスト信号がないときはホールドの指示を前記バスグ
ラントレジスタに通知し、前記バスグラントレジスタ
は、前記解除の指示が通知されたとき新たに通知される
前記調停結果を書き込み、前記ホールドの指示が通知さ
れたとき、電源投入直後であれば保持している不定値を
ホールドし、電源投入直後でなければ既に保持している
前記調停結果をホールドすることにより、常に前記グラ
ントデコーダから前記グラント信号を出力するようにし
たことを特徴とする。
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００１６】図１は本発明の実施の形態の構成を示すブ
ロック図である。
ロック図である。
【００１７】図１を参照すると、本実施の形態のバスア
ービタ制御回路１は、バスマスタ（図示せず）からのバ
ス使用要求であるバスリクエスト信号１０〜１３を受け
付けるバスリクエストレジスタ２と、バスリクエストレ
ジスタ２を監視し受け付けられたバスリクエストの優先
を調停し調停結果を通知するバスアービタ回路３と、通
知された調停結果を保持するバスグラントレジスタ５
と、バスリクエストレジスタ２を監視しバスリクエスト
信号の有無によりバスグラントレジスタ５に調停結果の
解除またはホールドを指示するホールド制御回路４と、
バスグラントレジスタ５の調停結果にしたがって該当の
バスマスタにバスの使用を許可するグラント信号６０〜
６３を通知するグラントデコーダ６とから構成されてい
る。
ービタ制御回路１は、バスマスタ（図示せず）からのバ
ス使用要求であるバスリクエスト信号１０〜１３を受け
付けるバスリクエストレジスタ２と、バスリクエストレ
ジスタ２を監視し受け付けられたバスリクエストの優先
を調停し調停結果を通知するバスアービタ回路３と、通
知された調停結果を保持するバスグラントレジスタ５
と、バスリクエストレジスタ２を監視しバスリクエスト
信号の有無によりバスグラントレジスタ５に調停結果の
解除またはホールドを指示するホールド制御回路４と、
バスグラントレジスタ５の調停結果にしたがって該当の
バスマスタにバスの使用を許可するグラント信号６０〜
６３を通知するグラントデコーダ６とから構成されてい
る。
【００１８】バスアービタ回路３は、共有バス上に接続
された複数のバスマスタ（図示せず）からバス使用のリ
クエストが通知されたとき予め決められたアルゴリズム
に従ってバスの使用者であるバスマスタを調停し、調停
結果のバスマスタの識別番号をエンコードしこの値をバ
スグラントレジスタ５に通知しバスグラントレジスタ５
にセットされる。バスグラントレジスタ５にセットされ
た値は、次にバスアービタ回路３がバス使用のリクエス
トを受け付けたときの調停時に使用される。
された複数のバスマスタ（図示せず）からバス使用のリ
クエストが通知されたとき予め決められたアルゴリズム
に従ってバスの使用者であるバスマスタを調停し、調停
結果のバスマスタの識別番号をエンコードしこの値をバ
スグラントレジスタ５に通知しバスグラントレジスタ５
にセットされる。バスグラントレジスタ５にセットされ
た値は、次にバスアービタ回路３がバス使用のリクエス
トを受け付けたときの調停時に使用される。
【００１９】ホールド制御回路４は、全バスマスタから
バスを使用するリクエストが無いときバスのフローティ
ング状態に陥るのを回避するためバスグラントレジスタ
５にセットされた値のホールドの指示を通知する。ま
た、全バスマスタからバスを使用するリクエストが有る
ときバスアービタ回路３から通知される調停結果の更新
を許可する解除の指示をバスグラントレジスタ５に通知
する。
バスを使用するリクエストが無いときバスのフローティ
ング状態に陥るのを回避するためバスグラントレジスタ
５にセットされた値のホールドの指示を通知する。ま
た、全バスマスタからバスを使用するリクエストが有る
ときバスアービタ回路３から通知される調停結果の更新
を許可する解除の指示をバスグラントレジスタ５に通知
する。
【００２０】グラントデコーダ６は、バスグラントレジ
スタ５のエンコードされたバスマスタ識別番号をデコー
ドし、該当するバスマスタにバスの使用を許可するグラ
ント信号６０〜６３を通知することによりバスマスタは
バスを使用することが可能となる。もし、バスマスタが
バスの使用するリクエストがないときは使用終了の信号
をバスリクエストレジスタに出力するのでバスのフロー
ティングを回避するバスパーキングの機能を簡単な手段
で実現する。
スタ５のエンコードされたバスマスタ識別番号をデコー
ドし、該当するバスマスタにバスの使用を許可するグラ
ント信号６０〜６３を通知することによりバスマスタは
バスを使用することが可能となる。もし、バスマスタが
バスの使用するリクエストがないときは使用終了の信号
をバスリクエストレジスタに出力するのでバスのフロー
ティングを回避するバスパーキングの機能を簡単な手段
で実現する。
【００２１】次に、本実施の形態の動作を図１を用いて
詳細に説明する。図１は共有バスに４つのバスマスタ
（図示せず）が接続されている場合で、バスマスタ＃０
〜バスマスタ＃３はそれぞれバスリクエスト信号１０、
１１、１２、１３に対応しバスの使用の許可を示すグラ
ント信号６０、６１、６２、６３に対応する。まず最初
に通常の動作状態を説明する。例えば、バスマスタ＃０
からバスの使用要求があった場合は、バスリクエスト信
号１０でバスの使用要求があることを通知する。バスリ
クエストレジスタ２はこの時の状態を４ビットで”１０
００”という状態を保持する。バスアービタ回路３はリ
クエストレジスタ２の値である”１０００”により、バ
スの使用権をバスマスタ＃０に与えるべく、＃０をエン
コードした形式、即ち２ビットで”００”を出力する。
このときホールド制御回路４はバスリクエストレジスタ
２にリクエストが存在するのでグラントレジスタ５のホ
ールドを解除しグラントレジスタ５の内容を変更可能に
する。結果としてグラントレジスタ５にはバスアービタ
回路３の出力である”００”がセットされる。
詳細に説明する。図１は共有バスに４つのバスマスタ
（図示せず）が接続されている場合で、バスマスタ＃０
〜バスマスタ＃３はそれぞれバスリクエスト信号１０、
１１、１２、１３に対応しバスの使用の許可を示すグラ
ント信号６０、６１、６２、６３に対応する。まず最初
に通常の動作状態を説明する。例えば、バスマスタ＃０
からバスの使用要求があった場合は、バスリクエスト信
号１０でバスの使用要求があることを通知する。バスリ
クエストレジスタ２はこの時の状態を４ビットで”１０
００”という状態を保持する。バスアービタ回路３はリ
クエストレジスタ２の値である”１０００”により、バ
スの使用権をバスマスタ＃０に与えるべく、＃０をエン
コードした形式、即ち２ビットで”００”を出力する。
このときホールド制御回路４はバスリクエストレジスタ
２にリクエストが存在するのでグラントレジスタ５のホ
ールドを解除しグラントレジスタ５の内容を変更可能に
する。結果としてグラントレジスタ５にはバスアービタ
回路３の出力である”００”がセットされる。
【００２２】グラントデコーダ６はグラントレジスタ５
の”００”の値をデコードして”１０００”にする。即
ち、グラント信号６０を出力しバスマスタ＃０にバスの
使用許可を与える。バスの使用許可を与えられたバスマ
スタ＃０はバスリクエスト信号１０をリセットしリクエ
ストの終了を通知する。
の”００”の値をデコードして”１０００”にする。即
ち、グラント信号６０を出力しバスマスタ＃０にバスの
使用許可を与える。バスの使用許可を与えられたバスマ
スタ＃０はバスリクエスト信号１０をリセットしリクエ
ストの終了を通知する。
【００２３】他のバスマスタにもリクエストがない場合
は全てのリクエスト信号１０〜１３がリセットされるた
め、リクエストレジスタ２の値は”００００”となる。
しかし、ホールド制御回路４はこのときはバスグラント
レジスタ５のホールドを解除しないため”００”の状態
が保持され続けるので、バスマスタ＃０がバスの使用を
終わった後でもグラント信号６０を通知し続けることで
バスパーキングを行うことになり、バスマスタ＃０はバ
スに対し何らかの信号を出し続けることでバスがフロー
ティングになることを避けることができる。
は全てのリクエスト信号１０〜１３がリセットされるた
め、リクエストレジスタ２の値は”００００”となる。
しかし、ホールド制御回路４はこのときはバスグラント
レジスタ５のホールドを解除しないため”００”の状態
が保持され続けるので、バスマスタ＃０がバスの使用を
終わった後でもグラント信号６０を通知し続けることで
バスパーキングを行うことになり、バスマスタ＃０はバ
スに対し何らかの信号を出し続けることでバスがフロー
ティングになることを避けることができる。
【００２４】この状態で、今度はバスマスタ＃１とバス
マスタ＃２が同時にバス使用要求をバスリクエスト信号
１１、バスリクエスト信号１２で通知してきた場合の動
作を説明する。このとき、バスリクエストレジスタ２
は”０１１０”の値が保持される。バスアービタ回路３
はこのバスリクエストレジスタ２の値”０１１０”と１
つ前にバスを使用したバスマスタ番号、つまりグラント
レジスタ５に保持され続けている値”００”から、この
実施例ではラウンドロビンアルゴリズムとするとバスマ
スタ＃２よりバスマスタ＃１の方がプライオリティが高
いと判断する。この結果バスアービタ回路３はバスマス
タ＃１を示すエンコード信号”０１”を出力する。この
ときホールド制御回路４はバスリクエストレジスタ２に
リクエストが存在することで、グラントレジスタ５のホ
ールドを解除（グラントレジスタの値を更新可能にす
る）し、グラントレジスタ５はアービタ回路３の出力”
０１”をセットする。この結果はグラントデコーダ６で
デコードされ、バスマスタ＃１に対してグラント信号６
１を出力しバスマスタ＃１に対するバスの使用許可を与
える。バスの使用許可を与えられたバスマスタ＃１はバ
スリクエスト信号１１をリセットしリクエストの終了を
通知する。
マスタ＃２が同時にバス使用要求をバスリクエスト信号
１１、バスリクエスト信号１２で通知してきた場合の動
作を説明する。このとき、バスリクエストレジスタ２
は”０１１０”の値が保持される。バスアービタ回路３
はこのバスリクエストレジスタ２の値”０１１０”と１
つ前にバスを使用したバスマスタ番号、つまりグラント
レジスタ５に保持され続けている値”００”から、この
実施例ではラウンドロビンアルゴリズムとするとバスマ
スタ＃２よりバスマスタ＃１の方がプライオリティが高
いと判断する。この結果バスアービタ回路３はバスマス
タ＃１を示すエンコード信号”０１”を出力する。この
ときホールド制御回路４はバスリクエストレジスタ２に
リクエストが存在することで、グラントレジスタ５のホ
ールドを解除（グラントレジスタの値を更新可能にす
る）し、グラントレジスタ５はアービタ回路３の出力”
０１”をセットする。この結果はグラントデコーダ６で
デコードされ、バスマスタ＃１に対してグラント信号６
１を出力しバスマスタ＃１に対するバスの使用許可を与
える。バスの使用許可を与えられたバスマスタ＃１はバ
スリクエスト信号１１をリセットしリクエストの終了を
通知する。
【００２５】次に電源投入直後の動作を説明する。電源
投入直後はリクエストレジスタ２もグラントレジスタ６
も不定値となる。しかしリクエストレジスタ２はバスマ
スタからのリクエスト信号がリセットされた状態なの
で”００００”になる。一方、グラントレジスタ５は、
リクエストレジスタ２が”００００”のためホールド制
御回路４からホールドの指示をされるためグラントレジ
スタ５の不定値を保持し続ける。例えば、グラントレジ
スタ５がたまたま”１０”であった場合は、デコーダ
は”００１０”即ちバスマスタ＃２に対しグラント信号
６２を通知する。グラント信号６２を通知されたバスマ
スタ＃２は特にバスの使用を行わなくても、バスに対し
何らかの信号を送ることでバスのフローティングを回避
する。目的がバスのフローティングの回避なので、たま
たまこの場合はバスマスタ＃２であったが、バスグラン
トレジスタ５の値が他の値であっても、グラントデコー
ダ６によりデコードされることで、何れかのバスマスタ
に対してグラント信号が通知されるため、バスのフロー
ティングを回避することができる。
投入直後はリクエストレジスタ２もグラントレジスタ６
も不定値となる。しかしリクエストレジスタ２はバスマ
スタからのリクエスト信号がリセットされた状態なの
で”００００”になる。一方、グラントレジスタ５は、
リクエストレジスタ２が”００００”のためホールド制
御回路４からホールドの指示をされるためグラントレジ
スタ５の不定値を保持し続ける。例えば、グラントレジ
スタ５がたまたま”１０”であった場合は、デコーダ
は”００１０”即ちバスマスタ＃２に対しグラント信号
６２を通知する。グラント信号６２を通知されたバスマ
スタ＃２は特にバスの使用を行わなくても、バスに対し
何らかの信号を送ることでバスのフローティングを回避
する。目的がバスのフローティングの回避なので、たま
たまこの場合はバスマスタ＃２であったが、バスグラン
トレジスタ５の値が他の値であっても、グラントデコー
ダ６によりデコードされることで、何れかのバスマスタ
に対してグラント信号が通知されるため、バスのフロー
ティングを回避することができる。
【００２６】
【発明の効果】以上説明したように、本発明は、特別な
電源投入リセット回路を付加することなく、バスアービ
タ回路の出力をエンコードしグラントレジスタをデコー
ド情報とすることで、電源投入時に不定値であっても唯
一のバスマスタに対してバスパーキングが行えるので電
源投入時も含めたバスパーキング機能を実現するという
効果を有している。
電源投入リセット回路を付加することなく、バスアービ
タ回路の出力をエンコードしグラントレジスタをデコー
ド情報とすることで、電源投入時に不定値であっても唯
一のバスマスタに対してバスパーキングが行えるので電
源投入時も含めたバスパーキング機能を実現するという
効果を有している。
【図１】本発明の実施の形態の構成を示すブロック図で
ある。
ある。
１ バスアービタ制御回路 ２ バスリクエストレジスタ ３ バスアービタ回路 ４ ホールド制御回路 ５ バスグラントレジスタ ６ グラントデコーダ １０、１１、１２、１３ バスリクエスト信号 ６０、６１、６２、６３ グラント信号
フロントページの続き (56)参考文献 特開 平１−189750（ＪＰ，Ａ) 特開 平６−231073（ＪＰ，Ａ) 特開 平６−12152（ＪＰ，Ａ) 特開 平８−87884（ＪＰ，Ａ) 特開 平６−69425（ＪＰ，Ａ) 滝 誠一，ＰＣＩバスの詳細と応用へ のステップ，第５章アービトレーショ ン，ＯＰＥＮＤＥＳＩＧＮ ＮＯ．７, 第２巻第２号（通巻第７号），10．３ 月．1995年（東京），第61頁〜第64頁 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/36,13/362,15/16 G06F 1/26,3/00
Claims (1)
- 【請求項１】 共有バスに接続し識別番号を付与された
バスマスタからのバス使用要求を受けて前記共有バスの
調停を実行するバスアービタ制御回路であって、 前記バスマスタからのバス使用要求であるバスリクエス
ト信号を受け付けるバスリクエストレジスタと、 前記バスリクエストレジスタの内容を監視し予め決めら
れたアルゴリズムに従って調停した結果を前記共有バス
の使用を許可された前記バスマスタの識別番号にエンコ
ードした状態で出力するバスアービタ回路と、 前記調停した結果をエンコードされた状態で受け付けて
保持するバスグラントレジスタと、 前記バスリクエストレジスタを監視し前記バスリクエス
ト信号の有無により前記バスグラントレジスタに前記調
停結果の解除またはホールドを指示するホールド制御回
路と、 前記バスグラントレジスタに保持された調停結果をデコ
ードし、前記デコード結果に該当するバスマスタにバス
の使用許可を示すグラント信号を通知するグラントデコ
ーダとを備え、 前記ホールド制御回路は、前記バスリクエストレジスタ
に前記バスリクエスト信号が有るときは解除の指示を前
記バスグラントレジスタに通知し、前記バスリクエスト
レジスタに前記バスリクエスト信号がないときはホール
ドの指示を前記バスグラントレジスタに通知し、 前記バスグラントレジスタは、前記解除の指示が通知さ
れたとき新たに通知される前記調停結果を書き込み、前
記ホールドの指示が通知されたとき、電源投入直後であ
れば保持している不定値をホールドし、電源投入直後で
なければ既に保持している前記調停結果をホールドする
ことにより、常に前記グラントデコーダから前記グラン
ト信号を出力するようにしたことを特徴とするバスアー
ビタ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34518997A JP3185737B2 (ja) | 1997-12-15 | 1997-12-15 | バスアービタ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34518997A JP3185737B2 (ja) | 1997-12-15 | 1997-12-15 | バスアービタ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11175463A JPH11175463A (ja) | 1999-07-02 |
| JP3185737B2 true JP3185737B2 (ja) | 2001-07-11 |
Family
ID=18374904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34518997A Expired - Fee Related JP3185737B2 (ja) | 1997-12-15 | 1997-12-15 | バスアービタ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185737B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001188638A (ja) | 2000-01-05 | 2001-07-10 | Mitsubishi Electric Corp | 双方向バス回路 |
| JP2014081952A (ja) * | 2014-01-08 | 2014-05-08 | Renesas Electronics Corp | ホストコントローラ |
-
1997
- 1997-12-15 JP JP34518997A patent/JP3185737B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 滝 誠一，ＰＣＩバスの詳細と応用へのステップ，第５章アービトレーション，ＯＰＥＮＤＥＳＩＧＮ ＮＯ．７，第２巻第２号（通巻第７号），１０．３月．１９９５年（東京），第６１頁〜第６４頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11175463A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980854A (en) | Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers | |
| EP0686919B1 (en) | An apparatus and method for granting control of a bus during the hot-docking of a dockable computer. | |
| US4953072A (en) | Node for servicing interrupt request messages on a pended bus | |
| US6651126B1 (en) | Snapshot arbiter mechanism | |
| US6775727B2 (en) | System and method for controlling bus arbitration during cache memory burst cycles | |
| US5111424A (en) | Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer | |
| EP0358715B1 (en) | Interrupting node for providing interrupt requests to a pended bus | |
| EP0358725B1 (en) | Apparatus and method for servicing interrupts utilizing a pended bus | |
| JPH0594409A (ja) | バス調停システム | |
| US6598104B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| US20020126660A1 (en) | Effective bus utilization using multiple buses and multiple bus controllers | |
| JPH10143467A (ja) | データ処理システムにおいてバス所有権を調停するための方法および装置 | |
| JP3185737B2 (ja) | バスアービタ制御回路 | |
| JP2004062910A (ja) | マルチコアプロセッサにセマフォを具現化し、共通資源へのアクセスを制御する方法 | |
| JP2765484B2 (ja) | システムバス制御回路 | |
| JPH03263158A (ja) | 共通バス調停制御方式 | |
| KR19990013409A (ko) | 선택가능한 우선 순위 버스 중재 방안을 제공하는 방법 및 시스템 | |
| KR20070080307A (ko) | Ｃｐｕ의 성능 향상을 위한 버스 구조를 갖는 시스템과성능 향상방법 | |
| JPH0830549A (ja) | バス制御装置 | |
| JP2001273248A (ja) | バス制御装置及びその制御方法 | |
| JPH08297630A (ja) | バス接続方式 | |
| JP2806771B2 (ja) | バス調停回路 | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
| JPH04178869A (ja) | マルチプロセッサシステムの割込み制御装置とその割込み通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001205 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010403 |
|
| LAPS | Cancellation because of no payment of annual fees |