JP2806771B2 - バス調停回路 - Google Patents
バス調停回路Info
- Publication number
- JP2806771B2 JP2806771B2 JP32680193A JP32680193A JP2806771B2 JP 2806771 B2 JP2806771 B2 JP 2806771B2 JP 32680193 A JP32680193 A JP 32680193A JP 32680193 A JP32680193 A JP 32680193A JP 2806771 B2 JP2806771 B2 JP 2806771B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- signal
- bus
- instruction signal
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、特に情報処理装置のプ
ロセッサ間をつなぐバスの調停回路に関する。
ロセッサ間をつなぐバスの調停回路に関する。
【０００２】
【従来の技術】従来、バス調停はプロセッサに固定的に
付与されるプライオリティに基づいて行われている。
付与されるプライオリティに基づいて行われている。
【０００３】
【発明が解決しようとする課題】上述した従来のバス調
停は、プロセッサに固定的に付与されるプライオリティ
に基づいて行われている為、同時に処理時間の長いリー
ドリクエストと処理時間の短いライトリクエストが発生
した時、リードリクエストを送出したプロセッサのプラ
イオリティの方が高かった場合ライトリクエストは長時
間待つ事になり、プロセッサの待ち時間が増大するとい
う欠点がある。
停は、プロセッサに固定的に付与されるプライオリティ
に基づいて行われている為、同時に処理時間の長いリー
ドリクエストと処理時間の短いライトリクエストが発生
した時、リードリクエストを送出したプロセッサのプラ
イオリティの方が高かった場合ライトリクエストは長時
間待つ事になり、プロセッサの待ち時間が増大するとい
う欠点がある。
【０００４】
【課題を解決するための手段】本発明のバス調停回路
は、バスに接続する複数のプロセッサを一台の調停回路
により調停するシステムにおいて、各プロセッサが送出
するライトリクエスト信号を入力し、ライトリクエスト
の有無の判定を行い有りの場合ライトリクエスト信号を
入力し、プロセッサに固定的に付与されるプライオリテ
ィを使い判定を行いライト処理プロセッサ指示信号を出
力するライト処理プロセッサ判定回路と各プロセッサか
らのリードリクエスト信号を入力し、プロセッサに固定
的に付与されるプライオリティ使い判定を行ってリード
処理プロセッサ指示信号を出力するリード処理プロセッ
サ判定回路とライト処理プロセッサ指示信号とリード処
理指示信号とライトリクエスト先行信号を入力し、ライ
トリクエスト先行信号が立った場合ライト処理プロセッ
サ指示信号をそれ以外はリード処理プロセッサ指示信号
をバス出力指示信号として出力するバス出力プロセッサ
決定回路を有する事を特徴とする。
は、バスに接続する複数のプロセッサを一台の調停回路
により調停するシステムにおいて、各プロセッサが送出
するライトリクエスト信号を入力し、ライトリクエスト
の有無の判定を行い有りの場合ライトリクエスト信号を
入力し、プロセッサに固定的に付与されるプライオリテ
ィを使い判定を行いライト処理プロセッサ指示信号を出
力するライト処理プロセッサ判定回路と各プロセッサか
らのリードリクエスト信号を入力し、プロセッサに固定
的に付与されるプライオリティ使い判定を行ってリード
処理プロセッサ指示信号を出力するリード処理プロセッ
サ判定回路とライト処理プロセッサ指示信号とリード処
理指示信号とライトリクエスト先行信号を入力し、ライ
トリクエスト先行信号が立った場合ライト処理プロセッ
サ指示信号をそれ以外はリード処理プロセッサ指示信号
をバス出力指示信号として出力するバス出力プロセッサ
決定回路を有する事を特徴とする。
【０００５】
【実施例】本発明について図面を参照して説明する。
【０００６】図２は本発明のバス調停回路が使用される
システム構成図を示し、図１は本発明によるバス調停回
路の一実施例の構成を示す。
システム構成図を示し、図１は本発明によるバス調停回
路の一実施例の構成を示す。
【０００７】図２は、リードリクエストＡ信号１０１を
出力した時にバス出力Ａ指示信号１０３が立っていた場
合は、バス１００を介して主記憶１のリード動作を行
い、またライトリクエストＡ信号１０２を出力した時に
バス出力Ａ指示信号１０３が立っていた場合は、バス１
００を介して主記憶１のライト動作を行うプロセッサ３
と、リードリクエストＢ信号１０４を出力した時にバス
出力Ｂ指示信号１０６が立っていた場合は、バス１００
を介して主記憶１のリード動作を行い、またライトリク
エストＢ信号１０５を出力した時にバス出力Ｂ指示信号
１０６が立っていた場合は、バス１００を介して主記憶
１のライト動作を行うプロセッサ４と、リードリクエス
トＡ信号１０１とライトリクエストＡ信号１０２とリー
ドリクエストＢ信号１０４とライトリクエストＢ信号１
０５を入力し、バス１００の使用プロセッサの調停を行
い、バス出力Ａ指示信号１０３とバス出力Ｂ指示信号１
０６を出力する調停回路２から構成されたシステムを示
す。
出力した時にバス出力Ａ指示信号１０３が立っていた場
合は、バス１００を介して主記憶１のリード動作を行
い、またライトリクエストＡ信号１０２を出力した時に
バス出力Ａ指示信号１０３が立っていた場合は、バス１
００を介して主記憶１のライト動作を行うプロセッサ３
と、リードリクエストＢ信号１０４を出力した時にバス
出力Ｂ指示信号１０６が立っていた場合は、バス１００
を介して主記憶１のリード動作を行い、またライトリク
エストＢ信号１０５を出力した時にバス出力Ｂ指示信号
１０６が立っていた場合は、バス１００を介して主記憶
１のライト動作を行うプロセッサ４と、リードリクエス
トＡ信号１０１とライトリクエストＡ信号１０２とリー
ドリクエストＢ信号１０４とライトリクエストＢ信号１
０５を入力し、バス１００の使用プロセッサの調停を行
い、バス出力Ａ指示信号１０３とバス出力Ｂ指示信号１
０６を出力する調停回路２から構成されたシステムを示
す。
【０００８】次に、図１を参照すると、本実施例は、ラ
イトリクエスト判定回路５，ライト処理プロセッサ判定
回路６，リード処理プロセッサ判定回路７およびバス出
力プロセッサ決定回路８から構成される。
イトリクエスト判定回路５，ライト処理プロセッサ判定
回路６，リード処理プロセッサ判定回路７およびバス出
力プロセッサ決定回路８から構成される。
【０００９】ライトリクエスト判定回路５は、プロセッ
サ３が送出するライトリクセストＡ信号１０２とプロセ
ッサ４が送出するライトリクエストＢ信号１０５を入力
し、ライトリクエストの有無の判定を行い有りの場合は
ライトリクエスト先行信号１０８を出力する。
サ３が送出するライトリクセストＡ信号１０２とプロセ
ッサ４が送出するライトリクエストＢ信号１０５を入力
し、ライトリクエストの有無の判定を行い有りの場合は
ライトリクエスト先行信号１０８を出力する。
【００１０】ライト処理プロセッサ判定回路６は、プロ
セッサ３が送出するライトリクエストＡ信号１０２とプ
ロセッサ４が送出するライトリクエストＢ信号１０５と
プロセッサに固定的に付与されるプライオリティを示す
プロセッサプライオリティ信号１０７を入力し、同時に
２台のプロセッサからライトリクエストが発生した場合
プロセッサのプライオリティに従いライト処理プロセッ
サ指示信号１０９を出力する。
セッサ３が送出するライトリクエストＡ信号１０２とプ
ロセッサ４が送出するライトリクエストＢ信号１０５と
プロセッサに固定的に付与されるプライオリティを示す
プロセッサプライオリティ信号１０７を入力し、同時に
２台のプロセッサからライトリクエストが発生した場合
プロセッサのプライオリティに従いライト処理プロセッ
サ指示信号１０９を出力する。
【００１１】リード処理プロセッサ判定回路７は、プロ
セッサ３からのリードリクエストＡ信号１０１とプロセ
ッサ４からのリードリクエストＢ信号１０４とプロセッ
サに固定的に付与されるプライオリティを示すプロセッ
サプライオリティ信号１０７を入力し、同時に２台のプ
ロセッサからリードリクエストが発生した場合プロセッ
サのプライオリティに従いリード処理プロセッサ指示信
号１１０を出力する。
セッサ３からのリードリクエストＡ信号１０１とプロセ
ッサ４からのリードリクエストＢ信号１０４とプロセッ
サに固定的に付与されるプライオリティを示すプロセッ
サプライオリティ信号１０７を入力し、同時に２台のプ
ロセッサからリードリクエストが発生した場合プロセッ
サのプライオリティに従いリード処理プロセッサ指示信
号１１０を出力する。
【００１２】また、バス出力プロセッサ決定回路８は、
ライト処理プロセッサ指示信号１０９とリード処理指示
信号１１０とライトリクエスト先行信号１０８を入力
し、ライトリクエスト先行信号１０８が立った場合はラ
イト処理プロセッサ指示信号１０９をバス出力Ａ指示信
号１０３とバス出力Ｂ指示信号１０６として出力し、ラ
イトリクエスト先行信号１０８が立たなかった場合はリ
ード処理プロセッサ指示信号１１０をバス出力Ａ指示信
号１０３とバス出力Ｂ信号１０６として出力する。
ライト処理プロセッサ指示信号１０９とリード処理指示
信号１１０とライトリクエスト先行信号１０８を入力
し、ライトリクエスト先行信号１０８が立った場合はラ
イト処理プロセッサ指示信号１０９をバス出力Ａ指示信
号１０３とバス出力Ｂ指示信号１０６として出力し、ラ
イトリクエスト先行信号１０８が立たなかった場合はリ
ード処理プロセッサ指示信号１１０をバス出力Ａ指示信
号１０３とバス出力Ｂ信号１０６として出力する。
【００１３】上述のように構成された本バス調停回路
は、プロセッサに固定的に付与されるプライオリティを
示すプロセッサプライオリティ信号１０７と、プロセッ
サ３が出力するリードリクエストＡ信号１０１及びライ
トリクエストＡ信号１０２と、プロセッサ４が出力する
リードリクエストＢ信号１０４及びライトリクエストＢ
信号１０５を入力し、バス１００を使用するプロセッサ
を決定することになる。
は、プロセッサに固定的に付与されるプライオリティを
示すプロセッサプライオリティ信号１０７と、プロセッ
サ３が出力するリードリクエストＡ信号１０１及びライ
トリクエストＡ信号１０２と、プロセッサ４が出力する
リードリクエストＢ信号１０４及びライトリクエストＢ
信号１０５を入力し、バス１００を使用するプロセッサ
を決定することになる。
【００１４】
【発明の効果】以上説明したように本発明は、処理時間
の長いリードリクエストに優先して処理時間の短いライ
トリクエストを調停する為、プロセッサの総処理待ち時
間を減らす事が出来るという効果がある。
の長いリードリクエストに優先して処理時間の短いライ
トリクエストを調停する為、プロセッサの総処理待ち時
間を減らす事が出来るという効果がある。
【図１】本発明によるバス調停回路の一実施例の構成を
示すブロック図である。
示すブロック図である。
【図２】本発明のバス調停回路が使用されるシステム構
成図である。
成図である。
１ 主記憶 ２ 調停回路 ３ プロセッサ ４ プロセッサ ５ ライトリクエスト判定回路 ６ ライト処理プロセッサ判定回路 ７ リード処理プロセッサ判定回路 ８ バス処理プロセッサ決定回路 １００ バス １０１ リードリクエストＡ信号 １０２ リードリクエストＡ信号 １０３ バス出力Ａ指示信号 １０４ リードリクエストＢ信号 １０５ リードリクエストＢ信号 １０６ バス出力Ｂ指示信号 １０７ プロセッサプライオリティ信号 １０８ ライトリクエスト先行信号 １０９ ライト処理プロセッサ指示信号 １１０ リード処理プロセッサ指示信号
Claims (2)
- 【請求項１】 バスに接続する複数のプロセッサを一台
の調停回路により調停するシステムにおけるバス調停回
路において、 各プロセッサが送出するライトリクエスト信号を入力
し、ライトリクエストの有無の判定を行い有りの場合は
ライトリクエスト先行信号を出力するライトリクエスト
判定回路と、 前記ライトリクエスト信号を入力し、プロセッサに固定
的に付与されるプライオリティを使用して判定を行いラ
イト処理プロセッサ指示信号を出力するライト処理プロ
セッサ判定回路と、 前記各プロセッサからのリードリクエスト信号を入力
し、プロセッサに固定的に付与されるプライオリティを
使用して判定を行いリード処理プロセッサ指示信号を出
力するリード処理プロセッサ判定回路と、 前記ライト処理プロセッサ指示信号と前記リード処理指
示信号とライトリクエスト先行信号を入力し、ライトリ
クエスト先行信号が立った場合はライト処理プロセッサ
指示信号を、それ以外の場合はリード処理プロセッサ指
示信号をバス出力指示信号として出力するバス出力プロ
セッサ決定回路を有することを特徴とするバス調停回
路。 - 【請求項２】 前記プロセッサに固定的に付与されるプ
ライオリティは、前記ライト処理プロセッサ指示信号を
出力する場合と前記リード処理プロセッサ指示信号を出
力する場合とで同一にすることを特徴とする請求項１記
載のバス調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32680193A JP2806771B2 (ja) | 1993-12-24 | 1993-12-24 | バス調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32680193A JP2806771B2 (ja) | 1993-12-24 | 1993-12-24 | バス調停回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07182279A JPH07182279A (ja) | 1995-07-21 |
| JP2806771B2 true JP2806771B2 (ja) | 1998-09-30 |
Family
ID=18191864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32680193A Expired - Fee Related JP2806771B2 (ja) | 1993-12-24 | 1993-12-24 | バス調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806771B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4847036B2 (ja) * | 2005-03-30 | 2011-12-28 | キヤノン株式会社 | バスアクセスを調停する制御装置およびデータ処理装置の制御方法 |
| JP4847614B2 (ja) * | 2011-01-31 | 2011-12-28 | キヤノン株式会社 | バスアクセスを調停する制御装置 |
-
1993
- 1993-12-24 JP JP32680193A patent/JP2806771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07182279A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619661A (en) | Dynamic arbitration system and method | |
| US5745772A (en) | Advanced programmable interrupt controller | |
| CA2124031A1 (en) | System Direct Memory Access (DMA) Support Logic for PCI Based Computer System | |
| EP0150767A2 (en) | Program controlled bus arbitration for a distributed array processing system | |
| JP2002073527A (ja) | Ｄｍａコントローラ | |
| JPS62280948A (ja) | バス調停方式 | |
| JP2806771B2 (ja) | バス調停回路 | |
| US5805841A (en) | Symmetric parallel multi-processing bus architeture | |
| JPH0713923A (ja) | バス制御方法 | |
| JP2947195B2 (ja) | 割り込みマスク制御方式 | |
| JPS63175964A (ja) | 共有メモリ | |
| JP2004220309A (ja) | マルチプロセッサシステム | |
| KR960013763B1 (ko) | 브이엠이버스와 시스템버스간의 인터럽트 처리장치 및 인터럽트 처리방법 | |
| JPH08339345A (ja) | 情報処理システム | |
| JPH08278939A (ja) | データ転送方法及びデータ転送装置 | |
| JPH0381833A (ja) | 演算処理装置 | |
| JPH05189311A (ja) | キャッシュメモリ・システム | |
| JPH02146660A (ja) | 情報処理装置 | |
| JPH05173949A (ja) | マイクロプロセッサ装置 | |
| JPH06259372A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPH09231163A (ja) | Ｉｏブリッジ | |
| JPH05143521A (ja) | 情報処理システムおよびそれを使用した入出力命令応答方式 | |
| JPS6257050A (ja) | 共有メモリ装置 | |
| JPS61110241A (ja) | マルチプロセツサ割り込み制御装置 | |
| JPH05173950A (ja) | バス獲得制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980616 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |