JPH09231163A

JPH09231163A - Ｉｏブリッジ

Info

Publication number: JPH09231163A
Application number: JP3450096A
Authority: JP
Inventors: Hiroyuki Eguchi; 裕之江口
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1996-02-22
Filing date: 1996-02-22
Publication date: 1997-09-05

Abstract

(57)【要約】【課題】ＩＯバスのスループットをより向上させる。【解決手段】ＩＯＣ６０―ｉ（ｉ＝０〜ｎ）からのデ
ータ転送要求に対しＩＯブリッジ５０は、要求されたデ
ータをＭＥＭ３０から読出して送出する。この場合、Ｉ
ＯＣのいずれかからデータ転送要求があったとき、その
ＩＯＣにその要求についての再試行命令を送出する。そ
して、この命令送出後に転送要求を行ったＩＯＣからの
転送要求をマスクする。この命令送出後に転送要求にか
かるデータを内部のバッファに準備しておき、準備が完
了したときにマスクを解除する。【効果】マスクされている期間においては、他の下位
装置からのライト転送要求を受付けることができる。ラ
イト転送を多用するシステムにおいては、リード転送に
よるバスの占有を削減でき、ＩＯバスのスループットを
向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＩＯ（Ｉｎｐｕｔ
Ｏｕｔｐｕｔ）ブリッジに関し、特にＣＰＵ（Ｃｅｎｔ
ｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）及びＭＥＭ
（ＭｅｍｏｒｙＵｎｉｔ）が接続されたシステムバスと
複数のＩＯＣ（ＩｎｐｕｔＯｕｔｐｕｔＣｏｎｔｒ
ｏｌｌｅｒ）が接続されたＩＯバスとの間に接続された
ＩＯブリッジに関する。

【０００２】

【従来の技術】通常、リード（ＲＥＡＤ）転送ではアド
レスを送出し、応答装置からのデータが返却されるま
で、バスは占有（インタロック）される。応答装置から
データの返却が遅れる装置においては、バスを一装置が
占有する状態となってしまうため、システムのスループ
ットを低下させてしまう。

【０００３】この問題点を解決するためのバス転送方式
としてスプリット（ＳＰＬＩＴ）転送方式（分割転送方
式）が知られている。このスプリット転送方式は、アド
レスを送出した時点でバスを解放することで、バスの占
有時間を低減し、スループットを向上させるものであ
る。

【０００４】このスプリット転送をサポートするシステ
ムにおいては、送出したアドレスと応答データとを関連
づけるために、夫々の装置に対応情報の管理テーブルを
設ける必要があり、複雑なハードウェアが必要となる。

【０００５】このように、ＩＯバスにスプリット転送を
採用することは、多数のＩＯＣにスプリット転送をサポ
ートするハードウェアを必要とすることから、非常に高
価なシステムになってしまう。このため、スプリット転
送をサポートするＩＯバス（Ｆｕｔｕｒｅｂｕｓ＋；Ｉ
ＥＥＥ８９６．１）も存在するものの、実際のシステム
に取り入れられた例は非常に少ない。

【０００６】ところで、特開平４―２６４６５４号公報
には、バス制御装置及び方法が記載されている。かかる
公報には、上位装置からの内部処理の指示に対し、正
常、異常又はリトライの応答を行い、指示に応じた処理
を低速又は高速に行う下位装置と、下位装置に対する指
示を行いリトライ応答があると、バスサイクルを終結さ
せてバスを解放した後、改めてバス調停により再度バス
サイクルを起動する上位装置とが接続された装置におけ
るバス制御が記載されている。

【０００７】この場合、指示があると、内部処理が未起
動の際に内部処理を開始し、内部処理が既起動の際にそ
の上位装置に対してリトライ応答を返し、リトライ保留
を指示する。そして、同一の上位装置からの指示がある
と、この装置に対して正常又は異常応答を作成して送出
し、かつリトライの促進を指示し、リトライ応答及びリ
トライ保留又は促進の指示に応じてリトライ実行及び待
機を行うのである。これにより、効率の良いバス制御を
実現できるのである。

【０００８】しかしながら、かかる制御方式は、上位装
置から下位装置に向かった場合のバス制御方式であり、
これを上述したシステムに取り入れることはできない。

【０００９】ところで、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ
ＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）バ
ス等のスプリット転送をサポートしないＩＯバスをスプ
リット転送をサポートしたシステムバスとブリッジする
ＩＯブリッジにおいては、ＩＯバスからの主記憶装置に
対するデータフェッチ等（下位装置から上位装置に対す
る転送）において、その主記憶装置のデータ応答期間
中、ＩＯバスが応答データ待ちのため占有されてしま
い、スループットが著しく低下するという問題点を抱え
ている。

【００１０】これを解決するために、リトライサイクル
を利用して主記憶装置に対するフェッチデータを準備す
る方法がある。これは、上記の公報とは転送方向は異な
るが方式としては同一である。

【００１１】これについて図５のフローチャートを参照
して説明する。同図には、ｎ＋１個のＩＯＣからのバス
獲得要求ＢＲＥＱ（ＢｕｓＲｅｑｕｅｓｔ）ｉ（ｉ＝
０〜ｎ）と、同ＩＯＣに対するバス獲得応答ＧＮＴ（Ｇ
ｒａｎｔ）ｉ（ｉ＝０〜ｎ）と、アドレス／データと、
フレーム信号ＦＲＡＭＥと、ライト（ＷＲＩＴＥ）又は
リードのコマンドと、データの準備が完了したことを示
すレディ信号ＲＥＡＤＹと、再試行の要求を示すリトラ
イ信号ＲＥＴＲＹとが示されている。これらの各信号は
ＩＯバス上の信号である。

【００１２】また、同図には、アドレス／データと、ラ
イト又はリードのコマンドと、応答信号（ＲＥＰＲＹ）
とが示されている。これらの各信号はシステムバス上の
信号である。

【００１３】なお、同図における各信号はローアクティ
ブであるものとする。

【００１４】同図に示されているように、ＩＯＣが出力
した主記憶装置に対するフェッチのアドレスを受領する
と、ＩＯブリッジはその時点でリトライ信号により、そ
の転送を一旦終了させる（ｔ１）。ＩＯブリッジは、こ
のフェッチアドレスにより主記憶装置に対するフェッチ
サイクルを実行し、応答データを準備する（ｔ２）。

【００１５】主記憶装置に対するフェッチを要求したＩ
ＯＣは、一定時間Ｔ待った後に再度主記憶装置に対する
フェッチを実行する（ｔ３）。ＩＯブリッジには、先ほ
どの転送によって、既にフェッチデータが準備されてい
る（ｔ４）。このため、ＩＯブリッジは、すぐに応答デ
ータを返却することができる（ｔ５）。

【００１６】この転送方式では、受け付けることができ
るリード転送要求は１つである。しかし、ライト転送は
同時に複数個受け付けることができるため（ｔ６）、Ｉ
Ｏバスのトータルスループットを向上させることができ
る。

【００１７】

【発明が解決しようとする課題】上述した図５のタイム
チャートにおいて、ＩＯＣ側からのリトライを行うタイ
ミングは、ＩＯＣ内部で予め設定されたリトライカウン
タに基づき、例えば１マイクロ秒後にリトライを繰返す
ように実現される。これには、ハードウェアで実現する
方法と、ＩＯＣ内のマイクロプロセッサに割込んで処理
を行う実現方法とがある。

【００１８】かかる場合、主記憶装置に対するフェッチ
データを最適な時間で確実に読取ることができず、スル
ープット向上の妨げになるという欠点があった。

【００１９】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はＩＯバスのス
ループットをより向上させることのできるＩＯブリッジ
を提供することである。

【００２０】

【課題を解決するための手段】本発明によるＩＯブリッ
ジは、複数の下位装置からのデータ転送要求に対して要
求されたデータを送出するＩＯブリッジであって、前記
複数の下位装置のいずれかの装置からデータ転送要求が
あったとき該装置にその要求についての再試行命令を送
出する再試行命令送出手段と、この命令送出後に前記転
送要求を行った下位装置からの転送要求をマスクするマ
スク手段と、前記命令送出後に前記転送要求にかかるデ
ータを準備するデータ準備手段と、この準備が完了した
ときに前記マスクを解除する手段とを含むことを特徴と
する。

【００２１】

【発明の実施の形態】本発明の作用は以下の通りであ
る。

【００２２】スプリット転送をサポートしたシステムバ
スとスプリット転送をサポートしないＩＯバスとを接続
するためのＩＯブリッジにおいて、複数の下位装置から
のデータ転送要求に対して要求されたデータを送出す
る。この場合、複数の下位装置のいずれかの装置からデ
ータ転送要求があったときその装置にその要求について
の再試行命令を送出する。そして、この命令送出後に転
送要求を行った下位装置からの転送要求をマスクする。
この命令送出後に転送要求にかかるデータをバッファに
準備しておく。この準備が完了したときにマスクを解除
する。マスクされている期間においては、他の下位装置
からのライト転送要求を受付けることができる。

【００２３】次に、本発明の実施例について図面を参照
して説明する。

【００２４】図１は本発明によるＩＯブリッジの一実施
例の構成を示すブロック図である。図において、本発明
の一実施例によるＩＯブリッジは、複数のＣＰＵ１０及
び２０並びにＭＥＭ３０が接続されたシステムバス４０
と、下位装置である複数のＩＯＣ６０―０、ＩＯＣ６０
―１、…及びＩＯＣ６０―ｎが接続されたＩＯバスとの
間に接続されている。そしてＩＯブリッジ５０がシステ
ムバス４０によって接続されている。

【００２５】ＩＯブリッジ配下にはＩＯバスを経由して
複数のＩＯＣ６０―０、ＩＯＣ６０―１、…及びＩＯＣ
６０―ｎが実装されている。システムバスには、リード
転送に対してスプリット転送機能がインプリメントされ
ているものとする。一方、ハードウェアを簡略化するた
めに、ＩＯバスにはスプリット転送機能がインプリメン
トされていないものとする。なお、複数のＣＰＵ１０及
び２０が設けられ、マルチＣＰＵ構成になっているの
は、ＩＯＣを共有することにより、コストパフォーマン
スを向上させるためである。

【００２６】かかる構成において、ＩＯＣ６０―０がシ
ステムバス上の主記憶装置装置３０にリード転送を要求
する場合、まずＩＯバスを獲得すべくバス獲得要求ＢＲ
ＥＱ０をＩＯブリッジ５０内のＩＯバス調停回路１００
に対して出力する。ＩＯバス調停回路１００は、任意の
調停アルゴリズムに基づき、調停を実行し、ＩＯＣ６０
―０に対してバス獲得応答ＧＮＴ０を出力する。ＩＯＣ
６０―０はバス使用権を獲得した後にバスに対してリー
ド要求を実行する。

【００２７】以上の動作について図２を参照して説明す
る。図２は図１のＩＯブリッジの動作を示すタイムチャ
ートであり、図５と同等部分は同一符号により示されて
いる。なお、同図における各信号はローアクティブであ
るものとする。

【００２８】ＩＯブリッジ内のスプリット制御部１１０
は、ＩＯバス獲得要求されたリード転送（ｔ０）を認識
すると、ＩＯバスに対してまずリード要求にすぐには答
えられないことを示すリトライ要求を出力する（ｔ
１）。それと同時にスプリット制御部１１０は、ＩＯＣ
６０―０のバス獲得要求ＢＲＥＱ０を抑止すべく、マス
ク信号（ｍａｓｋ）０をセットする（ｔ２）。

【００２９】以降、ＩＯＣ６０―０からのバス獲得要求
は、このマスク信号０がセットされていることにより
（ｔ３）、ＩＯバス調停回路１００には入力されない。
ＩＯブリッジは、スプリット制御部１１０により主記憶
装置装置へのリード転送の要求アドレスをシステムバス
に送出し（ｔ４）、応答データを待つ。

【００３０】主記憶装置装置からの応答データを受付け
ると（ｔ５）、そのデータをバッファに格納する。そし
て、スプリット制御部１１０はマスク信号０を解除し
（ｔ６）、ＩＯバス調停部１００に対してＩＯＣ６０―
０の調停を開始する。

【００３１】一方ＩＯＣ６０―０は、リトライ要求（ｔ
１）により、一旦はＩＯバスを解放するが再度要求ＢＲ
ＥＱ０をセットし、ＩＯバス獲得要求を続ける。しか
し、マスク信号０がセットされていることにより（ｔ
３）、ＩＯブリッジ５０内のＩＯバス調停回路１００に
てこの要求が受付けられないため、ＩＯＣ６０―０は待
たされ続ける。

【００３２】ＩＯバス調停回路１００による調停の結
果、ＩＯＣ６０―０が再度バス使用権を得ると（ｔ
７）、ＩＯＣ６０―０がバス獲得要求を行い、再度リー
ド転送要求を行う。すると、ＩＯブリッジ５０内のバッ
ファに既に準備されていた主記憶装置３０のデータがＩ
ＯＣ６０―０に送出される（ｔ８）。

【００３３】ＩＯブリッジ５０は、ＩＯＣ６０―０から
のスプリット転送中にも他のＩＯＣ６０―１からの主記
憶装置に対するライト転送を受付けることができる（ｔ
９）。このため、ライト転送を多用するシステムにおい
ては、リード転送によるバスの占有が削減され、ＩＯバ
スのスループットを向上させることができるのである。

【００３４】またスプリット制御部１１０は、ＩＯＣ６
０―ｎからのＩＯバス獲得要求されたリード転送（ｔ１
０、ｔ１２、ｔ１４）を認識すると、ＩＯバスに対し同
様にリトライ要求を出力する（ｔ１１、ｔ１３、ｔ１
５）。この場合も同様に、マスク信号ｎがセットされて
いることにより（ｔ１６）、ＩＯバス調停回路１００に
は入力されない。ＩＯブリッジは、スプリット制御部１
１０により主記憶装置装置へのリード転送の要求アドレ
スをシステムバスに送出し（ｔ１７）、応答データを待
つ。

【００３５】ここで、ＩＯバス調停回路１００の内部構
成について説明する。図３は、ＩＯバス調停回路１００
の内部構成例を示すブロック図であり、図１及び図２と
同等部分は同一符号により示されている。

【００３６】図に示されているＩＯバス調停回路１００
は、リクエスト信号ＲＥＱｎ側よりもリクエスト信号Ｒ
ＥＱ０側の方が優先度の高い調停を行う回路である。

【００３７】図中のＩＯバス調停回路１００は、各リク
エスト信号ＲＥＱ０〜ＲＥＱｎに対応して設けられたア
ンドゲート１２―０〜１２―ｎと、これら各アンドゲー
ト１２―０〜１２―ｎの出力に対応して設けられたフリ
ップフロップ（以下、Ｆ／Ｆと呼ぶ）１３―０〜１３―
ｎと、全てのＦ／Ｆ１３―０〜１３―ｎのイネーブル状
態を制御するためのＦ／Ｆ１４とを含んで構成されてい
る。なお、同図においては、各Ｆ／Ｆへのクロック入力
は省略されている。

【００３８】アンドゲート１２―１の反転入力端子に
は、対応するリクエスト信号ＲＥＱ１よりも優先度の高
いリクエスト信号ＲＥＱ０に対応するアンドゲート１２
―０の出力が入力されている。また、アンドゲート１２
―２の反転入力端子には、対応するリクエスト信号ＲＥ
Ｑ２よりも優先度の高いリクエスト信号ＲＥＱ０に対応
するアンドゲート１２―０及びリクエスト信号ＲＥＱ１
に対応するアンドゲート１２―１の出力が入力されてい
る。同様に、アンドゲート１２―ｎの反転入力端子に
は、対応するリクエスト信号ＲＥＱ２よりも優先度の高
いリクエスト信号ＲＥＱ０〜ＲＥＱ（ｎ−１）に対応す
るアンドゲート１２―０〜１２―（ｎ−１）の出力が入
力されている。つまり、あるリクエスト信号が入力され
ている場合、そのリクエスト信号よりも優先度の低いリ
クエスト信号は、夫々対応するアンドゲートによって抑
止され、対応するＦ／Ｆに入力されない。これにより、
リクエスト信号ＲＥＱ０〜ＲＥＱｎの調停が行われるの
である。

【００３９】各アンドゲート１２―０〜１２―ｎの出力
は、対応するＦ／Ｆ１３―０〜１３―ｎに入力されて保
持される。これらＦ／Ｆ１３―０〜１３―ｎの保持出力
は、ＧＮＴ０〜ＧＮＴｎとして対応するＩＯＣ６０―０
〜６０―ｎに入力されると共にスプリット制御部１１０
に入力される。

【００４０】Ｆ／Ｆ１３―０〜１３―ｎには夫々イネー
ブル端子Ｅが設けられており、全イネーブル端子Ｅには
Ｆ／Ｆ１４の反転Ｑ出力が入力されている。このＦ／Ｆ
１４はＲＳ型のＦ／Ｆであり、そのセット端子には上述
したフレーム信号ＦＲＡＭＥが、またリセット端子には
レディ信号ＲＥＡＤＹが入力されている。

【００４１】したがって、フレーム信号ＦＲＡＭＥが入
力されてＦ／Ｆ１４がセット状態になると、Ｆ／Ｆ１４
の反転Ｑ出力はローレベルになる。これにより、Ｆ／Ｆ
１３―０〜１３―ｎはディセーブル状態となる。また、
レディ信号ＲＥＡＤＹが入力されてＦ／Ｆ１４がリセッ
ト状態になると、Ｆ／Ｆ１４の反転Ｑ出力はハイレベル
になる。これにより、Ｆ／Ｆ１３―０〜１３―ｎはイネ
ーブル状態となり、対応するアンドゲートの出力を保持
できる状態になる。つまり、Ｆ／Ｆ１４の出力はバスビ
ジー信号ＢＳＹ（ローアクティブ）となるのである。

【００４２】次に、スプリット制御部１１０及び要求マ
スク回路９０の内部構成について説明する。図４は図１
中のスプリット制御部１１０及び要求マスク回路９０の
内部構成例を示すブロック図であり、図１及び図２並び
に図３と同等部分は同一符号により示されている。

【００４３】図において、要求マスク回路９０は、各バ
ス獲得要求ＢＲＥＱ０〜ＢＲＥＱｎに対応して設けられ
たマスク回路９０―０〜９０―ｎを含んで構成されてい
る。各マスク回路９０―ｉ（ｉ＝０〜ｎ）は、反転回路
９０―ｉ１（ｉ＝０〜ｎ）と、その反転回路９０―ｉ１
の出力及び対応するバス獲得要求ＢＲＥＱｉ（ｉ＝０〜
ｎ）を入力とするアンドゲート９０―ｉ２（ｉ＝０〜
ｎ）とを含んで構成されており、アンドゲート９０―ｉ
２の出力がＩＯバス調停回路１００へのリクエスト信号
ＲＥＱｉ（ｉ＝０〜ｎ）となる。

【００４４】一方、スプリット制御部１１０は、バス獲
得応答ＧＮＴｉ（ｉ＝０〜ｎ）とリード信号ＲＥＡＤと
の論理積信号であるＧＮＴｉ＊ＲＥＡＤをセット入力Ｓ
とし、かつ出力Ｑをマスク信号として反転回路９０―ｉ
１に与えるＦ／Ｆ１１―ｉ（ｉ＝０〜ｎ）を含んで構成
されている。なお、Ｆ／Ｆ１１―ｉのリセット入力Ｒに
はリード転送応答信号が入力されている。

【００４５】また、スプリット制御部１１０は、システ
ムバスに対して送出するアドレスを保持するアドレスレ
ジスタ８０と、システムバスから受けとったデータを順
に保持するデータバッファ７０とを含んで構成されてい
る。

【００４６】データバッファ７０には準備されたデータ
が保持され、そのデータは順にＩＯバス８５に出力され
る。なお、このデータバッファ７０は、先入れ先出し構
成にすれば良い。

【００４７】かかる構成において、バス獲得応答信号Ｇ
ＮＴｉとリード信号ＲＥＡＤとが共に有効になっている
場合に限り、Ｆ／Ｆ１１―ｉがセット状態になる。これ
により、Ｆ／Ｆ１１―ｉの出力Ｑがマスク信号ｉ（ｉ＝
０〜ｎ）として各マスク回路９０―ｉに入力される。こ
のマスク信号ｉが入力されている間は、反転回路９０―
ｉ１及びアンドゲート９０―ｉ２によってバス獲得要求
信号ＢＲＥＱｉが抑止される。したがって、この抑止さ
れている間は、ＩＯバス調停回路１００へリクエスト信
号ＲＥＱｉが入力されない。よって、この抑止されてい
る間は他のＩＯＣからの主記憶装置に対するライト転送
を受付けることができ、ライト転送を多用するシステム
においては、リード転送によるバスの占有が削減され、
ＩＯバスのスループットを向上させることができるので
ある。

【００４８】これら図３及び図４を参照し本ＩＯブリッ
ジの動作についてさらに説明する。

【００４９】ＩＯバス８５配下のＩＯＣがリード要求を
送出すると、ＩＯブリッジはＩＯバスに対し、この転送
をリトライサイクルとすべく、リード要求を発行したＩ
ＯＣに対してリトライ要求信号を送出する。このリトラ
イ要求を受取ったＩＯＣは、一旦バスを解放する。ＩＯ
ブリッジは、リトライ要求を発行したＩＯＣからのバス
獲得要求信号をマスクすべく、Ｆ／Ｆ１１―ｉ（ｉ＝０
〜ｎ）をセット状態にする。ＩＯＣはリトライサイクル
でバス転送が終結したことを受けて、再度バス獲得要求
信号を出力するが、この要求はＩＯブリッジ内のマスク
回路９０で抑止され、動作が保留されるのである。

【００５０】ＩＯブリッジは、リード要求のアドレスに
要求ＩＯＣ番号を保持してシステムバス４０にバス要求
を行う。システムバス４０からリード要求が返ってくる
と、ＩＯブリッジは、Ｆ／Ｆ１１―ｉをリセット状態に
し、ＩＯＣからのバス要求を受付ける。ＩＯＣは再度リ
ード要求を発行するが、既に応答データがＩＯブリッジ
内のバッファ７０に存在するため、高速にデータの返却
を行うことができるのである。

【００５１】要するに本ＩＯブリッジは、リード要求に
対してリトライ応答を行う機能と、リトライ時にＩＯブ
リッジ内のバス調停回路に対するバス獲得要求をマスク
する機能とを設けているので、主記憶装置に対するフェ
ッチデータを読取る時間を短縮でき、かつＩＯＣからの
スプリット転送中にも他のＩＯＣからの主記憶装置に対
するライト転送を受付けることができるのである。よっ
て、ライト転送を多用するシステムにおいては、リード
転送によるバスの占有を削減でき、ＩＯバスのスループ
ットを向上させることができるのである。

【００５２】請求項の記載に関連して本発明は更に次の
態様をとりうる。

【００５３】（１）前記制御手段は、前記ゲート回路を
信号抑止状態に制御する信号を保持するフリップフロッ
プを含むことを特徴とする請求項２記載のＩＯブリッ
ジ。

【００５４】（２）前記読出手段は、前記転送要求にか
かるデータをスプリット転送によって読出すことを特徴
とする請求項３記載のＩＯブリッジ。

【００５５】

【発明の効果】以上説明したように本発明は、リード要
求に対してリトライ応答を行い、これに対するリトライ
時にバス獲得要求をマスクすることにより、あるＩＯＣ
からのスプリット転送中にも他のＩＯＣからのライト転
送を受付けることができるという効果がある。このた
め、ライト転送を多用するシステムにおいては、リード
転送によるバスの占有を削減でき、ＩＯバスのスループ
ットを向上させることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例によるＩＯブリッジの構成を示
すブロック図である。

【図２】図１のＩＯブリッジの動作を示すタイムチャー
トである。

【図３】図１中のＩＯバス調停回路の内部構成例を示す
ブロック図である。

【図４】図１中のスプリット制御部及び要求マスク回路
の内部構成例を示すブロック図である。

【図５】従来のＩＯブリッジの動作を示すタイムチャー
トである。

【符号の説明】

１０、２０ＣＰＵ３０ＭＥＭ４０システムバス５０ＩＯブリッジ６０―０〜６０―ｎＩＯＣ８５ＩＯバス９０要求マスク回路１００ＩＯバス調停回路１１０スプリット制御部

Claims

【特許請求の範囲】

【請求項１】複数の下位装置からのデータ転送要求に
対して要求されたデータを送出するＩＯブリッジであっ
て、前記複数の下位装置のいずれかの装置からデータ転
送要求があったとき該装置にその要求についての再試行
命令を送出する再試行命令送出手段と、この命令送出後
に前記転送要求を行った下位装置からの転送要求をマス
クするマスク手段と、前記命令送出後に前記転送要求に
かかるデータを準備するデータ準備手段と、この準備が
完了したときに前記マスクを解除する手段とを含むこと
を特徴とするＩＯブリッジ。
【請求項２】前記マスク手段は、前記複数の下位装置
からの前記データ転送要求の信号線に挿入されるゲート
回路と、このゲート回路を信号抑止状態に制御する制御
手段とを含むことを特徴とする請求項１記載のＩＯブリ
ッジ。
【請求項３】前記データ準備手段は、前記転送要求に
かかるデータを主記憶装置から読出す読出手段と、この
読出したデータを保持するバッファとを含むことを特徴
とする請求項１又は２記載のＩＯブリッジ。