JPS62280948A - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JPS62280948A JPS62280948A JP61124236A JP12423686A JPS62280948A JP S62280948 A JPS62280948 A JP S62280948A JP 61124236 A JP61124236 A JP 61124236A JP 12423686 A JP12423686 A JP 12423686A JP S62280948 A JPS62280948 A JP S62280948A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- signal
- request signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 240000002853 Nelumbo nucifera Species 0.000 description 6
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 6
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、いわゆるディジーチェーンによるハス調停方
式に関し、特に、ハスを使用する優先度をソフトウェア
で変化できるようにしたハス調停方式に関する。
式に関し、特に、ハスを使用する優先度をソフトウェア
で変化できるようにしたハス調停方式に関する。
バス調停方式として従来から、ハス使用許可信号ライン
がディジーチェーンであるハス調停方式が使用されてい
る。この例を第４図に示す。図において、１はバスの使
用をどのモジュールに認めるかを決定するバス調停回路
であり、２はバスであり、３は各モジュールがバスの使
用を要求するリクエスト信号ラインでありリクエスト信
号＊ＲＱを転送する。４はバス使用許可信号ラインであ
り、バス調停回路１がハスの使用を各モジュールに許可
するバス使用許可信号＊ＢＧを転送する。
がディジーチェーンであるハス調停方式が使用されてい
る。この例を第４図に示す。図において、１はバスの使
用をどのモジュールに認めるかを決定するバス調停回路
であり、２はバスであり、３は各モジュールがバスの使
用を要求するリクエスト信号ラインでありリクエスト信
号＊ＲＱを転送する。４はバス使用許可信号ラインであ
り、バス調停回路１がハスの使用を各モジュールに許可
するバス使用許可信号＊ＢＧを転送する。
１０．２０．３０はバスを共用している各モジュールで
ある。（本明細書では信号として有効になるときに論理
“０”になる信号は信号名称のアルファべ、トの先頭に
“＊”印を付す。）第４図において、各モジュールのう
ち一つがバス使用のリクエスト信号＊ＲＱを出すとバス
調停回路１はバスが使用されていなければバス使用許可
信号＊ＢＧをライン４に出す。各モジュールはこのバス
使用許可信号＊ＢＧを受は自分がリクエスト信号＊ＲＱ
を出した場合はバスを専有し、自分がリクエスト信号＊
ＲＱを出していないときは次のモジュールにバス使用許
可信号＊ＢＧを転送する。
ある。（本明細書では信号として有効になるときに論理
“０”になる信号は信号名称のアルファべ、トの先頭に
“＊”印を付す。）第４図において、各モジュールのう
ち一つがバス使用のリクエスト信号＊ＲＱを出すとバス
調停回路１はバスが使用されていなければバス使用許可
信号＊ＢＧをライン４に出す。各モジュールはこのバス
使用許可信号＊ＢＧを受は自分がリクエスト信号＊ＲＱ
を出した場合はバスを専有し、自分がリクエスト信号＊
ＲＱを出していないときは次のモジュールにバス使用許
可信号＊ＢＧを転送する。
しかし、従来の方式では第２図に示すモジュール１０．
２０．３０のうち、同時にリクエスト信号＊ＲＱを出す
と、バス使用許可信号ラインがディジーチェーンになっ
ているので、左に近いものほどバスを使用する優先度が
高くなり、右に行く程優先度が低くなり、ハードウェア
の構成でバスを使用する優先度が決まってしまい、必ず
しも優先度の高いタスクを処理しているモジュールが優
先的にハスを使用出来ないという問題点があった本発明
は上記問題点を解決し、各モジュールが処理しているタ
スクの優先度に応じてバスを優先的に使用できるバス調
停方式を提供することにある。
２０．３０のうち、同時にリクエスト信号＊ＲＱを出す
と、バス使用許可信号ラインがディジーチェーンになっ
ているので、左に近いものほどバスを使用する優先度が
高くなり、右に行く程優先度が低くなり、ハードウェア
の構成でバスを使用する優先度が決まってしまい、必ず
しも優先度の高いタスクを処理しているモジュールが優
先的にハスを使用出来ないという問題点があった本発明
は上記問題点を解決し、各モジュールが処理しているタ
スクの優先度に応じてバスを優先的に使用できるバス調
停方式を提供することにある。
本発明では上記問題点を解決するために、複数のモジュ
ールと、該モジュールが共有するバスと、バス調停回路
と、ハス使用許可信号ラインと、ディジーチェーンによ
るバス使用許可信号ラインを有するバス調停方式におい
て、他のモジュールからリクエスト信号が出ているとき
に、重ねてリクエスト信号を出すかどうかを判別する重
複要求判別手段と、 前記ハスの使用権を得て、前記バスを使用後に直ちに前
記ハスの使用権を放棄するか、引き続き前記バスの使用
権を継続するかを判別する使用継続判別手段と、 を有することを特徴とするバス調停方式が、提供される
。
ールと、該モジュールが共有するバスと、バス調停回路
と、ハス使用許可信号ラインと、ディジーチェーンによ
るバス使用許可信号ラインを有するバス調停方式におい
て、他のモジュールからリクエスト信号が出ているとき
に、重ねてリクエスト信号を出すかどうかを判別する重
複要求判別手段と、 前記ハスの使用権を得て、前記バスを使用後に直ちに前
記ハスの使用権を放棄するか、引き続き前記バスの使用
権を継続するかを判別する使用継続判別手段と、 を有することを特徴とするバス調停方式が、提供される
。
優先度の低いタスクを処理しているモジュールは他のモ
ジュールからリクエスト信号が出ている時はリクエスト
信号を出すのを抑制し、優先度の高いタスクを処理して
いるモジュールにバスの使用権を譲する。逆に、優先度
の高いタスクの処理をしている時は他のモジュールから
リクエスト信号が出ていてもリクエスト信号を出し、積
掻的にバスの使用権を獲得する。
ジュールからリクエスト信号が出ている時はリクエスト
信号を出すのを抑制し、優先度の高いタスクを処理して
いるモジュールにバスの使用権を譲する。逆に、優先度
の高いタスクの処理をしている時は他のモジュールから
リクエスト信号が出ていてもリクエスト信号を出し、積
掻的にバスの使用権を獲得する。
又、バスの使用権を得ているモジュールは優先度の高い
タスクの処理をしている時は、バスの使用が終了しても
直ちにバスを放棄せずバスを確保しておく。逆に、優先
度の低いタスクを処理している時はバスの使用が終了し
たら直ちにバスを放棄して、優先度の高いタスクを処理
しているモジュールにバスを明は渡す。
タスクの処理をしている時は、バスの使用が終了しても
直ちにバスを放棄せずバスを確保しておく。逆に、優先
度の低いタスクを処理している時はバスの使用が終了し
たら直ちにバスを放棄して、優先度の高いタスクを処理
しているモジュールにバスを明は渡す。
以下本発明の一実施例を図面に基すいて説明する。
第１図に本発明の一実施例のブロック図を示す。図にお
いて、１はバスの使用をどのモジュールに認めるかを決
定するバス調停回路であり、２はバスであり、３は各モ
ジュールがバスの使用を要求するリクエスト信号ライン
でありリクエスト信号＊ＲＱを転送する。（本明細書で
は先に述べたように、信号として有効になるときに論理
“０”になる信号には信号名称のアルファベットの先頭
に“＊”印を付す、）４はバス使用許可信号ラインであ
り、バス調停回路１がバスの使用を各モジュールに許可
するバス使用許可信号＊ＢＧを転送する。５はバス使用
中信号＊ＢＢＳＹを転送するハス使用中信号ラインであ
る。１０．２０．３０はバスを共用している各モジュー
ルである。各モジュールは必ずしも同一の構成ではない
が、それぞれ、少なくともＣＰＵＩ １．２１．３１、
バス制御回路（ＢＣ）１２．２２．３２を有している。
いて、１はバスの使用をどのモジュールに認めるかを決
定するバス調停回路であり、２はバスであり、３は各モ
ジュールがバスの使用を要求するリクエスト信号ライン
でありリクエスト信号＊ＲＱを転送する。（本明細書で
は先に述べたように、信号として有効になるときに論理
“０”になる信号には信号名称のアルファベットの先頭
に“＊”印を付す、）４はバス使用許可信号ラインであ
り、バス調停回路１がバスの使用を各モジュールに許可
するバス使用許可信号＊ＢＧを転送する。５はバス使用
中信号＊ＢＢＳＹを転送するハス使用中信号ラインであ
る。１０．２０．３０はバスを共用している各モジュー
ルである。各モジュールは必ずしも同一の構成ではない
が、それぞれ、少なくともＣＰＵＩ １．２１．３１、
バス制御回路（ＢＣ）１２．２２．３２を有している。
各モジュールのバス制御に関する動作は共通であるので
、モジュール１０について述べる。
、モジュール１０について述べる。
ＣＰＵＩＩは図示していないが、そのなかにＲＯＭ及び
ＲＡＭを有している。そして、バス制御回路１２に対し
て、バス要求信号＊ＩＲＱ、及びバスを制御するための
条件である出力Ｄｏ１、ＤＯ２を出力する。バス制御回
路１２はＣＰＵＩ １からのバス要求信号及び出力Ｄ０
１、ＤＯ２にもとずいてバスの要求、使用権の確保、バ
ス使用権の放棄等の制御を行う。
ＲＡＭを有している。そして、バス制御回路１２に対し
て、バス要求信号＊ＩＲＱ、及びバスを制御するための
条件である出力Ｄｏ１、ＤＯ２を出力する。バス制御回
路１２はＣＰＵＩ １からのバス要求信号及び出力Ｄ０
１、ＤＯ２にもとずいてバスの要求、使用権の確保、バ
ス使用権の放棄等の制御を行う。
次に、バス制御回路１２の詳細について説明し、あわせ
てバスの制御について述べる。尚、バス制御回路２２．
３２も同様の回路構成である。
てバスの制御について述べる。尚、バス制御回路２２．
３２も同様の回路構成である。
第２図にバス制御回路１２の回路図を示す。
図において、各回路の記号は以下の通りであるＡＣＩ〜
ＡＧ５ ＡＮＤ回路 ＮＧＩ〜ＮＧ２ ＮＡＮＤ回路 Ｎ０ＧＩ ＮＯＲ回路 ＩＶＩ〜ＩＶ５ ＮＯＴ回路 ＦＦ１〜ＦＦ５ フリップフロップ又、各信号
は以下の通りである。
ＡＧ５ ＡＮＤ回路 ＮＧＩ〜ＮＧ２ ＮＡＮＤ回路 Ｎ０ＧＩ ＮＯＲ回路 ＩＶＩ〜ＩＶ５ ＮＯＴ回路 ＦＦ１〜ＦＦ５ フリップフロップ又、各信号
は以下の通りである。
信号ＩＲＱはＣＰＵＩ １からのリクエスト信号であり
、この信号を受けて、ハス制御回路１２はリクエスト信
号を出すか否かを判断する。
、この信号を受けて、ハス制御回路１２はリクエスト信
号を出すか否かを判断する。
信号ＤｏｔはＣＰＵＩＩからのＤｏ倍信号論理“１″の
ときは、他のモジュールがらりクエスト信号が出ている
ときは内部のＣＰＵＩＬがらリクエスト信号ＩＲＱが出
ていても外部にはリクエスト信号＊ＲＱを出力しない。
ときは、他のモジュールがらりクエスト信号が出ている
ときは内部のＣＰＵＩＬがらリクエスト信号ＩＲＱが出
ていても外部にはリクエスト信号＊ＲＱを出力しない。
逆に“０”のときは他のモジュールがリクエスト信号＊
ＲＱを出していても内部のＣＰＵＩＩからのリクエスト
信号ＩＲＱが出ていれば、リクエスト信号＊ＲＱを出力
する。
ＲＱを出していても内部のＣＰＵＩＩからのリクエスト
信号ＩＲＱが出ていれば、リクエスト信号＊ＲＱを出力
する。
信号＊ＢＧはバス使用許可信号であり、バス調停回路１
からの出力信号であり、モジュール１０がリクエスト信
号＊ＲＱを出力しているときにこの信号がくると、バス
の使用権を原則として得ることが出来る。逆に、モジュ
ール１０が自分で、リクエスト信号＊ＲＱを出力してい
ないときは、他のモジュールからハスの使用を要求して
いるのでそのまま次のモジュールへ出力する。
からの出力信号であり、モジュール１０がリクエスト信
号＊ＲＱを出力しているときにこの信号がくると、バス
の使用権を原則として得ることが出来る。逆に、モジュ
ール１０が自分で、リクエスト信号＊ＲＱを出力してい
ないときは、他のモジュールからハスの使用を要求して
いるのでそのまま次のモジュールへ出力する。
信号ＤＯ２はＣＰＵＩ １からのＤＯであり、それが論
理“１″のとはきは、モジュール１０がバスの使用をし
ており、その使用が終わっても、他のモジュールからの
リクエスト信号＊ＲＱがない限り、バスの専有を放さず
バスの使用権を確保する。このＤｏが“０″のときは、
バスの使用が終わったら直ちにバスの使用権を放棄して
他のモジュールにバスの使用権を与える。
理“１″のとはきは、モジュール１０がバスの使用をし
ており、その使用が終わっても、他のモジュールからの
リクエスト信号＊ＲＱがない限り、バスの専有を放さず
バスの使用権を確保する。このＤｏが“０″のときは、
バスの使用が終わったら直ちにバスの使用権を放棄して
他のモジュールにバスの使用権を与える。
信号＊ＲＱはリクエスト信号であり、リクエスト信号ラ
イン３を経由してバス調停回路１へ出力される。
イン３を経由してバス調停回路１へ出力される。
信号＊ＢＧはバス許可信号であり、モジュール１０でバ
スを使用しないときは、次のモジュールへ信号が転送さ
れる。
スを使用しないときは、次のモジュールへ信号が転送さ
れる。
信号＊ＢＢＳＹはバス使用中信号であり、モジュール１
０でバスを使用しているときはこのイ言分を出力する。
０でバスを使用しているときはこのイ言分を出力する。
次にバス制御回路の動作について述べる。
ＣＰＵＩＩからリクエスト信号ＩＲＱが出る。
ＣＰＵＩＩからの信号ＤＯＩが“１”のときは他のモジ
ュールからリクエスト信号＊ＲＱが出ていれば、モジュ
ール１０はバスを使用しない。従って、他のモジュール
からリクエスト信号＊ＲＱが出ていれば、出力＊ＲＱは
共通パスライン形式になっているので“０”となり、Ｎ
ＧＩの出力は“０″となり、ＦＦＩはセットされず、Ｃ
ＰＵＩ １からのリクエスト信号ＩＲＱが出ても外部に
はリクエスト信号＊ＲＱを出力しないし、ハスの使用も
しない。逆に、出力信号Ｄ０１が“０”のときは、リク
エスト信号ＩＲＱが出力されると、たとえ、他のモジュ
ールからのリクエスト信号＊ＲＱが出力されていてリク
エスト信号＊ＲＱが“０”であっても、ＮＧＩの出力は
１であり、ＣＰＵ１１からの出力が１になれば、ＦＦＩ
はセントとされて、モジュール１０はバスの使用権を得
ようとする。
ュールからリクエスト信号＊ＲＱが出ていれば、モジュ
ール１０はバスを使用しない。従って、他のモジュール
からリクエスト信号＊ＲＱが出ていれば、出力＊ＲＱは
共通パスライン形式になっているので“０”となり、Ｎ
ＧＩの出力は“０″となり、ＦＦＩはセットされず、Ｃ
ＰＵＩ １からのリクエスト信号ＩＲＱが出ても外部に
はリクエスト信号＊ＲＱを出力しないし、ハスの使用も
しない。逆に、出力信号Ｄ０１が“０”のときは、リク
エスト信号ＩＲＱが出力されると、たとえ、他のモジュ
ールからのリクエスト信号＊ＲＱが出力されていてリク
エスト信号＊ＲＱが“０”であっても、ＮＧＩの出力は
１であり、ＣＰＵ１１からの出力が１になれば、ＦＦＩ
はセントとされて、モジュール１０はバスの使用権を得
ようとする。
次に、バス使用許可信号＊ＢＧがバス調停回路１から出
力された場合について述べる。
力された場合について述べる。
図において、ＩＶ３、ＦＦ２、ＦＦ３、ＡＣ３は立下が
り検出回路１３を構成している。部ち、バス使用許可信
号＊ＢＧが“Ｏ”になると、ＡＣ３の出力は“ｌ゛にな
る。このときモジュール１０がバスの使用権を得ようと
しているときは、ＦＦ１が“１”にセットされており、
ＡＣ４の出力は′１”となり、ＦＦ５がセットされ、バ
ス使用中信号＊ＢＢＳＹが０”となり、バス調停回路１
にバスを専有したことを通報し、バスの使用権を確保す
る。逆に、バス使用許可信号＊ＢＧの立ち下がり時にＡ
Ｃ３が“ｌ”になっても、ＦＦＩがセ・ツトされていな
ければ、ＡＣ３の出力は１”にならず、ＡＣ３の出力が
“１”になり、ＦＦ４がセントされる。ＦＦ４がセント
されるとバス使用許可信号＊ＢＧの入力はＦＦ２、ＦＦ
３を経由して、ＮＧ２の出力を０”にしてバス使用許可
信号＊ＢＧは次のモジュールへ転送され、モジュール１
０はバスの使用権を確保しない。
り検出回路１３を構成している。部ち、バス使用許可信
号＊ＢＧが“Ｏ”になると、ＡＣ３の出力は“ｌ゛にな
る。このときモジュール１０がバスの使用権を得ようと
しているときは、ＦＦ１が“１”にセットされており、
ＡＣ４の出力は′１”となり、ＦＦ５がセットされ、バ
ス使用中信号＊ＢＢＳＹが０”となり、バス調停回路１
にバスを専有したことを通報し、バスの使用権を確保す
る。逆に、バス使用許可信号＊ＢＧの立ち下がり時にＡ
Ｃ３が“ｌ”になっても、ＦＦＩがセ・ツトされていな
ければ、ＡＣ３の出力は１”にならず、ＡＣ３の出力が
“１”になり、ＦＦ４がセントされる。ＦＦ４がセント
されるとバス使用許可信号＊ＢＧの入力はＦＦ２、ＦＦ
３を経由して、ＮＧ２の出力を０”にしてバス使用許可
信号＊ＢＧは次のモジュールへ転送され、モジュール１
０はバスの使用権を確保しない。
次に、ＣＰＵＩ １からの信号ＤＯ２の機能について述
べる。ＤＯ２が“１”のときは、モジュール１０がバス
の使用を終了しても、他のモジュールからのリクエスト
信号＊ＲＱが無、いかぎりバスを専有して次にバスを直
ちに使用できる状態を確保しようとする。即ち、ＣＰＵ
ＩＩがバスの使用を終了し、リクエスト信号ＩＲＱが“
Ｏ”になってもＩＶ４の出力は“０ゝであり、リクエス
ト信号＊ＲＱがＯ”即ち、ＩＶ２の出力が“１″になら
ない限り、Ｎ０ＯＬの出力は１″であり、ＡＣ３の出力
は“０”であり、ＦＦ５はリセットされず、バスの使用
権が確保されている。従って、次ぎにＣＰＵＩ １がバ
スを使用しようとすると、バス調停回路１との間でやり
とりをせず直ちにバスを使用することができる。
べる。ＤＯ２が“１”のときは、モジュール１０がバス
の使用を終了しても、他のモジュールからのリクエスト
信号＊ＲＱが無、いかぎりバスを専有して次にバスを直
ちに使用できる状態を確保しようとする。即ち、ＣＰＵ
ＩＩがバスの使用を終了し、リクエスト信号ＩＲＱが“
Ｏ”になってもＩＶ４の出力は“０ゝであり、リクエス
ト信号＊ＲＱがＯ”即ち、ＩＶ２の出力が“１″になら
ない限り、Ｎ０ＯＬの出力は１″であり、ＡＣ３の出力
は“０”であり、ＦＦ５はリセットされず、バスの使用
権が確保されている。従って、次ぎにＣＰＵＩ １がバ
スを使用しようとすると、バス調停回路１との間でやり
とりをせず直ちにバスを使用することができる。
逆に、ＤＯ２が“Ｏ”のときはＩＶ４の出力は１″であ
り、Ｎ０Ｇ１の出力は“０″となり、バスの使用が終了
しＣＰＵＩ １からのリクエスト信号ＩＲＱが“Ｏ”に
なると、ＡＣ３の出力は“１”となり、ＦＦ５はリセッ
トされ、バス使用中信号＊ＢＢＳＹは１″となって、バ
スは他のモジュールに開放される。
り、Ｎ０Ｇ１の出力は“０″となり、バスの使用が終了
しＣＰＵＩ １からのリクエスト信号ＩＲＱが“Ｏ”に
なると、ＡＣ３の出力は“１”となり、ＦＦ５はリセッ
トされ、バス使用中信号＊ＢＢＳＹは１″となって、バ
スは他のモジュールに開放される。
次に、一連の動作をタイムチャート図に従って述べる。
第３図にバス制御のタイムチャート図を示す。図におい
て、＊■ＲＱはモジュール内のＣＰＵＬＩから出される
リクエスト信号であり、＊ＲＱはモジュールからのリク
エスト信号であり、＊ＢＧはバス使用許可信号であり、
＊ＢＢＳＹはバス使用中信号であり、ＢＵＳはモジュー
ル１０のバスの使用状況を表す。これらの信号は第２図
で述べたものと同一の記号を用いている。
て、＊■ＲＱはモジュール内のＣＰＵＬＩから出される
リクエスト信号であり、＊ＲＱはモジュールからのリク
エスト信号であり、＊ＢＧはバス使用許可信号であり、
＊ＢＢＳＹはバス使用中信号であり、ＢＵＳはモジュー
ル１０のバスの使用状況を表す。これらの信号は第２図
で述べたものと同一の記号を用いている。
ｃｐｕｉｔからリクエスト信号ＩＲＱが出て、信号Ｄｏ
ｔが“０”であれば、他のモジュールのリクエスト信号
＊ＲＱの条件に関係な（、リクエスト信号＊ＲＱを出力
する。
ｔが“０”であれば、他のモジュールのリクエスト信号
＊ＲＱの条件に関係な（、リクエスト信号＊ＲＱを出力
する。
リクエスト信号＊ＲＱがバス調停回路１に出力されると
、バス調停回路１は他のモジュールがバスを使用してい
なければ、バス使用許可信号＊ＢＧを出力する。
、バス調停回路１は他のモジュールがバスを使用してい
なければ、バス使用許可信号＊ＢＧを出力する。
バス使用許可信号＊ＢＧがモジュール１０に入力される
とモジュール１０はバスの使用権を得て、バス使用中信
号＊ＢＢＳＹを出力する。
とモジュール１０はバスの使用権を得て、バス使用中信
号＊ＢＢＳＹを出力する。
ハス使用中信号＊ＢＢＳＹが出力されると、バスがモジ
ュール１０に確保されたことがバス調停回路１及び他の
モジュール２０．３０等に通報される。
ュール１０に確保されたことがバス調停回路１及び他の
モジュール２０．３０等に通報される。
モジュール１０がバスの使用を終了すると、Ｄ０２の出
力が“１“であればバスの使用権を放棄せず他のモジュ
ールからのリクエスト信号＊ＲＱが無い限り、ハスはモ
ジュール１０に確保され、次にＣＰＵＩ １からリクエ
スト信号ＩＲＱが出力されると、直ちにバスを使用する
ことができる。
力が“１“であればバスの使用権を放棄せず他のモジュ
ールからのリクエスト信号＊ＲＱが無い限り、ハスはモ
ジュール１０に確保され、次にＣＰＵＩ １からリクエ
スト信号ＩＲＱが出力されると、直ちにバスを使用する
ことができる。
逆に、ＤＯ２の出力が“０”のときは、モジュール１０
がバスの使用を終了すると、直ちに、バスは開放される
。これは図において、点線で表されているような状態に
なり、次のリクエスト信号ＩＲＱが出る迄に他のモジュ
ールからのリクエスト信号＊ＲＱがあると、バスの使用
は他のモジュールに与えられ、モジュール１０は直ちに
バスを使用することは出来ない。
がバスの使用を終了すると、直ちに、バスは開放される
。これは図において、点線で表されているような状態に
なり、次のリクエスト信号ＩＲＱが出る迄に他のモジュ
ールからのリクエスト信号＊ＲＱがあると、バスの使用
は他のモジュールに与えられ、モジュール１０は直ちに
バスを使用することは出来ない。
このようにして、バス使用を他のモジュールと競合して
もリフニス）信号＊ＲＱを出すか、又は、バスを一旦使
用した後バスの使用権を放棄するか否かを制御すること
により、処理するタスクに応じて優先度を変化させるこ
とにより、ソフトウェアの処理の効率化を図ることがで
きる。
もリフニス）信号＊ＲＱを出すか、又は、バスを一旦使
用した後バスの使用権を放棄するか否かを制御すること
により、処理するタスクに応じて優先度を変化させるこ
とにより、ソフトウェアの処理の効率化を図ることがで
きる。
以上の説明ではモジュールは３個で説明したが勿論この
数に制限されるものでは無い。
数に制限されるものでは無い。
本発明は以上説明したように、各モジュール毎に重複要
求判別手段と使用′４＠続判別手段を設けたので、それ
ぞれ処理しているタスクの優先度に応じて各モジュール
がバスを優先的に使用できるので、ソフトウェア処理の
効率化を図ることができる。
求判別手段と使用′４＠続判別手段を設けたので、それ
ぞれ処理しているタスクの優先度に応じて各モジュール
がバスを優先的に使用できるので、ソフトウェア処理の
効率化を図ることができる。
第１図は本発明の一実施例のブロック図、第２図は第１
図のバス制御回路の回路図、第３図は本発明の一実施例
のフローチャート図第４図は従来のディジーチェーンに
よるバス調停方式のブロック図である。 １−・−一−−−バス調停回路 ２・−一一一一一バス ３−・−・−リクエスト信号ライン ４・・・−・・−バス使用許可信号ライン５・−・−バ
ス使用中信号ライン １０．２０．３０−−−−−一・モジュール１１．２１
．３１−・−・−・ＣＰＵ １２．２２．３２・・・・・・−バス制御回路出願人
ファナソク株式会社 第１図
図のバス制御回路の回路図、第３図は本発明の一実施例
のフローチャート図第４図は従来のディジーチェーンに
よるバス調停方式のブロック図である。 １−・−一−−−バス調停回路 ２・−一一一一一バス ３−・−・−リクエスト信号ライン ４・・・−・・−バス使用許可信号ライン５・−・−バ
ス使用中信号ライン １０．２０．３０−−−−−一・モジュール１１．２１
．３１−・−・−・ＣＰＵ １２．２２．３２・・・・・・−バス制御回路出願人
ファナソク株式会社 第１図
Claims (2)
- （１）複数のモジュールと、該モジュールが共有するバ
スと、バス調停回路と、バス使用許可信号ラインと、デ
イジーチェーンによるバス使用許可信号ラインを有する
バス調停方式において、他のモジュールからリクエスト
信号が出ているときに、重ねてリクエスト信号を出すか
どうかを判別する重複要求判別手段と、 前記バスの使用権を得て、前記バスを使用後に直ちに前
記バスの使用権を放棄するか、引き続き前記バスの使用
権を継続するかを判別する使用継続判別手段と、 を有することを特徴とするバス調停方式。 - （２）前記重複要求判別手段と前記使用継続判別手段は
ソフトウェアで書換えられるようにしたことを特徴とす
る特許請求の範囲第１項に記載のバス調停方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61124236A JPS62280948A (ja) | 1986-05-29 | 1986-05-29 | バス調停方式 |
| DE3750216T DE3750216T2 (de) | 1986-05-29 | 1987-05-16 | Busvermittlungssystem. |
| PCT/JP1987/000306 WO1987007409A1 (en) | 1986-05-29 | 1987-05-16 | Bus mediation system |
| US07/145,751 US4959775A (en) | 1986-05-29 | 1987-05-16 | Bus regulating system |
| EP87903403A EP0271582B1 (en) | 1986-05-29 | 1987-05-16 | Bus mediation system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61124236A JPS62280948A (ja) | 1986-05-29 | 1986-05-29 | バス調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62280948A true JPS62280948A (ja) | 1987-12-05 |
Family
ID=14880339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61124236A Pending JPS62280948A (ja) | 1986-05-29 | 1986-05-29 | バス調停方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4959775A (ja) |
| EP (1) | EP0271582B1 (ja) |
| JP (1) | JPS62280948A (ja) |
| DE (1) | DE3750216T2 (ja) |
| WO (1) | WO1987007409A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276818A (en) * | 1989-04-24 | 1994-01-04 | Hitachi, Ltd. | Bus system for information processing system and method of controlling the same |
| US5263163A (en) * | 1990-01-19 | 1993-11-16 | Codex Corporation | Arbitration among multiple users of a shared resource |
| DE69229167T2 (de) * | 1992-03-27 | 1999-11-04 | Alcatel Sa | Anordnung zur Zugriffssteuerung |
| WO1994022102A1 (en) * | 1993-03-16 | 1994-09-29 | Ht Research, Inc. | A chassis for a multiple computer system |
| EP0654743A1 (en) * | 1993-11-19 | 1995-05-24 | International Business Machines Corporation | Computer system having a DSP local bus |
| TW400483B (en) * | 1994-03-01 | 2000-08-01 | Intel Corp | High performance symmetric arbitration protocol with support for I/O requirements |
| GB2318487B (en) * | 1994-03-01 | 1998-12-16 | Intel Corp | High performance symmetric arbitration protocol with support for I/O requirements |
| US6434638B1 (en) | 1994-12-09 | 2002-08-13 | International Business Machines Corporation | Arbitration protocol for peer-to-peer communication in synchronous systems |
| GB2298340B (en) * | 1994-12-22 | 1999-06-23 | Motorola Israel Ltd | Method of operating a communication system |
| US5740380A (en) * | 1996-07-15 | 1998-04-14 | Micron Electronics, Inc. | Method and system for apportioning computer bus bandwidth |
| US6092219A (en) * | 1997-12-03 | 2000-07-18 | Micron Technology, Inc. | Method for use of bus parking states to communicate diagnostic information |
| US6112316A (en) * | 1997-12-03 | 2000-08-29 | Micron Electronics, Inc. | System for use of bus parking states to communicate diagnostic information |
| US6609171B1 (en) * | 1999-12-29 | 2003-08-19 | Intel Corporation | Quad pumped bus architecture and protocol |
| US6928501B2 (en) * | 2001-10-15 | 2005-08-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
| JP2005092780A (ja) * | 2003-09-19 | 2005-04-07 | Matsushita Electric Ind Co Ltd | リアルタイムプロセッサシステム及び制御方法 |
| KR101089324B1 (ko) | 2004-02-20 | 2011-12-02 | 삼성전자주식회사 | 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템 |
| US8296488B2 (en) | 2009-04-27 | 2012-10-23 | Abl Ip Holding Llc | Automatic self-addressing method for wired network nodes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654535A (en) * | 1979-10-08 | 1981-05-14 | Hitachi Ltd | Bus control system |
| US4630193A (en) * | 1981-04-27 | 1986-12-16 | Textron, Inc. | Time multiplexed processor bus |
| US4494192A (en) * | 1982-07-21 | 1985-01-15 | Sperry Corporation | High speed bus architecture |
| JPS59226922A (ja) * | 1983-06-07 | 1984-12-20 | Nec Corp | バス制御装置 |
| US4602327A (en) * | 1983-07-28 | 1986-07-22 | Motorola, Inc. | Bus master capable of relinquishing bus on request and retrying bus cycle |
-
1986
- 1986-05-29 JP JP61124236A patent/JPS62280948A/ja active Pending
-
1987
- 1987-05-16 DE DE3750216T patent/DE3750216T2/de not_active Expired - Fee Related
- 1987-05-16 US US07/145,751 patent/US4959775A/en not_active Expired - Fee Related
- 1987-05-16 EP EP87903403A patent/EP0271582B1/en not_active Expired - Lifetime
- 1987-05-16 WO PCT/JP1987/000306 patent/WO1987007409A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP0271582A1 (en) | 1988-06-22 |
| EP0271582B1 (en) | 1994-07-13 |
| US4959775A (en) | 1990-09-25 |
| EP0271582A4 (en) | 1989-10-04 |
| DE3750216T2 (de) | 1995-03-02 |
| DE3750216D1 (de) | 1994-08-18 |
| WO1987007409A1 (en) | 1987-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62280948A (ja) | バス調停方式 | |
| US4831523A (en) | Multiple DMA controller chip sequencer | |
| EP0581335B1 (en) | Data processing system having units competing for access to shared resources and arbitration unit responsive to the status of the shared resources | |
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| JPH061458B2 (ja) | 共有母線のための分配仲裁装置および方法 | |
| JPH08297632A (ja) | 分割トランザクション・バス・プロトコルを可能にするバスに対するアービトレーション方法及び装置 | |
| JPH0773137A (ja) | 多レベル・バス・アービトレーションのための方法、アダプタおよびシステム | |
| US5274785A (en) | Round robin arbiter circuit apparatus | |
| US7054970B2 (en) | Bus arbiter for integrated circuit systems | |
| US6889283B2 (en) | Method and system to promote arbitration priority in a buffer queue | |
| EP1811394B1 (en) | An arbitrator and its arbitration method | |
| US5241629A (en) | Method and apparatus for a high performance round robin distributed bus priority network | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| KR100389030B1 (ko) | 다중 채널을 가진 고속 직접 메모리 억세스 컨트롤러 | |
| JP2538874B2 (ja) | 共通バス調停方式 | |
| JPS63175964A (ja) | 共有メモリ | |
| JP2001273248A (ja) | バス制御装置及びその制御方法 | |
| JPS58217071A (ja) | 情報処理システム | |
| JP2806771B2 (ja) | バス調停回路 | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| JPH0830549A (ja) | バス制御装置 | |
| JPS62272345A (ja) | バス調停方式 | |
| KR20000033265A (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| JPH0227461A (ja) | データ転送制御装置 |