JP2001273248A - バス制御装置及びその制御方法 - Google Patents

バス制御装置及びその制御方法

Info

Publication number
JP2001273248A
JP2001273248A JP2000085098A JP2000085098A JP2001273248A JP 2001273248 A JP2001273248 A JP 2001273248A JP 2000085098 A JP2000085098 A JP 2000085098A JP 2000085098 A JP2000085098 A JP 2000085098A JP 2001273248 A JP2001273248 A JP 2001273248A
Authority
JP
Japan
Prior art keywords
bus
bus master
master
common
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000085098A
Other languages
English (en)
Inventor
Toshiaki Minami
利秋 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000085098A priority Critical patent/JP2001273248A/ja
Publication of JP2001273248A publication Critical patent/JP2001273248A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 共通バスの使用許可を要求しているバスマス
タに対して、所属するグループに関わりなくバスマスタ
毎に任意に設定された優先度に基づき、各バスマスタに
対する共通バスの使用許可を制御することが可能となる
こと。 【解決手段】 前記共通バスの使用許可を要求するバス
マスタを含む一つ又は複数のバスマスタグループからの
要求信号を入力する入力手段と、前記各バスマスタに関
する情報のテーブルを記憶、保持する記憶保持手段と、
前記記憶保持手段に記憶保持された前記テーブルと前記
要求信号を用いて、前記共通バスの使用許可を要求する
バスマスタを含む一つ又は複数のバスマスタグループの
中から前記共通バスの使用許可を与えるバスマスタグル
ープを決定する決定手段と、前記決定手段により前記共
通バスの使用許可を与えられたバスマスタグループに対
して、前記共通バスの使用許可を与える出力信号を出力
する出力手段とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は複数のバスマスタが
接続されたバスの制御を行うバス制御装置及びその制御
方法に関する。
【0002】
【従来の技術】プロセッサ、DMAコントローラ等複数
のバスマスタが共通バスを介してデータ転送を行うシス
テムにおいて、前記共通バス上でアドレスやデータ等の
信号が衝突するのを防ぐため、複数のバスマスタが同時
に共通バスの使用を要求する場合には、いずれか一つの
バスマスタのみに前記共通バスの使用許可を与えること
で、前記共通バスの制御を行うバス制御装置が必要とな
る。
【0003】このようなバスの制御方式としては、 直列優先度決定方式(ディジーチェーン方式) 並列優先度決定方式 回転優先度決定方式(ラウンドロビン方式) が既に知られている。この中で並列優先度決定方式は全
てのバスマスタに対して任意の優先度を設定し、共通バ
スの使用許可を要求するバスマスタのうち、その優先度
の最も高いものに対しバスの使用許可を与える方式であ
る。
【0004】図2は共通バスに複数のバスマスタを接続
したシステムの一例を示す図である。110、120,
130,140,150はそれぞれバスマスタであり、
共通バス100を介して主記憶160との間でデータの
転送を行う。またバスマスタ110、120,130,
140,150はそれぞれバス使用要求信号Req1
(111)、Req2(121),Req3(13
1),Req4(141),Req5(151)をバス
制御装置170に対して出力し、夫々のバスマスタ11
0,120,130,140,150はバス制御装置1
70からバス使用許可信号Gnt1(112),Gnt
2(122),Gnt3(132),Gnt4(14
2),Gnt5(152)を受ける。
【0005】図5は並列優先度決定方式により図2に示
したシステムにおける各バスマスタ(master)1
10,120,130,140,150が共通バス10
0の使用許可を得る動作を説明するタイミングチャート
である。
【0006】この例では各バスマスタに対する共通バス
100を使用する際の優先度は、バスマスタ3(13
0)→バスマスタ2(120)→バスマスタ5(15
0)→バスマスタ1(110)→バスマスタ4(14
0)の順とする。
【0007】図5において、時刻t1においてバスマス
タ1(110)及びバスマスタ5(150)が同時にバ
ス使用要求信号Req1(111)、Req5(15
1)をバス制御装置(arbiter)170に出力す
る。バス制御装置170は上述の各バスマスタに対する
共通バス100を使用する際の優先度に基づき、時刻t
2においてバスマスタ5(150)に対してバス使用許
可信号Gnt5(152)を出力する。これを受けて時
刻t3よりバスマスタ5(150)は共通バス100上
で主記憶160とのデータ転送を開始する。
【0008】また、時刻t2においてバスマスタ3(1
30)より、時刻t5においてバスマスタ2(120)
よりバス制御装置170に対してそれぞれバス使用要求
信号Gnt3(131),Gnt2(121)が出力さ
れている。一方、時刻t7にバスマスタ5(150)の
主記憶160とのデータ転送が終了したとすると、この
終了を検知したバス制御装置170はこの時点で共通バ
ス100の使用を要求しているバスマスタ1(11
0)、バスマスタ2(120)、バスマスタ3(13
0)のうち、上述の各バスマスタに対する、共通バス1
00を使用する際の優先度に従い、バスマスタ3(13
0)に対して次の共通バス100の使用許可を与える。
【0009】このようにして以降、バスマスタ2(12
0)、バスマスタ1(110)、バスマスタ5(15
0)の順に共通バス100の使用許可を得る。
【0010】図3は共通バスに複数のバスマスタを接続
した図2に示したシステムとは別のシステムの一例であ
る。この場合多数のバスマスタを共通バスに接続する必
要があるため、バスマスタを複数のグループに分割し、
それぞれのグループ毎に共通バスに接続することで共通
バスの負荷の低減を図っている。
【0011】200は共通バス、240は主記憶であ
る。210、223〜226、233〜235はそれぞ
れバスマスタである。このうちバスマスタ223〜22
6は一つのグループ(バスマスタグループ1)220と
してまとめられ、共通のバスインターフェース(以下、
バスI/F)300により共通バス200と接続してい
る。バスマスタ233〜235も同様に一つのグループ
(バスマスタグループ2)230を成しており、共通の
バスI/F301により共通バス200と接続してい
る。250はバス制御装置であり、バスマスタ1(21
0)よりバス使用要求信号Req1(211)、バスマ
スタグループ1(220)よりバス使用要求信号Req
2(221)、バスマスタグループ2よりバス使用要求
信号Req3(231)を受け、並列優先度決定方式に
より、バスマスタ1(210),バスマスタグループ1
(220),バスマスタグループ2(230)に対する
バス使用許可信号Gnt1(212)、Gnt2(22
2)、Gnt3(232)を用いて、バスマスタ1(2
10)、バスマスタグループ1(220)、バスマスタ
グループ2(230)のうちいずれか一つに対して、共
通バス200の使用許可を与える。
【0012】図4は図3に示したバスマスタグループ1
(220)を詳細に示した図である。gReq2(31
1)、gReq3(321)、gReq4(331)、
gReq5(341)はそれぞれバスマスタ2(22
3),3(224),4(225),5(226)から
バスI/F制御装置350に対して出力されるバスI/
F使用要求信号である。これらのバスI/F使用要求信
号は、バスI/F制御装置350において制御され、そ
の結果バスマスタ2(223),3(224),4(2
25),5(226)のそれぞれに対するバスI/F使
用許可信号gGnt2(312)、gGnt3(32
2)、gGnt4(332)、gGnt5(342)の
うち一つが選択され、選択されたバスI/F使用許可信
号により指示されるただ一つのバスマスタがバスI/F
300の使用許可を得る。ただしここではまだ共通バス
200の使用許可が得られたわけではない。バスI/F
制御装置350はバスI/F300の使用許可を与える
バスマスタを選択すると、今度はこのバスI/F制御装
置350は、選択したバスマスタが共通バス200を使
用するためのバス使用要求信号Req2(221)をバ
ス制御装置250に対して出力する。バス制御装置25
0から共通バス200の使用許可が得られると、バス制
御装置250からバス使用許可信号Gnt2(222)
がバスI/F制御装置350に対して出力され、バス使
用許可信号Gnt2(222)を受け取ったバスI/F
制御装置350はバスI/F制御装置350により選択
された前述のバスマスタに共通バス200の使用許可を
与える。そして共通バス200の使用許可を与えられた
バスマスタは共通バス200上で主記憶240とのデー
タ転送を行うことができる。
【0013】なお、図3に示したバスマスタグループ2
(230)についての詳細は図7に示す。
【0014】図6A,図6B,図6Cは図3,4、7に
示した構成を備える前述のシステムにおいて、各バスマ
スタが共通バス200の使用許可を得る動作を説明する
タイミングチャートである。共通バス200上での使用
許可の要求、及び各グループ内での使用許可の要求は共
に並列優先度決定方式により制御される。
【0015】この例では各バスマスタに対する共通バス
200を使用する際の優先度は、バスマスタグループ1
(220)内ではバスマスタ4(225)→バスマスタ
5(226)→バスマスタ2(223)→バスマスタ3
(224)の順とする。
【0016】また、バスマスタグループ2(230)内
において前述の優先度は、バスマスタ6(233)→バ
スマスタ7(234)→バスマスタ8(235)のとす
る。
【0017】時刻t2においてバスマスタグループ1
(220)のバスマスタ5(226)がバスI/F使用
要求信号gReq5(341)をバスI/F制御装置
(grparbiter)350に対して出力する。バ
スI/F使用要求信号gReq5(341)を受け取っ
たバスI/F制御装置350は他にバスI/F使用要求
信号が入力されていないことから、時刻t3にバスマス
タ5(226)に対してバスI/F300の使用許可を
与える。つまり、バスI/F制御装置350はバスマス
タ5(226)に対して、バスI/F使用許可信号gG
nt5(342)を出力する。また、同時にバスマスタ
グループ1(220)よりバス使用要求信号Req2
(221)がバス制御装置250に対してアサートされ
る。又同図において同じ時刻t3に、バスマスタ1(2
10)よりバス使用要求信号Req1(211)がバス
制御装置250に対して出力されている。
【0018】この例では共通バス200を使用する際の
優先度は、バスマスタ1(210)→バスマスタグルー
プ2(230)→バスマスタグループ1(220)の順
とするので、この優先度に基づいてバス制御装置250
は時刻t4においてまずバスマスタ1(210)に対し
てバス使用許可信号Gnt1(212)を出力する。そ
の結果、バスマスタ1(210)は時刻t5より共通バ
ス200上で主記憶240とのデータ転送を開始する。
【0019】一方、時刻t4においてバスマスタグルー
プ2(230)内のバスマスタ7(234)よりバスI
/F使用要求信号gReq7(521)がバスマスタグ
ループ2(230)におけるバスI/F制御装置550
に出力される。バスI/F使用要求信号gReq7(5
21)を受け取ったバスI/F制御装置550は他にバ
スI/F使用要求信号が入力されていないことから、時
刻t5にバスマスタ7(521)に対してバスI/F3
01の使用許可を与える。つまり、バスI/F制御装置
550からバスマスタ7(521)に対して、バスI/
F使用許可信号gGnt7(522)を出力する。ま
た、それと同時にバス使用要求信号Req3(231)
がバス制御装置250に対して出力される。
【0020】また、時刻t9でバスマスタ1(210)
のデータ転送が終了したとすると、バス制御装置250
はこの時点で共通バス200の使用要求を出しているバ
スマスタグループ1(220)、バスマスタグループ2
(230)のうち前述の優先度に基づいて、バスマスタ
グループ2(230)に対してバス使用許可信号Gnt
3(232)を出力し、バスマスタグループ2(23
0)に対して共通バス200の使用許可を与える。その
結果、バスマスタグループ2(230)内のバスマスタ
7(234)はこれにより時刻t10より共通バス200
上で主記憶240とのデータ転送を開始する。
【0021】このときバスマスタグループ2(230)
内では他にバスマスタ8(235)がバスI/F使用要
求信号gReq8(531)を出力しているので、共通
バス使用要求信号Req2(221)は引き続き出力さ
れたままである。
【0022】時刻t14でバスマスタ7(234)の前述
のデータ転送が終了したとすると、バスマスタグループ
2(230)内ではバスI/F使用要求信号を出力して
いるバスマスタ6(233)、バスマスタ8(235)
のうち前述の優先度に従い、バスI/F制御装置550
はバスマスタ6(233)に対してgGnt6(51
2)を出力し、バスI/F301の使用許可を与える。
他方、バス制御装置250はこの時点で共通バス200
の使用要求を出しているバスマスタグループ1(22
0)、バスマスタグループ2(230)のうち前述の優
先度に従い、再びバスマスタグループ2(230)に対
してGnt3(232)を出力し、バスマスタグループ
2(230)に対して共通バス200の使用許可を与え
る。この結果、バスマスタグループ2(230)内のバ
スマスタ6(233)は直ちに時刻t15より共通バス2
00上で主記憶240とのデータ転送を開始する。
【0023】
【発明が解決しようとする課題】このように複数のバス
マスタがグループに分割され共通バスにアクセスする場
合、バスの制御方式として並列優先度決定方式を採用し
ても、全てのバスマスタの問で任意の優先度を付与でき
ない。制御はグループ内か、グループ間の2階層でおこ
なわれるため、グループの異なる2つのバスマスタ間で
優先度をつけるためにはそれぞれの属するグループ間の
優先度もこれに従わなければならない。すなわちグルー
プ間の優先順を逆転したバスマスタ間の優先度の設定は
できない。
【0024】例えば図3において、バスマスタ4(22
5)→バスマスタ6(233)→バスマスタ2(22
3)→バスマスタ1(210)→バスマスタ3(22
4)→バスマスタ7(234)→バスマスタ5(22
6)→バスマスタ8(235)の順番で優先度をつける
ことは不可能であった。
【0025】よって、本発明は上述の問題点に対して鑑
みたものであり、共通バスの使用許可を要求しているバ
スマスタに対して、所属するグループに関わりなくバス
マスタ毎に任意に設定された優先度に基づき、各バスマ
スタに対する共通バスの使用許可を制御することが可能
なバス制御装置及びその制御方法を提供するものであ
る。
【0026】
【課題を解決するための手段】本発明の目的を達成する
ために、例えば本発明のバス制御装置は以下の構成を備
える。すなわち、一つ又は複数のバスマスタを有し、共
通バスに接続された一つ又は複数のバスマスタグループ
において、前記一つ又は複数のバスマスタグループ内の
各バスマスタに対する前記共通バスの使用許可を制御す
るバス制御装置であって、前記共通バスの使用許可を要
求するバスマスタを含む一つ又は複数のバスマスタグル
ープからの要求信号を入力する入力手段と、前記各バス
マスタに関する情報のテーブルを記憶、保持する記憶保
持手段と、前記記憶保持手段に記憶保持された前記テー
ブルと前記要求信号を用いて、前記共通バスの使用許可
を要求するバスマスタを含む一つ又は複数のバスマスタ
グループの中から前記共通バスの使用許可を与えるバス
マスタグループを決定する決定手段と、前記決定手段に
より前記共通バスの使用許可を与えられたバスマスタグ
ループに対して、前記共通バスの使用許可を与える出力
信号を出力する出力手段とを備える。
【0027】
【発明の実施の形態】以下添付図面に従って、本発明を
好適な実施形態に従って説明する。
【0028】[第1の実施形態]図1は本実施形態にお
けるバス制御装置を含むシステムの構成を示す図であ
る。
【0029】200は共通バス、240は主記憶であ
る。210、223〜226、233〜235はそれぞ
れバスマスタである。このうちバスマスタ223〜22
6は一つのグループ(バスマスタグループ1)220と
してまとめられ共通のバスI/F300を介して共通バ
ス200と接続している。バスマスタ233〜235も
同様に一つのグループ(バスマスタグループ2)230
を成しており、バスマスタグループ1(220)と同様
に、バスI/F301を介して共通バス200と接続し
ている。250はバス制御装置であり、バスマスタ1
(210)よりバス使用要求信号Req1(211)、
バスマスタグループ1(220)よりバス使用要求信号
Req2(221)、バスマスタグループ2よりバス使
用許可信号Req3(231)を受け、後述する優先度
情報テーブル251を参照することによりバスマスタ1
(210)、バスマスタグループ1(220)、バスマ
スタグループ2(230)に対するバス使用許可信号G
nt1(212)、Gnt2(222)、Gnt3(2
32)を用いて、バスマスタ1(210)、バスマスタ
グループ1(220)、バスマスタグループ2(23
0)のうちいずれか1つに対して、共通バス200の使
用許可を与える。
【0030】また、バスマスタグループ1(220)、
2(230)の詳細については従来例と同じで、ぞれぞ
れ図4、7に示し、その説明は従来例と同じであるため
に省く。なお本実施形態におけるバス使用要求信号とし
ては、バスマスタグループ1(220)を例に取り説明
すると、各バスマスタ2(223),3(224),4
(225),5(226)からバスI/F制御装置35
0へのバスI/F使用要求信号gReq2(311)、
gReq3(321)、gReq4(331)、gRe
q5(341)のうちの一つが、最も優先度の高いバス
マスタの番号を示す3ビットのバス使用要求信号Req
2(221)として、バスI/F制御装置350から出
力される。
【0031】つまり、バス使用要求信号Req2(22
1)はそれぞれ、“001”のときはバスマスタ2(2
23)、“010”のときはバスマスタ3(224)、
“011”のときはバスマスタ4(225)、“10
0”のときはバスマスタ5(226)が共通バス200
の使用を要求しているバスマスタのうち最も優先度の高
いものであることを示す。またこの信号が“000”の
ときはバスマスタグループ1(220)内のどのバスマ
スタも共通バス200の使用を要求していないことを示
す。バス使用要求信号Req2(221)はバス制御装
置250において他のバス使用要求信号と比較、制御さ
れ、バスマスタグループ1(220)に対して共通バス
200の使用許可が与えられると、バス使用許可信号G
nt2(222)のがバスマスタグループ1(220)
に対して出力される。これによりバスI/F制御装置3
50はバスマスタグループ1(220)内の最も優先度
の高いバスマスタに対応するバスI/F使用許可信号g
Gnt2(312)、もしくはgGnt3(322)、
もしくはgGnt4(332)、もしくはgGnt5
(342)のいずれかを前述の最も優先度の高いバスマ
スタに出力する。その結果、このバスマスタにバスI/
F300の使用許可が与えられる。使用許可を得たバス
マスタはバスI/F300を介し共通バス200上で主
記憶240とのデータ転送を行う。
【0032】バスマスタグループ2(230)において
も同様に2ビットのバス使用要求信号Req3(23
1)はそれぞれ、“01”のときはバスマスタ6(23
3)、“10”のときはバスマスタ7(234)、“1
1”のときはバスマスタ8(235)、が共通バス20
0の使用を要求しているバスマスタのうち最も優先度の
高いものであることを示し、“00”の場合はバスマス
タグループ2(230)内のどのバスマスタも共通バス
200の使用を要求していないことを示す。
【0033】図8は優先度情報テーブル251を説明す
る図である。上から順に優先度の高いバスマスタに関す
る情報が記載されている。左の欄はバスマスタが所属す
るグループを示しており、“00”はバスマスタ1を、
“01”はバスマスタグループ1を、“10”はバスマ
スタグループ2を表している。一方、右の欄は各バスマ
スタの固有の番号を示しており、バス使用要求信号Re
q2(221)、Req3(231)の値が指示するバ
スマスタと同一である。ただし、3ビットで最左ビット
は必要であれば‘0’が埋められ、バスマスタ1(21
0)に関しては“001”となっている。これらの情報
は冗長であるので必ずしも必要ではない。
【0034】優先度情報テーブル251は不図示のCP
Uによって任意の優先度を設定可能であるが、ここで設
定される優先度は各バスマスタグループにおいてグルー
プ内のバスマスタにつき設定される優先度と矛盾しない
ようにしなければならない。図8においては、各バスマ
スタ間の優先度の高い方から順にバスマスタ4(22
5)→バスマスタ6(233)→バスマスタ2(22
3)→バスマスタ1(210)→バスマスタ3(22
4)→バスマスタ7(234)→バスマスタ5(22
6)→バスマスタ8(235)の順に優先度を設定する
例を示している。
【0035】図9はバス制御装置250内において、こ
の優先度情報テーブル251を参照して、どのバスマス
タグループに対して共通バス200の使用許可を与える
かを決定する回路を詳しく説明する図である。
【0036】バス使用要求信号Req1(211)の上
位に4ビットの値“0000”を連結された5ビットの
値と、バス使用要求信号Req2(221)の上位に2
ビットの値“01”を連結された5ビットの値と、バス
使用要求信号Req3(231)の上位に3ビットの値
“100”を連結された5ビットの値の入力信号が本回
路に入力される。つまり、バス使用要求信号Req1
(211)、Req2(221)、Req3(231)
はすべて同じビット長(5ビット)となる。
【0037】なお、この各バス使用要求信号の上位に連
結した各ビット値は、以下で前記入力信号と優先度情報
テーブル251の内容(グループ番号を表す2ビットと
バスマスタ番号を表す3ビットの合計5ビットのビット
値)との論理積演算を行った際に、優先度情報テーブル
251の内容に対して不必要なビットをマスキングする
ためである。例えば、バス使用要求信号Req2(22
1)を特定する情報(グループ番号とバスマスタ番号)
は優先度情報テーブル251の内容においては、グルー
プ番号においては最下位ビット、バスマスタ番号におい
ては3ビットすべてに含まれている。よって、結果的に
優先度情報テーブル251の内容を表す5ビットの中で
は最上位ビットである5ビット目が不必要なビットとな
るので、このビットをマスキングすればよい。よって、
バス使用要求信号Req2(221)の上位に連結され
るビット値は”01”となる。
【0038】これら3つの5ビットの入力信号はそれぞ
れ優先度情報テーブル251の内容401〜408と一
致検出器411〜418(バス使用要求信号Req1
(211)との比較用)、421〜428(バス使用要
求信号Req2(221)との比較用)、431〜43
8(バス使用要求信号Req3(231)との比較用)
によって比較される。一致検出器411〜418、42
1〜428、431〜438はそれぞれが2つの5ビッ
トの入力を持ち、入力された両者の値が一致した場合の
み‘1’を出力する(論理積演算)回路である。これら
の出力は3入力ORゲート441〜448によって優先
度毎に論理和がとられ、プライオリティエンコーダ45
0に入力される。
【0039】プライオリティエンコーダ450は8本の
入力のうち‘1’の値をとる入力につき、最も優先度の
高い入力に対応するただ一本の出力信号に‘1’を出力
する。またどの入力も‘1’でない場合は不一致信号4
51として‘1’を出力する。マルチプレクサ460は
優先度情報テーブル251のグループ番号を入力とし、
プライオリティエンコーダ450の出力に応じて8つの
優先度の対応するグループ番号のうちただ一つを選択し
て出力する。デコード回路470は不一致信号451が
‘1’でなければこのグループ番号に対応するバス使用
許可信号Gnt1(212)、Gnt2(222)、G
nt3(232)のいずれか一つに‘1’を出力する。
不一致信号451が‘1’であれば全てのバス使用許可
信号Gnt1(212)、Gnt2(222)、Gnt
3(232)に‘0’を出力する。これらのバス使用許
可信号Gnt1(212)、Gnt2(222)、Gn
t3(232)は、図示されていないバス制御装置25
0内の制御回路によって、共通バス200上で主記憶2
40とデータ転送行なわれていない、あるいは主記憶2
40とのデータ転送が終了したタイミングでシステムク
ロックによってサンプリングされ、その結果、バス使用
許可信号Gnt1(212)、Gnt2(222)、G
nt3(232)として出力される。
【0040】図10A、図10B、図10Cは優先度が
上述のように設定された場合に、各バスマスタが共通バ
ス200の使用許可を得る動作を説明するタイミングチ
ャートである。
【0041】時刻t3においてバスマスタグループ1
(220)のバスマスタ5(226)がバスI/F使用
要求信号gReq5(341)をバスI/F制御装置3
50に対して出力する。これによりバスマスタグループ
1(220)の3ビットのバス使用要求信号Req2
(221)が図8に示した優先度情報テーブル251を
参照することで“100”になる。そして、このバス使
用許可信号Req2(221)をバス制御装置250に
出力することで、バスマスタグループ1(220)内に
共通バス200の使用許可を要求するバスマスタがある
ことをバス制御装置250に知らせる。
【0042】同時刻にバスマスタ1(210)からもバ
ス使用要求信号Req1(211)がバス制御装置25
0に対して出力されているため、バス制御装置250は
優先度情報テーブル251を参照し、その結果バスマス
タ1(210)の方が優先度が高いことがわかるため、
時刻t4においてバス制御装置250はバスマスタ1
(210)に対してバス使用許可信号Gnt1(21
2)を出力し、共通バス200の使用許可を与える。こ
れによりバスマスタ1(210)は時刻t5より共通バ
ス200上で主記憶240とのデータ転送を開始する。
【0043】バスマスタグループ1(220)では時刻
t7においてバスマスタ2(223)がバスI/F使用
要求信号gReq2(311)をバスI/F制御装置3
50に対して出力している。またバスマスタグループ2
(230)では時刻t4においてバスマスタ7(23
4)が、時刻t5においてバスマスタ6(233)が、
時刻t7においてバスマスタ8(235)が、それぞれ
バスI/F使用要求信号gReq7(521)、gRe
q6(511)、gReq8(531)をバスI/F制
御装置550に対して出力している。バスマスタ1(2
10)がデータ転送を終える時刻t9には、バスマスタ
グループ1(220)の3ビットのバス使用要求信号R
eq2(221)は“001”、バスマスタグループ2
(230)の2ビットのバス使用要求信号Req3(2
31)は“01”となっている。そして、バス制御装置
(250)は優先度情報テーブル251を参照し、バス
マスタグループ2(230)に対して共通バス200の
使用許可を与える。バスマスタグループ2(230)内
のバスI/F制御装置550はバスマスタ6(233)
に対してバスI/F使用許可信号gGnt6(512)
を出力し、これによりバスマスタ6(233)は時刻t
10より共通バス200上で主記憶240とのデータ転送
を開始する。
【0044】また、バスマスタグループ2(230)内
では、なおバスマスタ7(234)およびバスマスタ8
(235)が、それぞれバスI/F使用要求信号gRe
q7(521)、gReq8(531)をバスI/F制
御装置550に対して出力しているため、Req3(2
21)は“10”になる。バスマスタ6(223)がデ
ータ転送を終える時刻t14に、バスマスタグループ1
(220)の3ビットのバス使用要求信号Req2(2
21)は“001”、バスマスタグループ2(230)
の2ビットのバス使用要求信号Req3(231)は
“10”となっているため、バス制御装置(250)は
優先度情報テーブル251を参照し、バスマスタグルー
プ1(230)に対して共通バス200の使用許可を与
える。バスマスタグループ1(220)内のバスI/F
制御装置350は、バスマスタ2(223)に対してバ
スI/F使用許可信号gGnt2(312)を出力し、
これによりバスマスタ2(223)は時刻t15より共通
バス200上で主記憶240とのデータ転送を開始す
る。
【0045】以上のバス制御装置250における各処理
の概要のフローチャートを図11に示す。
【0046】ステップS1101においては、バスマス
タ1(210)及び/又はバスマスタグループ2(22
0)及び/又は3(230)からバス使用要求信号Re
q1(211)及び/又はReq2(221)及び/又
はReq3(231)を受ける。
【0047】ステップS1102においては、優先度情
報テーブル251を参照する。
【0048】ステップS1103においては、共通バス
200の使用許可をバスマスタ1(210)、又はバス
マスタグループ2(220)、又は3(230)のどれ
に与えるかを、優先度情報テーブル251を用いて上述
の方法により決定すると同時に、この使用許可をバスマ
スタグループ2(220)、又は3(230)に与える
場合、これらのバスマスタグループの中で更にどのバス
マスタに与えるかを上述の方法により決定する。
【0049】ステップS1104においては、共通バス
200の使用許可を与えられた先に、バス使用許可信号
を出力する。
【0050】以上説明したバス制御装置250及びその
制御方法により、共通バス200の使用許可を要求して
いるバスマスタに対して、所属するグループに関わりな
く優先度情報テーブル251を参照することで、各バス
マスタに対する共通バス200の使用許可を制御するこ
とができることを示した。
【0051】
【発明の効果】以上説明したように、本発明によれば、
共通バスの使用許可を要求しているバスマスタに対し
て、所属するグループに関わりなくバスマスタ毎に任意
に設定された優先度に基づき、各バスマスタに対する共
通バスの使用許可を制御することが可能となる効果があ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態におけるバス制御装置
を含むシステムの構成を示す図である。
【図2】共通バスに複数のバスマスタを接続したシステ
ムの一例を示す図である。
【図3】共通バスに複数のバスマスタを接続した図2に
示したシステムとは別のシステムの一例である。
【図4】図3に示したバスマスタグループ1(220)
を詳細に説明した図である。
【図5】並列優先度決定方式により図2に示したシステ
ムにおける各バスマスタが共通バスの使用許可を得る動
作を説明するタイミングチャートである。
【図6A】図3,4、7に示した構成を備えるシステム
において、バスマスタ1(210)が共通バスの使用許
可を得る動作を説明するタイミングチャートである。
【図6B】図3,4、7に示した構成を備えるシステム
において、バスマスタグループ1(220)に含まれる
各バスマスタが共通バスの使用許可を得る動作を説明す
るタイミングチャートである。
【図6C】図3,4、7に示した構成を備えるシステム
において、バスマスタグループ2(220)に含まれる
各バスマスタが共通バスの使用許可を得る動作を説明す
るタイミングチャートである。
【図7】図3に示したバスマスタグループ2(230)
を詳細に説明した図である。
【図8】図1の優先度情報テーブル251を詳しく説明
する図である。
【図9】バス制御装置250内において、どのバスマス
タグループに対して共通バス200の使用許可を与える
か否かを決定する回路を詳しく説明する図である。
【図10A】バスマスタ1(210)がバス使用許可を
獲得するタイミングを説明するタイミングチャートであ
る。
【図10B】バスマスタグループ1(220)に含まれ
る各バスマスタがバス使用許可を獲得するタイミングを
説明するタイミングチャートである。
【図10C】バスマスタグループ2(230)に含まれ
る各バスマスタがバス使用許可を獲得するタイミングを
説明するタイミングチャートである。
【図11】バス制御装置250における各処理の概要の
フローチャートである。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 一つ又は複数のバスマスタを有し、共通
    バスに接続された一つ又は複数のバスマスタグループに
    おいて、前記一つ又は複数のバスマスタグループ内の各
    バスマスタに対する前記共通バスの使用許可を制御する
    バス制御装置であって、 前記共通バスの使用許可を要求するバスマスタを含む一
    つ又は複数のバスマスタグループからの要求信号を入力
    する入力手段と、 前記各バスマスタに関する情報のテーブルを記憶、保持
    する記憶保持手段と、 前記記憶保持手段に記憶保持された前記テーブルと前記
    要求信号を用いて、前記共通バスの使用許可を要求する
    バスマスタを含む一つ又は複数のバスマスタグループの
    中から前記共通バスの使用許可を与えるバスマスタグル
    ープを決定する決定手段と、 前記決定手段により前記共通バスの使用許可を与えられ
    たバスマスタグループに対して、前記共通バスの使用許
    可を与える出力信号を出力する出力手段とを備えること
    を特徴とするバス制御装置。
  2. 【請求項2】 前記入力手段は、一つのバスマスタが前
    記共通バス上でデータ転送を行っている間にも、前記一
    つ又は複数のバスマスタグループからの要求信号を入力
    することを特徴とする請求項1に記載のバス制御装置。
  3. 【請求項3】 前記記憶保持手段は外部からの書き込み
    が可能であって、前記テーブルは外部からの設定が可能
    であることを特徴とする請求項1に記載のバス制御装
    置。
  4. 【請求項4】 前記テーブルは前記共通バスの使用許可
    を得る際の優先度の高い順に前記各バスマスタに関する
    情報が記載されていることを特徴とする請求項1に記載
    のバス制御装置。
  5. 【請求項5】 前記テーブルは前記各バスマスタに関す
    る情報として、バスマスタが所属するグループに固有の
    番号と、バスマスタに固有の番号とを格納することを特
    徴とする請求項4に記載のバス制御装置。
  6. 【請求項6】 前記要求信号は、前記共通バスの使用許
    可を要求するバスマスタを含む一つ又は複数のバスマス
    タグループ内で、前記共通バスの使用許可を得る際の優
    先度が最も高いバスマスタの固有の番号を表すことを特
    徴とする請求項1乃至5のいずれか1項に記載にバス制
    御装置。
  7. 【請求項7】 前記決定手段は、前記要求信号のビット
    長が前記テーブルのビット長と同じになる用に、前記要
    求信号に対して所定のビット値を連結した入力信号と前
    記テーブルを用いて、前記要求信号がどのバスマスタを
    意味するものかを特定する特定手段を更に備えることを
    特徴とする請求項1に記載のバス制御装置。
  8. 【請求項8】 前記決定手段は、前記特定手段により特
    定されたバスマスタの中から、前記共通バスの使用許可
    を与えるバスマスタを一つ決定することを特徴とする請
    求項7に記載のバス制御装置。
  9. 【請求項9】 前記出力手段は前記共通バス上でデータ
    転送を行っているバスマスタが、データ転送を終了した
    タイミングに応じて前記共通バスの使用許可を与えられ
    たバスマスタグループに対して、前記出力信号を出力す
    ることを特徴とする請求項1に記載のバス制御装置。
  10. 【請求項10】 一つ又は複数のバスマスタを有し、共
    通バスに接続された一つ又は複数のバスマスタグループ
    において、前記一つ又は複数のバスマスタグループ内の
    各バスマスタに対する前記共通バスの使用許可を制御す
    るバス制御装置の制御方法であって、 前記共通バスの使用許可を要求するバスマスタを含む一
    つ又は複数のバスマスタグループからの要求信号を入力
    する入力工程と、 前記各バスマスタに関する情報のテーブルを所定の記憶
    保持手段に記憶、保持する工程である記憶保持工程と、 前記所定の記憶保持手段に記憶保持された前記テーブル
    と前記要求信号を用いて、前記共通バスの使用許可を要
    求するバスマスタを含む一つ又は複数のバスマスタグル
    ープの中から前記共通バスの使用許可を与えるバスマス
    タグループを決定する決定工程と、 前記決定工程で前記共通バスの使用許可を与えられたバ
    スマスタグループに対して、前記共通バスの使用許可を
    与える出力信号を出力する出力工程と を備えることを特徴とするバス制御装置の制御方法。
  11. 【請求項11】 前記入力工程は、一つのバスマスタが
    前記共通バス上でデータ転送を行っている間にも、前記
    一つ又は複数のバスマスタグループからの要求信号を入
    力することを特徴とする請求項10に記載のバス制御装
    置の制御方法。
  12. 【請求項12】 前記決定工程は、前記要求信号のビッ
    ト長が前記テーブルのビット長と同じになる用に、前記
    要求信号に対して所定のビット値を連結した入力信号と
    前記テーブルを用いて、前記要求信号がどのバスマスタ
    を意味するものかを特定する特定工程を更に含むことを
    特徴とする請求項10に記載のバス制御装置の制御方
    法。
  13. 【請求項13】 前記決定工程は、前記特定工程で特定
    されたバスマスタの中から、前記共通バスの使用許可を
    与えるバスマスタを一つ決定することを特徴とする請求
    項12に記載のバス制御装置の制御方法。
  14. 【請求項14】 前記出力工程では前記共通バス上でデ
    ータ転送を行っているバスマスタが、データ転送を終了
    したタイミングに応じて前記共通バスの使用許可を与え
    られたバスマスタグループに対して、前記出力信号を出
    力することを特徴とする請求項10に記載のバス制御装
    置の制御方法。
JP2000085098A 2000-03-24 2000-03-24 バス制御装置及びその制御方法 Withdrawn JP2001273248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000085098A JP2001273248A (ja) 2000-03-24 2000-03-24 バス制御装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000085098A JP2001273248A (ja) 2000-03-24 2000-03-24 バス制御装置及びその制御方法

Publications (1)

Publication Number Publication Date
JP2001273248A true JP2001273248A (ja) 2001-10-05

Family

ID=18601483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000085098A Withdrawn JP2001273248A (ja) 2000-03-24 2000-03-24 バス制御装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP2001273248A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066009A (ko) * 2002-02-04 2003-08-09 엘지이노텍 주식회사 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법
KR100456696B1 (ko) * 2002-05-21 2004-11-10 삼성전자주식회사 집적회로장치의 버스중재기
KR100726101B1 (ko) 2005-04-29 2007-06-12 (주)씨앤에스 테크놀로지 메모리 제어 시스템
JP2008046997A (ja) * 2006-08-18 2008-02-28 Fujitsu Ltd 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置
US7760768B2 (en) 2003-01-18 2010-07-20 Samsung Electronics Co., Ltd. System and method for allocating a plurality of sources to a plurality of channels

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066009A (ko) * 2002-02-04 2003-08-09 엘지이노텍 주식회사 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법
KR100456696B1 (ko) * 2002-05-21 2004-11-10 삼성전자주식회사 집적회로장치의 버스중재기
US7054970B2 (en) 2002-05-21 2006-05-30 Samsung Electronics Co., Ltd. Bus arbiter for integrated circuit systems
US7760768B2 (en) 2003-01-18 2010-07-20 Samsung Electronics Co., Ltd. System and method for allocating a plurality of sources to a plurality of channels
KR100726101B1 (ko) 2005-04-29 2007-06-12 (주)씨앤에스 테크놀로지 메모리 제어 시스템
JP2008046997A (ja) * 2006-08-18 2008-02-28 Fujitsu Ltd 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置

Similar Documents

Publication Publication Date Title
US5546548A (en) Arbiter and arbitration process for a dynamic and flexible prioritization
US5884051A (en) System, methods and computer program products for flexibly controlling bus access based on fixed and dynamic priorities
JPH07244635A (ja) バス使用権調停回路及び方法
JP2000047994A (ja) 情報処理装置
KR0144022B1 (ko) 엘알유에 의한 중재기
US7058740B2 (en) Effective bus utilization using multiple buses and multiple bus controllers
US6959354B2 (en) Effective bus utilization using multiple bus interface circuits and arbitration logic circuit
JPH0728758A (ja) ダイナミックタイムループ調停及び装置
JP4308578B2 (ja) 集積回路装置のバスアービター
KR20070122089A (ko) 버스 중재 장치 및 방법
JP2004038967A (ja) バスの使用頻度を制御できる方法及び装置
JP2001273248A (ja) バス制御装置及びその制御方法
JPH0793274A (ja) データ転送方式及びデータ転送装置
JP4874065B2 (ja) バス中継装置及びシステム
US5408612A (en) Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register
JP2005165508A (ja) ダイレクトメモリアクセスコントローラ
JPH05204833A (ja) ダイレクトメモリアクセス転送制御装置
KR100441996B1 (ko) 직접 메모리 액세스 제어기 및 제어 방법
KR100487218B1 (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JPH06175911A (ja) メモリ制御方式
JP2000250852A (ja) バス調停装置、バスシステムおよびバス調停方法
JPH11203253A (ja) 共有資源排他アクセス制御方式
JP2002288116A (ja) Dma制御装置
JPH0452749A (ja) バス調停回路
JP2001175589A (ja) バス調停システムおよび方法、記録媒体

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605