KR20030066009A - 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법 - Google Patents

멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법 Download PDF

Info

Publication number
KR20030066009A
KR20030066009A KR1020020006148A KR20020006148A KR20030066009A KR 20030066009 A KR20030066009 A KR 20030066009A KR 1020020006148 A KR1020020006148 A KR 1020020006148A KR 20020006148 A KR20020006148 A KR 20020006148A KR 20030066009 A KR20030066009 A KR 20030066009A
Authority
KR
South Korea
Prior art keywords
bus
system bus
master
signal
arbiter
Prior art date
Application number
KR1020020006148A
Other languages
English (en)
Inventor
김정열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020020006148A priority Critical patent/KR20030066009A/ko
Publication of KR20030066009A publication Critical patent/KR20030066009A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명에 따른 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및 방법은 버스 중재기에서 시스템 버스 사용신호를 체크하여 시스템 버스의 사용여부를 판단하는 단계; 상기 판단결과, 현재 시스템 버스를 사용하지 않아서, 멀티 마스터로부터 시스템 버스 요청신호가 입력되는가를 확인하는 단계; 상기 확인결과, 멀티 마스터로부터 시스템 버스 사용요청이 있는 경우, 미리 설정된 우선 순위에 의하여 가장 높은 우선 순위의 마스터로 시스템 버스 사용을 허가하는 신호를 입력하는 단계; 상기 가장 높은 우선 순위의 마스터에서 시스템 버스의 사용이 끝나고, 버스 중재기에서 다시 시스템 버스 사용요청이 있는가를 판단하여 우선 순위에 따라 차례로 버스 사용을 허가하는 단계를 포함하여 구성되는 것을 특징으로 한다.
이 같은 본 발명에 의하면, 시스템 버스 사용 요청에 대하여 멀티 마스터들로부터 동시에 사용요청이 수신되면 미리 사용자에 의해 설정된 우선 순위에 의하여 우선 순위가 높은 마스터에 먼저 사용권한을 주어 시스템 운영에 있어서 중요한 작업을 먼저 수행할 수 있도록 하여 효율을 높일 수 있도록 멀티 마스터의 버스 사용권을 적절히 중재할 수 있는 효과가 기대된다.

Description

멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및 방법{Structure and method for bus arbitration in multi master bus system}
본 발명은 시스템 마더보드에서 멀티 마스터 보드를 사용할 경우 데이터 버스 사용권 중재방법에 관한 것으로, 사용자에 의하여 미리 선택된 우선 순위를 부여하여, 멀티 마스터 보드에 적절히 버스 사용권한을 부여할 수 있도록 하는 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및 방법에 관한 것이다.
일반적인 버스(Bus) 구조를 기반으로 하는 시스템에서, 각각의 기능을 수행하는 보드가 장착되는 슬롯은 버스를 공유하며, 모든 데이터 전송을 시스템 버스를 통하여 이루어지게 된다.
즉, 하나의 시스템 버스를 이용하여 여러 개의 보드로부터 데이터가 송수신 되어 시스템이 동작하도록 하는 것이다.
이러한 구조에서 시스템 버스는 성능을 좌우하는 중요한 요소로써, 다수의 보드로부터 시스템 버스에 데이터 송수신을 위하여 동시에 억세스 한다면, 혼란(chaos)이 발생하게 되며, 이러한 혼란을 막기 위하여 각각의 보드로부터의 시스템 버스 사용 요청에 대한 버스사용 권한을 중재(arbitration)하는 중재기(arbiter)는 중요한 장치이다.
현재의 시스템 버스 중재방법으로는 각각의 다수 보드로부터 시스템 버스 사용 요청을 수신한 중재기가 차례로 버스 사용을 요청하였는가를 각각의 보드에 묻고, 응답하는 보드에 버스 사용권한을 부여하는 방식을 일반적으로 사용하였다.
이러한 방식은 예를 들어, 3개의 슬롯 1, 슬롯 2, 슬롯 3번에 장착된 보드에서 슬롯 2, 슬롯 3번 보드로부터 버스 사용 요청이 들어왔을 때, 중재기는 슬롯 1로 버스 사용 요청을 하였는가를 묻고, 응답이 없으면 다시 슬롯 2로 슬롯 사용요청이 있었는가를 묻게 된다.
이에 따라, 슬롯 2에서 슬롯 사용 요청을 하였다는 응답을 하게 되면, 중재기는 슬롯 2에 장착된 보드에 시스템 버스 사용권한을 주게 되는 것이다.
그러나, 이러한 방식은 각 슬롯간에 시스템 버스를 사용하기 위한 우선 순위를 부여하기 어려우며, 하위에 위치한 슬롯은 앞선 슬롯의 버스 사용 요청에 밀려 오랫동안 버스 사용기회를 얻을 수 없는 문제가 발생하게 된다.
또한, 여러개의 마스터 보드를 가지는 멀티 마스터 시스템에서 각각의 마스터 보드에 시스템 버스 사용 권한을 주기 위해서는 마스터보드간의 신호충돌을 방지하면서 시스템의 중요기능을 담당하는 보드에 우선적으로 시스템 버스 사용권한을 주기위한 방법이 필요하다.
특히, 멀티 마스터 보드가 동일한 하드웨어 구조를 갖는다면 각각의 버스 요청신호 또는 버스 사용인가 신호가 같은 포트를 이용하여 인가되므로, 서로간에 충돌없이 우선순위에 따른 사용허가를 내주기위하여 메인보드에 신호 연결구조가 특별히 요구되며, 중재방법 역시 요구되는 것이다.
상기와 같은 문제를 해결하기 위해서, 본 발명은 시스템 버스의 사용권을 적절히 주기 위한 중재기를 이용하여 특히 마스터가 2개 존재하는 데이터 버스 전송구조를 가지는 시스템 버스에서 각각의 마스터에 시스템 버스 사용권한을 주기 위한 시스템 버스 구조를 제안하고, 중재기에서 각각의 마스터 보드에 우선 순위를 두어 시스템 버스 사용권을 부여하는 중재방법을 제공하는 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및 방법을 제공함에 그 목적이 있다.
도 1은 본 발명의 실시 예에 따른 멀티 마스터 버스 시스템에서의 버스 중재방법을 이용한 시스템 구조를 나타낸 블록도.
도 2는 본 발명의 실시 예에 따른 버스 중재를 위한 각 신호간의 타이밍도.
본 발명에 따른 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조는,
동일한 하드웨어구조를 갖는 멀티 마스터 버스 시스템에 있어서,
상기 멀티 마스터 각각의 시스템 버스 요청 신호의 충돌을 피하기 위하여 각각 반대로 연결되어 상대방의 신호를 반대신호로 인식하도록 하여, 시스템 버스 중재기와 연결되고,
상기 시스템 버스 중재기로부터 멀티 마스터로 입력되는 시스템 버스 사용인가신호가 각각 멀티 마스터간에 반대로 연결되는 구조로 구성되는 것을 특징으로 한다.
또한, 멀티 마스터 버스 시스템에서의 버스 중재방법은,
버스 중재기에서 시스템 버스 사용신호를 체크하여 시스템 버스의 사용여부를 판단하는 단계;
상기 판단결과, 현재 시스템 버스를 사용하지 않아서, 멀티 마스터로부터 시스템 버스 요청신호가 입력되는가를 확인하는 단계;
상기 확인결과, 멀티 마스터로부터 시스템 버스 사용요청이 있는 경우, 미리 설정된 우선 순위에 의하여 가장 높은 우선 순위의 마스터로 시스템 버스 사용을 허가하는 신호를 입력하는 단계;
상기 가장 높은 우선 순위의 마스터에서 시스템 버스의 사용이 끝나고, 버스 중재기에서 다시 시스템 버스 사용요청이 있는가를 판단하여 우선 순위에 따라 차례로 버스 사용을 허가하는 단계를 포함하여 구성되는 것을 특징으로 한다.
바람직하게, 상기 마스터보드에서 시스템 버스의 사용이 종결된 경우,
상기 시스템 버스 사용신호 및 시스템 버스 사용 요청신호를 이용하여 버스사용이 종결되었음을 나타내는 것을 특징으로 한다.
바람직하게, 상기 멀티 마스터의 시스템 버스 사용 우선순위는,
상기 시스템 버스 중재기에 컴퓨터 프로그램 언어를 이용하여 우선순위를 설정하는 프로그램을 저장 또는 시스템 관리자가 임의로 설정을 변경할 수 있는 것을 특징으로 한다.
이상과 같이 구성되는 본 발명에 따른 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및 방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 멀티 마스터 버스 시스템에서의 버스 중재방법을 이용한 시스템 구조를 나타낸 블록도이다.
도 1을 참조하면, 두개의 마스터(10, 20)가 존재하는 시스템에서 시스템 버스(40)의 사용권을 중재하기 위한 버스 중재기(30)로의 신호 연결은 메인보드(50)에서 각각의 시스템 버스 사용신호를 반대로 버스 중재기(30)로 연결하고, 버스 중재기(30)로부터 시스템 버스 사용인가신호를 반대로 연결하여 각각의 마스터 1(10)과 마스터 2(20)에 연결하는 구조를 이루고 있다.
즉, 마스터 1(10)의 시스템 버스 사용 요청 신호인 BR1과, 마스터 2(20)의 시스템 버스 사용 요청 신호인 BR2가 서로 엇갈려 연결되고, 버스 중재기(30)로 입력되는 것이다.
상기와 같이 각각의 신호를 반대로 연결하는 이유는, 상기 마스터 1(10)과 마스터 2(20)가 동일한 하드웨어 구조를 갖는다고 할 때, 각각에서 버스를 요청하는 신호는 모두 동일하게 BR1이라고 할 수 있다. 이때의 BR1을 우선 순위가 1인 신호라고 생각하면, 마스터 1(10)에서 BR1 신호를 전송하는 것은 자신이 우선 순위가1이라는 생각을 가지고 신호를 전송하는 것이지만, 다른 보드, 즉 마스터 2(20)에서는 마스터 1(10)이 전송하는 신호는 BR2라고 인식하게 되므로 우선 순위가 2번째인 신호가 발생하고 있다고 생각하는 것이다.
그러나, 결과적으로 버스 중재기에서는 BR1 신호를 받게 되므로 마스터 1(10)로 우선 순위를 주어 버스 사용권을 주게된다.
마찬가지로 마스터 2(20)에서 버스 사용요청 신호를 전송할 때도, 도 1에서의 표시 상으로 BR2라고 표시되어 있으나, 마스터 2(20)의 내부적으로는 우선 순위가 높은 BR1의 신호를 내보낸다고 생각하게 된다.
그러나, 다른 보드, 즉 마스터 1(10)에서는 마스터 2(20)의 버스 요청신호를 BR2로 인식하므로, 자신이 내보내는 BR1과의 충돌이 없게 되는 것이다.
물론, 버스중재기(30)에서도 정상적으로 마스터 2(20)로부터의 버스 요청신호를 BR2로 인식하게 된다.
이와 같이, 같은 하드웨어 구조를 가지는 멀티 마스터 시스템에서 서로간의 신호의 충돌 없이 우선 순위에 의한 시스템 버스 중재를 위하여 메인보드에서 신호를 반대로 연결하는 것은 중요한 문제인 것이다.
상기의 구조를 가지는 버스 시스템에서 시스템 버스 중재방법은 도 2와 같은 타이밍 도를 이용하여 자세히 설명할 수 있다.
도 2는 본 발명의 실시 예에 따른 버스 중재를 위한 각 신호간의 타이밍 도이다.
도 2를 참조하면, 공통적인 클럭을 입력받는 마스터1(10), 마스터 2(20)와버스 중재기(30)에서, 버스 중재기(30)는 현재 시스템 버스를 사용하는 보드가 있는가를 확인하는데, 이것은 BBSY(Bus busy) 신호를 체크하여 하이(high)인지 로우(low)인지를 확인하여 판단하게 된다.
본 발명의 실시 예에서는 액티브 로우(active low)에 의해 동작한다고 할 때, 상기 BBSY 신호가 하이(high)이면 현재 사용하는 보드가 없다는 의미가 된다.
즉, BBSY 신호가 하이가 되면, 버스 중재기(30)는 시스템 버스 사용 요청이 있었는가를 확인하게 되는 것이다.
이때, 도 2의 타이밍 도에 의하여 마스터 2(20)의 BR1이 먼저 로우가 되었고, 다음으로 마스터 1(10)의 BR1이 로우가 되었음을 알 수 있다.
그러나, 상기 먼저 시스템 버스 요청신호(BR)가 마스터 2(20)로부터 입력되었다 하더라도, 버스 중재기(30)에서는 내부적으로 마스터 1(10)과 마스터 2(20)의 시스템 버스 사용에 대한 우선 순위를 가지고 있으므로 여기서 마스터 1(10)이 우선 순위가 높다면 마스터 1(10)로 우선 순위를 주어 시스템 버스 사용인가 신호 BG1을 입력해 주는 것이다.
이것은, 마스터 2(20)로부터의 시스템 버스 사용 요청신호가 먼저 들어왔다 하더라도, 버스 중재기(30)가 BBSY 신호의 로우를 확인하고 시스템 버스 요청신호 입력을 판단하는 시점에서는 이미 마스터 1(10)로부터의 시스템 버스 사용 요청신호도 들어와 있으므로 동시에 들어와 있는 것으로 인식하여 우선 순위에 의해 마스터 1(10)에 시스템 버스 사용인가를 하는 것이다.
상기 시스템 버스 사용 인가시호(BG1)에 의하여, 마스터 1(10)은 시스템 버스를 사용하여 데이터를 송수신하고 시스템 버스 사용이 끝나면, BBSY와 BR1 신호를 하이로 만들어 표시한다.
상기 BBSY가 하이가 되면, 버스 중재기(30)는 현재 시스템 버스를 사용하지 않는 것을 판단하고, 시스템버스 사용 요청 신호를 확인하는데, 도 2에서 BR2가 계속하여 로우이므로, 마스터 2(20)에서 시스템 버스 사용을 요청했음을 알고 마스터 2에서 다시 시스템 버스 사용 허가신호 BG2를 보내어 사용하도록 한다.
마스터 2(20)에서도 시스템 버스의 사용이 끝나면 BBSY 와 BR2를 하이로 만들어 모두 사용했음을 표시하게 된다.
이상에 대한 수행을 프로그램 언어를 이용하여 구현한 예를 나타내면 다음과 같다.
/**입력**/
1. Pin 1 = clk;/*40MHz 클럭*/
2. Pin 2 = ph1;/*20MHz 클럭*/
3. Pin 3 = osyserst;/* 시스템 리셋*/
4. Pin[4..5] = [br1..2]/*버스 요구신호*/
5. Pin 6 = bbsy;/*버스 사용신호*/
/**출력**/
6. Pin[23..22] = ![lbr1..2];/*버스 요구신호 래치*/
7. Pin[21..20] = ![lbg1..2]:/*버스 사용인가신호 래치*/
8. Pin 19 = !lbbsy; /*버스 사용신호 래치*/
/** 인수 및 변수 정의**/
9. bus_busy = bbsy#lbg1#lbg2;
/**로직 인자**/
10. lbbsy.d = bbsy&!ph1;
11. lbr1.d = br1&!ph1 # lbr1&ph1;
12. 1br2.d = br2&!ph1 # lbr2&ph1;
13. lbg1.d = !bus_busy&lbr1&ph1/* 사용중이 아니고 요청이 있으면 허락 */
14. #lbg1&lbr1&ph1/* 요청이 있을때까지 대기*/
15. #lbg1&!ph1; /* C edge 로 유지 */
16. lbg2.d = !bus_busy&!lbr1&lbr2&ph1
/*사용중이 아니고 요청이 있으면 허락*/
17. #lbg2&lbr2&ph1/*요청이 있을때까지 대기*/
18. #lbg2&!ph1;/* C edge 로 유지*/
단, 상기 프로그램의 각 라인별 번호는 설명을 위하여 임의로 붙인 번호이다.
상기 프로그램에서 13번 라인은 마스터 1으로부터의 버스사용 요청에 대한 버스 사용 인가신호의 조건이며 16번은 마스터 2로부터의 버스사용 요청에 대한 버스 사용 인가신호의 조건을 나타낸 것으로, 프로그램에 의해서 볼 수 있는 바와 같이, 마스터 1의 br1 이 마스터 2의 br2보다 우선순위가 높기 때문에 마스터 1에 bg1 신호는 현재 시스템 버스가 사용중이 아니고(!bus_busy) 마스터 1으로부터의버스 요청신호가 있으며(br1) 클럭이 일치하면(ph1) 발생하여 마스터 1에서 버스를 사용할 수 있도록 하는 것이다.
반면에, bg2의 경우, bg1의 경우에 더하여 마스터 1로부터의 버스 사용 요청 신호가 없어야(!bg1) 인가되므로, 우선순위에 의한 동작을 하는 것을 볼 수 있는 것이다.
이상과 같이, 버스 중재기는 수신된 시스템 버스 사용 요청에 대하여 동시에 사용요청이 수신되면 미리 사용자에 의해 설정된 우선 순위에 의하여 우선 순위가 높은 마스터에 먼저 사용권한을 주어 시스템 운영에 있어서 중요한 작업을 먼저 수행할 수 있도록 하여 효율을 높일 수 있도록 멀티 마스터의 버스 사용권을 적절히 중재할 수 있는 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및 방법은, 멀티 마스터 버스 시스템에 있어서 공통되는 시스템 버스를 멀티 마스터가 각각 사용하고자 할 때, 버스 중재기를 두어 적절히 중재하도록 하고, 중요한 작업을 우선으로 수행할 수 있도록 중요 기능 수행 마스터를 최고 우선 순위로 하여 각각 우선 순위에 의한 중재가 가능하도록 하여 시스템 효율을 높일 수 있는 효과가 있다.

Claims (4)

  1. 동일한 하드웨어구조를 갖는 멀티 마스터 버스 시스템에 있어서,
    상기 멀티 마스터 각각의 시스템 버스 요청 신호의 충돌을 피하기 위하여 각각 반대로 연결되어 상대방의 신호를 반대신호로 인식하도록 하여, 시스템 버스 중재기와 연결되고,
    상기 시스템 버스 중재기로부터 멀티 마스터로 입력되는 시스템 버스 사용인가신호가 각각 멀티 마스터간에 반대로 연결되는 구조로 구성되는 것을 특징으로 하는 멀티마스터 버스 시스템에서의 버스 중재를 위한 구조.
  2. 버스 중재기에서 시스템 버스 사용신호를 체크하여 시스템 버스의 사용여부를 판단하는 단계;
    상기 판단결과, 현재 시스템 버스를 사용하지 않아서, 멀티 마스터로부터 시스템 버스 요청신호가 입력되는가를 확인하는 단계;
    상기 확인결과, 멀티 마스터로부터 시스템 버스 사용요청이 있는 경우, 미리 설정된 우선 순위에 의하여 가장 높은 우선 순위의 마스터로 시스템 버스 사용을 허가하는 신호를 입력하는 단계;
    상기 가장 높은 우선 순위의 마스터에서 시스템 버스의 사용이 끝나고, 버스 중재기에서 다시 시스템 버스 사용요청이 있는가를 판단하여 우선 순위에 따라 차례로 버스 사용을 허가하는 단계를 포함하여 구성되는 것을 특징으로 하는 멀티 마스터 버스 시스템에서의 버스 중재방법.
  3. 제 2항에 있어서, 상기 마스터보드에서 시스템 버스의 사용이 종결된 경우,
    상기 시스템 버스 사용신호 및 시스템 버스 사용 요청신호를 이용하여 버스사용이 종결되었음을 나타내는 것을 특징으로 하는 멀티 마스터 버스 시스템에서의 버스 중재방법.
  4. 제 2항에 있어서, 상기 멀티 마스터의 시스템 버스 사용 우선순위는,
    상기 시스템 버스 중재기에 컴퓨터 프로그램 언어를 이용하여 우선순위를 설정하는 프로그램을 저장 또는 시스템 관리자가 임의로 설정을 변경할 수 있는 것을 특징으로 하는 멀티 마스터 버스 시스템에서의 버스 중재방법.
KR1020020006148A 2002-02-04 2002-02-04 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법 KR20030066009A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020006148A KR20030066009A (ko) 2002-02-04 2002-02-04 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020006148A KR20030066009A (ko) 2002-02-04 2002-02-04 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법

Publications (1)

Publication Number Publication Date
KR20030066009A true KR20030066009A (ko) 2003-08-09

Family

ID=32220336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020006148A KR20030066009A (ko) 2002-02-04 2002-02-04 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법

Country Status (1)

Country Link
KR (1) KR20030066009A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583455B1 (ko) * 2004-02-23 2006-05-26 삼성전자주식회사 프로그램 가능한 간단한 하드웨어 구조를 갖는 버스 중재기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025070A (ko) * 1994-12-30 1996-07-20 구자홍 다중 버스 마스터간의 버스중재방법
JP2000132505A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Ind Co Ltd バスアクセス方法および装置とその利用装置およびシステム
JP2001273248A (ja) * 2000-03-24 2001-10-05 Canon Inc バス制御装置及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025070A (ko) * 1994-12-30 1996-07-20 구자홍 다중 버스 마스터간의 버스중재방법
JP2000132505A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Ind Co Ltd バスアクセス方法および装置とその利用装置およびシステム
JP2001273248A (ja) * 2000-03-24 2001-10-05 Canon Inc バス制御装置及びその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583455B1 (ko) * 2004-02-23 2006-05-26 삼성전자주식회사 프로그램 가능한 간단한 하드웨어 구조를 갖는 버스 중재기

Similar Documents

Publication Publication Date Title
US5129090A (en) System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration
US5127089A (en) Synchronous bus lock mechanism permitting bus arbiter to change bus master during a plurality of successive locked operand transfer sequences after completion of current sequence
US6272580B1 (en) Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system
JPS61500512A (ja) 改良されたアクセス調停スキ−ム
JPH0467224B2 (ko)
KR20070114179A (ko) 고주파수 중재자를 통해 사이클마다 복수의 버스 중재를수행하는 스위치 매트릭스 시스템
JP3084218B2 (ja) 通信方法及び同期通信システム
US20200341934A1 (en) Multiple master, multi-slave serial peripheral interface
JPH04268938A (ja) データ処理装置およびメモリコントローラ
US20080059674A1 (en) Apparatus and method for chained arbitration of a plurality of inputs
US20090228616A1 (en) Sharing Bandwidth of a Single Port SRAM Between at Least One DMA Peripheral and a CPU Operating with a Quadrature Clock
JPH0683763A (ja) 中央アービタをスレーブアービタに変換する方法およびシステム
JP2708289B2 (ja) アクセス要求仲裁装置
US9003092B2 (en) System on chip bus system and a method of operating the bus system
KR0155269B1 (ko) 버스 중재방법 및 그 장치
JPH10143467A (ja) データ処理システムにおいてバス所有権を調停するための方法および装置
KR20030066009A (ko) 멀티 마스터 버스 시스템에서의 버스 중재를 위한 구조 및방법
US7162557B2 (en) Competition arbitration system
KR100630693B1 (ko) 소비 전력을 절감시키는 버스 중재 시스템 및 방법
US5241629A (en) Method and apparatus for a high performance round robin distributed bus priority network
CN114461550A (zh) 基于i2c通信的多主控设备访问仲裁系统及方法
JPH0210459A (ja) バス使用権決定方式
US5872937A (en) System for optimizing bus arbitration latency and method therefor
US20050216646A1 (en) Arbitration method of a bus bridge
KR100605867B1 (ko) 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application