JPH07244635A - バス使用権調停回路及び方法 - Google Patents

バス使用権調停回路及び方法

Info

Publication number
JPH07244635A
JPH07244635A JP6296827A JP29682794A JPH07244635A JP H07244635 A JPH07244635 A JP H07244635A JP 6296827 A JP6296827 A JP 6296827A JP 29682794 A JP29682794 A JP 29682794A JP H07244635 A JPH07244635 A JP H07244635A
Authority
JP
Japan
Prior art keywords
bus
priority
signal
usage right
use right
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6296827A
Other languages
English (en)
Inventor
Masami Sato
正美 佐藤
Yuichi Goto
裕一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
PFU Ltd
Original Assignee
Fujitsu Ltd
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, PFU Ltd filed Critical Fujitsu Ltd
Priority to JP6296827A priority Critical patent/JPH07244635A/ja
Priority to US08/354,169 priority patent/US5583999A/en
Priority to GB9424868A priority patent/GB2285726B/en
Publication of JPH07244635A publication Critical patent/JPH07244635A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Abstract

(57)【要約】 【目的】バスマスタ数や物理的な位置制限を受けること
なくシステムが変更された場合にも対応できるバス使用
権調停回路及び方法を提供する。 【構成】複数の優先順位判定手段１１は各バスマスタ２
からのバス使用権要求信号に基づき各バスマスタのバス
使用権の優先順位を判定してバス使用権信号を生成す
る。バス使用権要求信号分配手段１３は各バスマスタか
らのバス使用権要求信号を複数の優先順位判定手段の内
のいずれか１つ以上の優先順位判定手段に分配すべきか
を指示する分配信号に基づき各バス使用権要求信号を１
つ以上の優先順位判定手段に分配する。制御手段１５は
分配信号をバス使用権要求信号分配手段に供給し分配信
号に基づく１つ以上の優先順位判定手段を動作させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数のバスマスタの各
々のバス使用権を調停するバス使用権調停回路及びバス
使用権調停方法に関する。
【０００２】
【従来の技術】近年、通信システム及び入出力装置の処
理が高速化するにつれて、コンピュータシステムのバス
に接続されるバスマスタの処理も高速化してきた。従っ
て、高速に処理を行う通信システム及び入出力装置と低
速に処理を行う通信システム及び入出力装置とが混在し
て前記バスに接続されている。
【０００３】一方では、前記コンピュータシステムが多
様化されて、通信システムや入出力装置が様々な組み合
せによって１つのバスに接続されている。各バスマスタ
は前記１つのバスを使用するため、各バスマスタにはバ
ス使用権が割り当てられる。前記各バスマスタのバス使
用権の割り当ては、複数のバスマスタの各々からのバス
使用権要求信号に対してバス使用権の調停を行うバス使
用権調停回路によって行われる。
【０００４】複数のバスマスタの各々は互いに異なるデ
ータ転送速度をもつ。各バスマスタはデータを定められ
た時間内に転送しなければならない。このため、前記バ
ス使用権調停回路は、各バスマスタのバス使用権の割り
当てを柔軟に変更する必要がある。
【０００５】ここで、前記バス使用権の割り当てが詳細
に説明される。前記バス使用権調停回路１０ａは、図１
７に示すように優先順位判定回路１１ａと使用権保持回
路１２ａとから構成される。前記優先順位判定回路１１
ａは、論理演算によって前記各バスマスタのバス使用権
の割り当てを決定する。
【０００６】前記優先順位判定回路１１ａはリニア方
式、ラウンドロビン方式のいずれかを用いる。前記リニ
ア方式は、各バスマスタのバス使用権に優先順位をつけ
る方式である。前記ラウンドロビン方式はバスサイクル
毎に各バスマスタのバス使用権を均等に割り当てる方式
である。
【０００７】そして、図１８に示すように各バスマスタ
がバス使用権要求信号を前記バス使用権調停回路１０ａ
に与えると、バス使用権調停回路１０ａは、前記複数の
バスマスタのいずれか１つのバスマスタのみがバス使用
権を獲得するための、バス使用権信号を出力する。
【０００８】バス使用権を獲得したバスマスタのバスサ
イクルが開始される。そして、バススレーブからのバス
使用権を獲得したバスマスタを認識したことを示すアッ
ク応答ＡＣＫによって前記バスサイクルが終了する。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
バス使用権調停回路１０ａにおいては、前記優先順位判
定回路１１ａは設計されたときに各バスマスタのバス使
用権の割り当てを決定している。このため、次のような
問題があった。
【００１０】前記リニア方式が採用された場合には、デ
ータの転送速度が速いバスマスタは優先順位の高い場所
に接続される。すなわち、バスマスタは物理的な位置に
よる制約を受ける。
【００１１】また、ラウンドロビン方式が採用された場
合には、バス使用権は各バスマスタに均等にわたる。こ
のため、バスマスタはどの位置に接続されてもよい。し
かし、バス転送能力が各バスマスタに均等に割り当てら
れる。このため、最下位になったバスマスタは、バス使
用権を獲得するためにバスマスタ数から１を引いた数に
対応するバスサイクル数分だけ待たなければならない。
【００１２】しかし、各バスマスタは一定時間にデータ
転送しなければならないという制約がある。このため、
最大転送能力が前記定められた時間に限られる。このこ
とから、バスマスタの数が制限される。
【００１３】このように、従来のバス使用権調停回路で
は、バスの使用権の割り当てに応じてバスマスタ数や物
理的な接続位置が制限された。また、他のコンピュータ
システムのバスにバス使用権調停回路を流用することが
できなかった。
【００１４】本発明の目的は、バスマスタ数や物理的な
位置に制限されず、しかもコンピュータシステムが変更
された場合にも対応できるバス使用権調停回路及び方法
を提供する。
【００１５】
【課題を解決するための手段】本発明は、前記課題を解
決するために下記の構成とした。図１は本発明の原理図
である。
【００１６】本発明のバス使用権調停回路は、複数のバ
スマスタ２の各々から供給されるバス使用権要求信号に
基づき複数のバスマスタ内でバス使用権を調停しバス使
用権を獲得したバスマスタ２にバス使用権信号を出力す
るものであって、前記複数のバスマスタ２の各々からの
バス使用権要求信号に基づき各バスマスタのバス使用権
の優先順位を判定することにより前記バス使用権信号を
生成する複数の優先順位判定手段１１と、前記複数のバ
スマスタ２の各々からのバス使用権要求信号を前記複数
の優先順位判定手段１１の内のいずれか１つ以上の優先
順位判定手段に分配すべきかを指示する分配信号に基づ
き前記各バス使用権要求信号を前記１つ以上の優先順位
判定手段に分配するバス使用権要求信号分配手段１３
と、前記分配信号を前記バス使用権要求信号分配手段１
３に供給し前記分配信号に基づく前記１つ以上の優先順
位判定手段１１を動作させる制御手段１５とを備えてい
ることである（請求項１に対応）。
【００１７】以下、各構成要件について説明する。 （優先順位判定手段）複数の優先順位判定手段１１は前
記複数のバスマスタ２の各々からのバス使用権要求信号
に基づき各バスマスタのバス使用権の優先順位を判定す
ることにより前記バス使用権信号を生成するもので、例
えば論理回路から構成される。 （バス使用権要求信号分配手段）バス使用権要求信号分
配手段１３は前記複数のバスマスタ２の各々からのバス
使用権要求信号を前記複数の優先順位判定手段の内のい
ずれか１つ以上の優先順位判定手段に分配すべきかを指
示する分配信号に基づき前記各バス使用権要求信号を前
記１つ以上の優先順位判定手段に分配するもので、例え
ば論理回路から構成される。 （制御手段）制御手段１５は前記分配信号を前記バス使
用権要求信号分配手段１３に供給し前記分配信号に基づ
く前記１つ以上の優先順位判定手段１１を動作させるも
ので、例えば、制御レジスタなどを含む。
【００１８】＜本発明における付加的構成＞本発明のバ
ス使用権調停回路は、前記必須の構成要素からなるが、
その構成要素が具体的に以下のような場合であっても成
立する。
【００１９】その付加的構成要素とは、前記制御手段１
５により動作された１つ以上の優先順位判定手段１１か
ら供給されるバス使用権信号を保持し保持されたバス使
用権信号をバス使用権を獲得したバスマスタに出力する
バス使用権信号保持手段１２を備えていることである
（請求項２に対応）。
【００２０】他の付加的構成要素とは、前記制御手段１
５が、前記バス使用権要求信号分配手段１３から分配さ
れるバス使用権要求信号に基づき前記１つ以上の優先順
位判定手段１１の動作を指示するためのイネーブル信号
を発生する優先順位判定イネーブル手段１４を備えてい
ることである（請求項３に対応）。
【００２１】他の付加的構成要素とは、前記制御手段１
５が、前記分配信号として前記複数のバス使用権要求信
号の情報量に対応した複数ビット情報を記憶するととも
に各ビットの値によって各バス使用権要求信号を分配す
べき優先順位判定手段１１を指定する制御記憶手段を備
えていることである（請求項４に対応）。
【００２２】他の付加的構成要素とは、前記複数の優先
順位判定手段１１の各々が、前記複数のバスマスタ２に
対してバス使用権の優先順位を均等に割り当てるための
順位情報を格納するプライオリティ記憶手段、前記プラ
イオリティ記憶手段に記憶された順位情報に基づきバス
サイクル毎にバス使用権信号を各バスマスタに均等に割
り当てるラウンドロビン手段とを備えていることである
（請求項５に対応）。
【００２３】他の付加的構成要素とは、前記プライオリ
ティ記憶手段が、前記順位情報として以前のバスサイク
ルで前記バスを使用したバスマスタのためのバス使用権
信号を格納することである（請求項６に対応）。
【００２４】他の付加的構成要素とは、前記ラウンドロ
ビン手段が、前記複数のバスマスタと同数のプライオリ
ティエンコーダからなる。各プライオリティエンコーダ
が、自己に対応するバスマスタのバス使用権の優先順位
が最上位となる優先レベルをもち、前記プライオリティ
記憶手段に記憶された以前のバスサイクルでのバス使用
権信号に基づき順番に選択されることである（請求項７
に対応）。
【００２５】他の付加的構成要素とは、前記以前のバス
サイクルの次のバスサイクルにおいて、前記以前にバス
を使用したバスマスタの優先順位が最下位になるプライ
オリティ記憶手段が選択されることである（請求項８に
対応）。
【００２６】他の付加的構成要素とは、前記制御記憶手
段が、さらに、前記各優先順位判定手段１１に設けられ
た前記複数のプライオリティエンコーダの各々を順番に
選択するラウンドロビン動作といずれか１つのプライオ
リティエンコーダを固定的に選択するリニア動作との切
り換えを行う切換信号を記憶し、前記プライオリティ記
憶手段は前記切換信号に対応する動作を行うことである
（請求項９に対応）。
【００２７】他の付加的構成要素とは、前記複数の優先
順位判定手段１１の内の２つの優先順位判定手段につい
て、一方の優先順位判定手段が、前記分配信号により入
力された各バス使用権要求信号に対応するバスマスタに
対して前記切換信号によるラウンドロビン動作によりバ
ス使用権の優先順位を均等に割り当てる。
【００２８】他方の優先順位判定手段が、前記分配信号
により入力された各バス使用権要求信号に対応するバス
マスタに対して前記切換信号によるリニア動作によりバ
ス使用権の優先レベルをもたせることである（請求項１
０に対応）。
【００２９】また、本発明のバス使用権調停方法は、図
２に示すように複数のバスマスタの各々から供給される
バス使用権要求信号に基づき複数のバスマスタ内でバス
使用権を調停しバス使用権を獲得したバスマスタにバス
使用権信号を出力する。
【００３０】バス使用権調停方法は、判定ステップ、分
配ステップ、制御ステップとを備える（請求項１１に対
応）。前記判定ステップは、前記複数のバスマスタの各
々からのバス使用権要求信号に基づき複数の優先順位判
定部によって各バスマスタのバス使用権の優先順位を判
定することにより前記バス使用権信号を生成する。
【００３１】前記分配ステップは、前記複数のバスマス
タの各々からのバス使用権要求信号を前記複数の優先順
位判定部の内のいずれか１つ以上の優先順位判定部に分
配すべきかを指示する分配信号に基づき前記各バス使用
権要求信号を前記１つ以上の優先順位判定部に分配す
る。
【００３２】前記制御ステップは、前記分配信号を生成
し前記分配信号に基づく前記１つ以上の優先順位判定部
を動作させる。 ＜本発明における付加的構成＞本発明のバス使用権調停
方法は、前記必須の工程からなるが、その工程が具体的
に以下のような場合であっても成立する。
【００３３】その付加的工程とは、前記動作された１つ
以上の優先順位判定部から供給されるバス使用権信号を
保持し保持されたバス使用権信号をバス使用権を獲得し
たバスマスタに出力する保持ステップを備えることであ
る（請求項１２に対応）。
【００３４】他の付加的工程とは、前記制御ステップ
が、前記分配されるバス使用権要求信号に基づき前記１
つ以上の優先順位判定部の動作を指示するためのイネー
ブル信号を発生するイネーブルステップを備えることで
ある（請求項１３に対応）。
【００３５】他の付加的工程とは、前記制御ステップ
が、前記分配信号として前記複数のバス使用権要求信号
の情報量に対応した複数ビット情報を記憶するとともに
各ビットの値によって各バス使用権要求信号を分配すべ
き優先順位判定部を指定することである（請求項１４に
対応）。
【００３６】他の付加的工程とは、前記複数の優先順位
判定部の各々の判定ステップが、前記複数のバスマスタ
に対してバス使用権の優先順位を均等に割り当てるため
の順位情報をプライオリティ記憶部に格納する格納ステ
ップと、前記プライオリティ記憶部に記憶された順位情
報に基づきラウンドロビン部によってバスサイクル毎に
バス使用権信号を各バスマスタに均等に割り当てるラウ
ンドロビンステップとを備えることである（請求項１５
に対応）。
【００３７】他の付加的工程とは、前記格納ステップ
が、前記順位情報として以前のバスサイクルで前記バス
を使用したバスマスタのためのバス使用権信号を格納す
ることである（請求項１６に対応）。
【００３８】他の付加的工程とは、前記ラウンドロビン
部が、前記複数のバスマスタと同数のプライオリティエ
ンコーダからなる。各プライオリティエンコーダが、自
己に対応するバスマスタのバス使用権の優先順位が最上
位となる優先レベルをもち、前記記憶された以前のバス
サイクルでのバス使用権信号に基づき順番に選択される
ことである（請求項１７に対応）。
【００３９】他の付加的工程とは、前記以前のバスサイ
クルの次のバスサイクルにおいて、前記以前にバスを使
用したバスマスタの優先順位が最下位になるプライオリ
ティ記憶部が選択されることである（請求項１８に対
応）。
【００４０】他の付加的工程とは、前記制御ステップ
が、さらに、前記各優先順位判定部に設けられた前記複
数のプライオリティエンコーダの各々を順番に選択する
ラウンドロビン動作といずれか１つのプライオリティエ
ンコーダを固定的に選択するリニア動作との切り換えを
行う切換信号を記憶し、前記プライオリティ記憶部が、
前記切換信号に対応する動作を行うことである（請求項
１９に対応）。
【００４１】他の付加的工程とは、前記複数の優先順位
判定部の内の２つの優先順位判定部について、一方の優
先順位判定部が、前記分配信号により入力された各バス
使用権要求信号に対応するバスマスタに対して前記切換
信号によるラウンドロビン動作によりバス使用権の優先
順位を均等に割り当てる。
【００４２】他方の優先順位判定部が、前記分配信号に
より入力された各バス使用権要求信号に対応するバスマ
スタに対して前記切換信号によるリニア動作によりバス
使用権の優先レベルをもたせることである（請求項２０
に対応）。
【００４３】
【作用】本発明によれば、まず、バス使用権要求信号は
複数のバスマスタからバス使用権要求信号分配手段に供
給される。制御手段はバス使用権要求信号分配手段に分
配信号を供給すると、バス使用権要求信号分配手段は分
配信号に基づき複数のバス使用権要求信号をいずれかの
１つ以上の優先順位判定手段に分配する。
【００４４】そして、前記制御手段はバス使用権要求信
号が分配された１つ以上の優先順位判定手段を動作させ
る。このように、分配信号によってバスの使用権は柔軟
に分配され、複数のバスマスタのバス使用権の優先順位
はプログラマブルに設定される。このため、最下位のバ
スマスタでも長い時間にわたって待つ必要がなくなる。
【００４５】これにより、バスマスタ数やバスマスタの
物理的な接続位置が制限されなくなる。また、バス使用
権調停回路はコンピュータシステムの変更に対応でき、
さらに、別のコンピュータシステムに対しても流用する
ことができる。
【００４６】例えばバス使用権要求信号分配手段は第１
の優先順位判定手段に第１のバス使用権要求信号を分配
し、第２の優先順位判定手段に第２のバス使用権要求信
号を分配し、第３の優先順位判定手段に第３のバス使用
権要求信号を分配する。
【００４７】これらの優先順位判定手段はバスの使用権
の優先順位を判定することによりバス使用権信号を生成
する。これにより、バスの使用権の優先順位は第１のバ
スマスタ、第２のバスマスタ、第３のバスマスタとリニ
ア方式と同じになる。
【００４８】また、バス使用権要求信号分配手段は第１
の優先順位判定手段に第３のバス使用権要求信号を分配
し、第２の優先順位判定手段に第２のバス使用権要求信
号を分配し、第３の優先順位判定手段に第１のバス使用
権要求信号を分配する。
【００４９】これにより、バスの使用権の優先順位は第
３のバスマスタ、第２のバスマスタ、第１のバスマスタ
となる。さらに、バス使用権要求信号分配手段は第１の
優先順位判定手段に第１のバス使用権要求信号を分配
し、第２の優先順位判定手段に第２及び第３のバス使用
権要求信号を分配する。このとき、これらの優先順位判
定手段がラウンドロビン方式によりバス使用権の優先順
位を判定している場合には、バスの使用権の優先順位に
ついて、第１のバスマスタが優先レベルをもち、第２の
バスマスタと第３のバスマスタとが均等に割り当てられ
る。
【００５０】また、バス使用権信号保持手段１２は動作
された１つ以上の優先順位判定手段１１からのバス使用
権信号を保持し保持されたバス使用権信号をバス使用権
を獲得したバスマスタに出力するので、そのバスマスタ
はバスを使用できる。
【００５１】また、優先順位判定イネーブル手段１４は
バス使用権要求信号分配手段１３から分配されるバス使
用権要求信号に基づきイネーブル信号を発生するので、
１つ以上の優先順位判定手段１１を動作できる。
【００５２】さらに、制御記憶手段は分配信号として複
数ビット情報を記憶し各ビットの値によって各バス使用
権要求信号を分配すべき優先順位判定手段１１を指定す
るので、分配信号によってバスの使用権は柔軟に分配さ
れ、複数のバスマスタのバス使用権の優先順位はプログ
ラマブルに設定される。
【００５３】また、ラウンドロビン手段はプライオリテ
ィ記憶手段に記憶された順位情報に基づきバスサイクル
毎にバス使用権信号を各バスマスタに均等に割り当てる
ので、ラウンドロビン動作を行うことができる。
【００５４】前記プライオリティ記憶手段は前記順位情
報として以前のバスサイクルで前記バスを使用したバス
マスタのためのバス使用権信号を格納することができ
る。各プライオリティエンコーダが、自己に対応するバ
スマスタのバス使用権の優先順位が最上位となる優先レ
ベルをもち、前記プライオリティ記憶手段に記憶された
以前のバスサイクルでのバス使用権信号に基づき順番に
選択されることでラウンドロビン動作が行える。
【００５５】前記以前のバスサイクルの次のバスサイク
ルにおいて、前記以前にバスを使用したバスマスタの優
先順位が最下位になるプライオリティ記憶手段が選択さ
れることでラウンドロビン動作が行える。
【００５６】前記プライオリティ記憶手段が前記制御記
憶手段に記憶された切換信号に対応する動作を行う。す
なわち、各優先順位判定手段１１に設けられた複数のプ
ライオリティエンコーダの各々を順番に選択するラウン
ドロビン動作といずれか１つのプライオリティエンコー
ダを固定的に選択するリニア動作とを選択動作させるこ
とができる。
【００５７】前記複数の優先順位判定手段１１の内の２
つの優先順位判定手段について、一方の優先順位判定手
段がラウンドロビン動作を行い、また、同時に他方の優
先順位判定手段がリニア動作を行うことができる。
【００５８】
【実施例】以下、本発明の具体的な実施例を説明する。 ＜実施例１＞本発明の実施例１に従ったバス使用権調停
回路及びバス制御装置が説明される。図３は前記バス使
用権調停回路及びバス制御装置を含むバス制御システム
を示す構成図である。
【００５９】図３において、バス１には複数のバスマス
タ２−１〜２−ｎ、バススレーブ３、バス制御装置４と
が接続されている。前記バス制御装置４はバス１を制御
するものであり、バス使用権調停回路１０を有してい
る。
【００６０】前記複数のバスマスタ２−１〜２−ｎの各
々は、前記バス使用権調停回路１０にバス使用権要求信
号を発行する。前記バス使用権調停回路１０は複数のバ
スマスタ２−１〜２−ｎからのバス使用権要求信号に基
づき複数のバスマスタ２−１〜２−ｎの内でバス１の使
用権を調停し調停されたバスマスタにバス使用権信号を
出力する。
【００６１】前記バススレーブ３は前記バス使用権信号
に従ってバス１を介してバス使用権を獲得したバスマス
タによりアクセスされる。図４は本発明の実施例１に従
った前記バス使用権調停回路を示す構成ブロック図であ
る。前記バス使用権調停回路１０は、例えば８個のバス
マスタ２−１〜２−８のバス１の使用権を調停する。
【００６２】前記バス使用権調停回路１０は、各バスマ
スタのバス使用権を調停するために、ラウンドロビン方
式、あるいはリニア方式を用いる。図５は前記ラウンド
ロビン方式のフォーマットを示す図である。図５に示し
た例では、例えば３つのバスマスタがラウンドロビン方
式によりバス使用権を獲得する。この場合、前記バス使
用権調停回路１０は、バス使用権をバスマスタ２−１，
２−２，２−３の順番に均等に割り当てる。
【００６３】従って、最初のバスサイクルでは、前記バ
ス使用権調停回路１０は、３つのバスマスタのバス使用
権を調停しバスマスタ２−１にバス使用権信号を出力す
る。バスマスタ２−１はバス使用権を獲得する。
【００６４】次のバスサイクルでは、バスマスタ２−２
が最上位となり、バスマスタ２−１が最下位になる。こ
のため、バスマスタ２−２はバス使用権を獲得する。前
記バス使用権調停回路１０は、ラウンドロビン方式によ
りバスサイクル毎にバス使用権をサイクリックにバスマ
スタ２−１からバスマスタ２−３まで切り換える。
【００６５】図６はリニア方式のフォーマットを示す図
である。リニア方式は複数のバスマスタの各々に対して
バス使用権に優先レベルを持つ。前記バス使用権調停回
路１０は、リニア方式により最初の３バスサイクルにわ
たって例えば３つのバスマスタのバス使用権を調停しバ
スマスタ２−１にバス使用権信号を出力する。バスマス
タ２−１は最初の３バスサイクルにわたってバス使用権
を獲得する。
【００６６】前記バス使用権調停回路１０は、次の３つ
のバスサイクルにわたって３つのバスマスタのバス使用
権を調停する。バスマスタ２−２は次の３つのバスサイ
クルにわたってバス使用権を獲得する。
【００６７】前記バス使用権調停回路１０は、図４に示
したように優先順位判定回路１１−１，１１−２、バス
使用権信号保持回路１２、バス使用権要求信号分配回路
１３、優先順位判定イネーブル回路１４、制御レジスタ
１５、バスプロトコル制御回路１８とから構成される。
【００６８】前記バス使用権要求信号分配回路１３は例
えば８つのバスマスタ２−１〜２−８から供給されるバ
ス使用権要求信号を、前記制御レジスタ１５から出力さ
れる分配信号に基づき優先順位判定回路１１−１，１１
−２に分配する。
【００６９】図７は前記バス使用権要求信号分配回路１
３を示す構成図である。図７において、バス使用権要求
信号分配回路１３は、各々のバス使用権要求信号ＲＥｉ
に対応して２つのＡＮＤゲート１３１−ｉｊと、１つの
インバータ１３２−ｉとを有する。
【００７０】ここで、ｉは１から８までのいずれかの値
である。ｊは１又は２である。なお、前記バス使用権要
求信号はバスリクエストとも呼ばれる。ＡＮＤゲート１
３１−ｉ１はバス使用権要求信号ＲＥｉと前記分配信号
との論理積を求める。ＡＮＤゲート１３１−ｉ１は前記
論理積出力としてバス使用権要求信号ＲＥｉ−１を優先
順位判定回路１１−１に出力する。
【００７１】ＡＮＤゲート１３１−ｉ２には前記分配信
号を反転するインバータ１３２−ｉが接続される。ＡＮ
Ｄゲート１３１−ｉ２はバス使用権要求信号ＲＥｉとイ
ンバータ１３２−ｉにより反転された分配信号との論理
積を求める。
【００７２】ＡＮＤゲート１３１−ｉ２は前記論理積出
力としてバス使用権要求信号ＲＥｉ−２を優先順位判定
回路１１−２に出力する。なお、前記分配信号は前記８
つのバス使用権要求信号ＲＥ１〜ＲＥ８の数に等しい８
ビットをもつ信号である。
【００７３】図８は前記優先順位判定イネーブル回路１
４を示す構成図である。図８において、優先順位判定イ
ネーブル回路１４はＯＲゲート１４１，１４２と論理回
路１４３とから構成される。前記ＯＲゲート１４１は前
記バス使用権要求信号分配回路１３から供給される８つ
のバス使用権要求信号ＲＥｉ−１（ｉ＝１〜８）の論理
和を求める。前記ＯＲゲート１４１は前記論理和出力と
して優先順位判定イネーブル信号ＥＮ１を優先順位判定
回路１１−１に出力する。
【００７４】前記ＯＲゲート１４２は前記バス使用権要
求信号分配回路１３から供給される８つのバス使用権要
求信号ＲＥｉ−２（ｉ＝１〜８）の論理和を求める。前
記論理回路１４３はＯＲゲート１４２の出力とＯＲゲー
ト１４１の出力を反転した反転出力との論理積を求め
る。前記論理回路１４３は前記論理積出力として優先順
位判定イネーブル信号ＥＮ２を前記優先順位判定回路１
１−２に出力する。
【００７５】前記制御レジスタ１５は、８つのバス使用
権要求信号を優先順位判定回路１１−１，１１−２のい
ずれかに分配するかを指示するための８ビットの前記分
配信号を記憶する。
【００７６】また、制御レジスタ１５は前記優先順位判
定回路１１−１，１１−２に有するプライオリティレジ
スタ１７−１，１７−２を動作又は停止するための切換
信号を記憶する。前記切換信号は２ビットからなる。前
記制御レジスタ１５にはバス１からデータパスが書き込
まれる。
【００７７】図９は前記優先順位判定回路を示す構成図
である。前記優先順位判定回路１１−１，１１−２は、
前記ラウンドロビン方式によって各バスマスタのバス使
用権の優先順位を判定する。
【００７８】前記優先順位判定回路１１−１は、図９に
示すようにプライオリティレジスタ１７−１、ラウンド
ロビン部１９とからなる。ラウンドロビン部１９は８つ
の第１から第８のプライオリティエンコーダ１９−１〜
１９−８からなる。
【００７９】なお、前記優先順位判定回路１１−２も、
プライオリティレジスタ１７−２、ラウンドロビン部１
９からなる。図１０は前記第１のプライオリティエンコ
ーダを示す図である。図１０では、優先順位判定回路１
１−１に設けられる第１のプライオリティエンコーダ１
９−１が示される。なお、図示してないが、図１０に示
される第１のプライオリティエンコーダ１９−１は優先
順位判定回路１１−２にも設けられる。
【００８０】前記第１のプライオリティエンコーダ１９
−１はインバータ１１１−ｉとＡＮＤゲート１１２−ｉ
を有している。ｉは１から８までの値である。ｊは１か
ら７までの値である。
【００８１】前記第１のプライオリティエンコーダ１９
−１はバス使用権要求信号ＲＥ１−１に対して優先レベ
ルをもたせている。すなわち、バス使用権要求信号ＲＥ
１−１はそのままバス使用権信号ＢＧ１−１として出力
される。最下位にバス使用権要求信号ＲＥ８−１が設定
される。
【００８２】前記インバータ１１１−ｉはバス使用権要
求信号ＲＥｉ−１を反転する。ＡＮＤゲート１１２−１
はインバータ１１１−１によるバス使用権要求信号ＲＥ
１−１の反転出力とバス使用権要求信号ＲＥ２−１との
論理積を求める。ＡＮＤゲート１１２−１は論理積出力
としてバス使用権信号ＢＧ２−１をバス使用権信号保持
回路１２に出力する。
【００８３】ＡＮＤゲート１１２−２は、インバータ１
１１−１によるバス使用権要求信号ＲＥ１−１の反転出
力とインバータ１１１−２によるバス使用権要求信号Ｒ
Ｅ２−１の反転出力とバス使用権要求信号ＲＥ３−１と
の論理積を求める。ＡＮＤゲート１１２−２は論理積出
力としてバス使用権信号ＢＧ３−１をバス使用権信号保
持回路１２に出力する。
【００８４】前記ＡＮＤゲート１１２−７はインバータ
１１１−ｉによるバス使用権要求信号ＲＥｉ−１（ｉ＝
１〜７）の反転出力（図１０中ではＲＥｉ−１の上にバ
ーを付加した。）とバス使用権要求信号ＲＥ８−１との
論理積を求める。ＡＮＤゲート１１２−７は論理積出力
としてバス使用権信号ＢＧ８−１をバス使用権信号保持
回路１２に出力する。
【００８５】図１１は前記第２のプライオリティエンコ
ーダを示す図である。前記第２のプライオリティエンコ
ーダ１９−２はバス使用権要求信号ＲＥ２−１に対して
優先レベルをもたせている。
【００８６】すなわち、バス使用権要求信号ＲＥ２−１
はそのままバス使用権信号ＢＧ２−１として出力され
る。最下位にバス使用権要求信号ＲＥ１−１が設定され
る。前記第２のプライオリティエンコーダ１９−２もイ
ンバータ１１１−ｉとＡＮＤゲート１１２−ｊを有して
構成される。
【００８７】同様に、図示しないが、第ｎのプライオリ
ティエンコーダ１９−ｎはバス使用権要求信号ＲＥｎ−
１に対して優先レベルをもたせている。最下位にバス使
用権要求信号ＲＥ（ｎ−１）−１が設定される。ここ
で、ｎは３から８までの値である。
【００８８】前記８つのプライオリティエンコーダ１９
−１〜１９−８のいずれか１つは前記プライオリティレ
ジスタ１７−１，１７−２に格納された値によって選択
される。前記選択されたプライオリティエンコーダは、
入力される各バス使用権要求信号に対して優先順位を比
較する。
【００８９】前記プライオリティレジスタ１７−１，１
７−２にセットされる値は、前記バスプロトコル制御回
路１８から供給されるセット信号と前記優先順位判定イ
ネーブル回路１４からの優先順位判定イネーブル信号と
の論理積によって決定される。
【００９０】前記バスプロトコル制御回路１８は、前記
プライオリティレジスタ１７−１，１７−２に前記セッ
ト信号として前記バス１を１つ前のバスサイクルで使用
したバスマスタ２のバス使用権信号をバスサイクル毎に
出力する。前記バス使用権信号はバスグラントとも呼ば
れる。
【００９１】次のバスサイクルにおいては、前記プライ
オリティレジスタ１７−１，１７−２に格納されたバス
使用権信号に基づき、バス１を１つ前のバスサイクルで
使用したバスマスタ２の優先順位が最下位になるプライ
オリティエンコーダが選択される。
【００９２】さらに、プライオリティレジスタ１７−
１，１７−２に以前のバスサイクルで使用したバスマス
タ２のバス使用権信号を記憶するために内部のバス使用
権信号と初期値として入力される固定値とがマルチプレ
クスされて入力される。
【００９３】８つの第１から第８のプライオリティエン
コーダ１９−１〜１９−８の各々は、前記プライオリテ
ィレジスタにセットされた値によって順番に選択される
ので、前記ラウンドロビン方式が実現される。
【００９４】また、プライオリティレジスタ１７−１，
１７−２の動作が停止した場合には、プライオリティレ
ジスタ１７−１，１７−２はリニア方式を実現するため
に１つのプライオリティエンコーダのみを選択する。
【００９５】また、前記バスプロトコル制御回路１８
は、バス制御信号を監視することによりバスサイクルを
認識する。前記バスプロトコル制御回路１８は、バス使
用権信号保持回路１２にバス使用権信号を保持させると
ともにバス使用権信号を読み出すための読出信号を与え
る。前記バスプロトコル制御回路１８は、前記制御レジ
スタ１５にバスアクセスによって出力される制御レジス
タ書き込み信号を出力する。
【００９６】図１２は前記バス使用権信号保持回路１２
を示す構成図である。バス使用権信号保持回路１２は優
先順位判定回路１１−１，１１−２から供給されるバス
使用権信号を保持する。図１０において、バス使用権信
号保持回路１２は、８つのＯＲゲート１２１−ｉ（ｉ＝
１〜８）とフリップフロップ（ＦＦ）１２２−ｉとから
構成される。
【００９７】ＯＲゲート１２１−ｉは優先順位判定回路
１１−１，１１−２の各々から供給されるバス使用権信
号ＢＧｉ−ｊの論理和を求める。ｉは１から８までの値
である。ｊは１から２までの値である。
【００９８】ＦＦ１２２−ｉはＯＲゲート１２１−ｉの
出力とバスクロックの入力とによってバス使用権信号Ｂ
Ｇｉを得る。 ＜実施例１の動作＞次に、このように構成された本発明
の実施例１の動作が説明される。図１３は本発明の実施
例１の動作を示すフローチャートである。このフローチ
ャートによってバス使用権調停回路の動作及びバス使用
権調停方法が説明される。
【００９９】まず、バス使用権要求信号分配回路１３は
８つのバスマスタ２−１〜２−８の各々から各バス使用
権要求信号を入力する（ステップ１０１）。前記各バス
使用権要求信号をいずれの優先順位判定回路１１−１，
１１−２に分配すべきかを指示する分配信号が前記制御
レジスタ１５から前記バス使用権要求信号分配回路１３
に入力される（ステップ１０２）。
【０１００】ここで、制御レジスタ１５から供給される
８ビットの分配信号は、例えば、”11111111”である。
バス使用権要求信号ＲＥｉ（ｉ＝１〜８）は同時にバス
使用権信号要求分配回路１３に供給されるので、ＡＮＤ
ゲート１３１−ｉ１の出力は、”１”となる。
【０１０１】従って、８つのバス使用権要求信号ＲＥｉ
−１はＡＮＤゲート１３１−ｉ１から優先順位判定回路
１１−１に出力される（ステップ１０３）。一方、８ビ
ットの分配信号が例えば、”00000000”である場合に
は、分配信号はインバータ１３２−ｉにより”１”とな
る。そして、バス使用権要求信号ＲＥｉとインバータ１
３２−ｉの出力とによりＡＮＤゲート１３１−ｉ２の出
力は”１”となる。
【０１０２】従って、ＡＮＤゲート１３１−ｉ２からバ
ス使用権要求信号ＲＥｉ−２は優先順位判定回路１１−
２に出力される。次に、優先順位判定イネーブル回路１
４において、ＯＲゲート１４１はバス使用権要求信号分
配回路１３から供給されるバス使用権要求信号ＲＥ１−
１〜ＲＥ８−１の論理和を求める。論理和出力は優先順
位判定イネーブル信号ＥＮ１として前記優先順位判定回
路１１−１に出力される（ステップ１０４）。
【０１０３】分配信号が例えば”11111111”である場合
には、バス使用権要求信号ＲＥ１−１〜ＲＥ８−１は全
て１である。ＯＲゲート１４１の出力、すなわち、前記
優先順位判定イネーブル信号ＥＮ１は”１”となる。こ
のため、優先順位判定回路１１−１が動作する（ステッ
プ１０５）。
【０１０４】この場合、論理回路１４３により優先順位
判定イネーブル信号ＥＮ２は”０”となる。このため、
優先順位判定回路１１−２は非動作する。また、分配信
号が例えば”00000000”である場合には、バス使用権要
求信号ＲＥ１−２〜ＲＥ８−２は全て１である。ＯＲゲ
ート１４２の出力、すなわち、前記優先順位判定イネー
ブル信号ＥＮ２は”１”となる。このため、優先順位判
定回路１１−２が動作する。この場合、優先順位判定回
路１１−１は非動作する。
【０１０５】そして、動作した優先順位判定回路のみが
各バスマスタのバス使用権の優先順位を判定する。例え
ば、分配信号が”11111111”である場合には、優先順位
判定回路１１−１が動作する。この場合、前記優先順位
判定回路１１−１に８ビットのバス使用権要求信号は分
配される。
【０１０６】次に、優先順位判定回路１１−１は、制御
レジスタ１５からの切換信号によって前記プライオリテ
ィレジスタ１７−１の動作が停止したかどうかを判定す
る（ステップ１０６）。
【０１０７】ここで、プライオリティレジスタ１７−１
の動作が停止した場合には、優先順位判定回路１１−
１，１１−２は、バスマスタ２−１〜２−８のバス使用
権の優先順位を以下のようにリニア方式にする（ステッ
プ１０７）。 １＞２＞３＞４＞５＞６＞７＞８ ここで、不等号（＞）は各バスマスタのバス使用権が優
先レベルをもつことを示す。
【０１０８】すなわち、前記制御レジスタ１５に格納さ
れる切換信号によってプライオリティレジスタ１７−
１，１７−２の動作が停止した場合には、プライオリテ
ィレジスタ１７−１，１７−２の値は１つの固定値にな
る。
【０１０９】この場合、プライオリティレジスタ１７−
１，１７−２は１つのプライオリティエンコーダのみを
選択する。このため、８つのバスマスタ２−１〜２−８
のバス使用権の優先順位が回転しないので、リニア方式
になる。
【０１１０】例えば、図１０に示される第１のプライオ
リティエンコーダ１９−１のみが選択される。前記第１
のプライオリティエンコーダ１９−１の動作が以下に説
明される。
【０１１１】まず、バス使用権要求信号ＲＥ１−１に基
づきバス使用権信号ＢＧ１−１は他のバス使用権信号に
対して優先する。次に、数バスサイクル経過後では、バ
ス使用権要求信号ＲＥ１−１は”０”となる。このた
め、インバータ１１１−１の出力は”１”となる。
【０１１２】ＡＮＤゲート１１２−１はバス使用権要求
信号ＲＥ２−１とインバータ１１１−１の出力”１”と
の論理積を求める。この論理積出力は”１”となる。こ
れにより、バス使用権信号ＢＧ２−１は他のバス使用権
信号に対して優先する。
【０１１３】さらに、次の数バスサイクル経過後では、
バス使用権要求信号ＲＥ１−１，ＲＥ２−１は”０”と
なる。インバータ１１１−１，１１１−２の出力は、共
に”１”となる。
【０１１４】ＡＮＤゲート１１２−２は、バス使用権要
求信号ＲＥ３−１とインバータ１１１−１，１１１−２
の出力”１”との論理積を求める。その論理積出力
は、”１”となる。
【０１１５】これにより、バス使用権信号ＢＧ３−１は
他のバス使用権信号に対して優先する。すなわち、図１
０に示すようにバス使用権の優先順位はバス使用権信号
ＢＧ１−１，ＢＧ２−１，ＢＧ３−１，ＢＧ４−１，Ｂ
Ｇ５−１，ＢＧ６−１，ＢＧ７−１，ＢＧ８−１の順に
なる。このようにして図６に示されるリニア方式が実現
される。
【０１１６】さらに、バス使用権信号保持回路１２にお
いて、バス使用権信号ＢＧｉ−１はＯＲゲート１２１−
ｉを通り、ＦＦ１２２−ｉに出力される。ＦＦ１２２−
ｉはバスクロックに基づき前記バス使用権信号ＢＧｉ−
１を記憶する（ステップ１０８）。
【０１１７】そして、バス使用権信号ＢＧｉは選択され
たバスマスタ２−ｉに出力されると（ステップ１０
９）、そのバスマスタ２−ｉはバススレーブ３をアクセ
スする（ステップ１１０）。さらに、バススレーブから
のアック応答ＡＣＫによってバスサイクルが終了する。
【０１１８】一方、プライオリティレジスタ１７−１が
動作した場合には、優先順位判定回路１１−１は、バス
使用権の優先順位を以下のようにラウンドロビン方式に
する（ステップ１１１）。 １＝２＝３＝４＝５＝６＝７＝８ ここで、等号（＝）は各バスマスタのバス使用権が均等
に順番に割り当てられることを示す。
【０１１９】すなわち、前記制御レジスタ１５に格納さ
れる切換信号によってプライオリティレジスタ１７−
１，１７−２が動作した場合には、前記バスプロトコル
制御回路１８は、前記プライオリティレジスタ１７−
１，１７−２に前記セット信号として前記バス１を１つ
前のバスサイクルで使用したバスマスタ２のバス使用権
信号をバスサイクル毎に出力する。
【０１２０】前記８つのプライオリティエンコーダ１９
−１〜１９−８のいずれか１つは前記プライオリティレ
ジスタ１７−１，１７−２に格納された値によって選択
される。
【０１２１】まず、プライオリティレジスタ１７−１，
１７−２の初期値によって第１バスサイクルで第１のプ
ライオリティエンコーダ１９−１が選択される。第１の
プライオリティエンコーダ１９−１はバス使用権要求信
号ＲＥ１−１に対して優先レベルをもつので、バス使用
権信号ＢＧ１−１が出力される。
【０１２２】次に、第２のバスサイクルにおいては、前
記プライオリティレジスタ１７−１，１７−２に格納さ
れたバス使用権信号ＢＧ１−１に基づき、バス１を１つ
前のバスサイクルで使用したバスマスタ２−１の優先順
位が最下位になる第２のプライオリティエンコーダ１９
−２が選択される。
【０１２３】第２のプライオリティエンコーダ１９−２
はバス使用権要求信号ＲＥ２−１に対して優先レベルを
もつので、バス使用権信号ＢＧ２−１が出力される。さ
らに、第３のバスサイクルにおいては、前記プライオリ
ティレジスタ１７−１，１７−２に格納されたバス使用
権信号ＢＧ２−１に基づき、バス１を１つ前のバスサイ
クルで使用したバスマスタ２−２の優先順位が最下位に
なる第３のプライオリティエンコーダ１９−３が選択さ
れる。
【０１２４】第３のプライオリティエンコーダ１９−３
はバス使用権要求信号ＲＥ３−１に対して優先レベルを
もつので、バス使用権信号ＢＧ３−１が出力される。こ
のようにして、８つの第１から第８のプライオリティエ
ンコーダ１９−１〜１９−８の各々は、前記プライオリ
ティレジスタにセットされた値によってバスサイクル毎
に順番に選択される。
【０１２５】このことで、８つのバスマスタ２−１〜２
−８のバス使用権の優先順位が回転するので、図５に示
されるラウンドロビン方式が実現される。このように各
バスマスタのバス使用権はバスサイクル毎に均等に割り
当てられる。すなわち、リニア方式はラウンドロビン方
式に切り換えられる。
【０１２６】これにより、プライオリティレジスタ１７
−１の動作と停止との切換によって、通常のリニア方式
とラウンドロビン方式との両方の方式が適宜選択するこ
とができる。
【０１２７】従って、バス使用権の優先順位はプログラ
マブルに設定できる。このため、バスマスタ数やバスマ
スタの物理的な接続位置が制限されなくなる。また、コ
ンピュータシステムが変更してもそのコンピュータシス
テムに対応することができる。さらに、別のコンピュー
タシステムに対しても流用することができる。
【０１２８】なお、前記実施例１では、分配信号”1111
1111”により優先順位判定回路１１−１が動作した場合
に、ステップ１０６〜１１１までの処理が説明された。
例えば、ステップ１０５において、例えば、分配信号”
00000000”により優先順位判定回路１１−２が動作され
てもよい。この場合、前記優先順位判定回路１１−２に
８ビットのバス使用権要求信号が分配され、ステップ１
０６〜１１１までの処理が行なわれる。 ＜実施例２＞次に、本発明の実施例２に従ったバス使用
権調停回路が説明される。実施例２は、特定の１つのバ
スマスタのバス使用権の優先レベルを上げるとともに他
のバスマスタのバス使用権を均等に割り当てる。
【０１２９】図１４は本発明の実施例２に従ったバス使
用権調停回路を示す構成ブロック図である。バス使用権
調停回路は、バス使用権要求信号分配回路１３、優先順
位判定イネーブル回路１４、制御レジスタ１５ａ、優先
順位判定回路１１−１ａ、１１−２ａを有する。バス使
用権調停回路は、さらに、バス使用権信号保持回路１
２、バスプロトコル制御回路１８とを有する。
【０１３０】前記制御レジスタ１５ａは分配信号”0010
0000”を格納する。ここで、３列目の”1”はバスマス
タ２−３を選択するためにある。前記バス使用権要求信
号分配回路１３は、前記制御レジスタ１５ａからの分配
信号により優先順位判定回路１１−１にバス使用権要求
信号ＲＥ３−１を分配する。前記バス使用権要求信号分
配回路１３は、バス使用権要求信号ＲＥ１−２，ＲＥ２
−２，ＲＥ４−２，ＲＥ５−２，ＲＥ６−２，ＲＥ７−
２，ＲＥ８−２を優先順位判定回路１１−２に分配す
る。
【０１３１】前記バス優先順位判定回路１１−１ａは、
バスマスタ２−３のバス使用権の優先レベルを他の全て
のバスマスタ２−１，２−２，２−４〜２−８よりも上
げる。
【０１３２】前記バス優先順位判定回路１１−２ａは、
他のバスマスタ２−１，２−２，２−４〜２−８のバス
使用権を均等に割り当てる。前記プライオリティレジス
タ１７−１は制御レジスタ１５ａからの切換信号‘０’
によって非動作する。前記プライオリティレジスタ１７
−２は制御レジスタ１５ａからの切換信号‘１’によっ
て動作する。
【０１３３】その他の構成は実施例１の構成と同一であ
る。実施例１の部分と同一部分は同一符号を付し、その
詳細な説明は省略する。図１５は本発明の実施例２に従
ったバス使用権調停回路の動作を示すフローチャートで
ある。図１５を参照することにより実施例２の動作が説
明される。このフローチャートによってバス使用権調停
回路の動作及びバス使用権調停方法が説明される。
【０１３４】まず、バス使用権要求信号分配回路１３
は、８つのバスマスタ２−１〜２−８の各々から各バス
使用権要求信号を入力する（ステップ２０１）。そし
て、バス使用権要求信号分配回路１３は、制御レジスタ
１５ａから前記分配信号”00100000”を入力する（ステ
ップ２０２）。
【０１３５】すると、前記分配信号”00100000”によっ
て、ＡＮＤゲート１３１−１２，１３１−２２，１３１
−４２，１３１−５２，１３１−６２，１３１−７２，
１３１−８２の出力は”１”となる。ＡＮＤゲート１３
１−３１の出力は”１”となる。
【０１３６】これにより、バス使用権要求信号ＲＥ３−
１は優先順位判定回路１１−１に分配される。バス使用
権要求信号ＲＥ１−２，ＲＥ２−２，ＲＥ４−２，ＲＥ
５−２，ＲＥ６−２，ＲＥ７−２，ＲＥ８−２は優先順
位判定回路１１−２に分配される（ステップ２０３）。
【０１３７】次に、優先順位判定イネーブル回路１４に
おいて、ＯＲゲート１４１はバス使用権要求信号分配回
路１３から供給されるバス使用権要求信号ＲＥ３−１を
優先順位判定イネーブル信号ＥＮ１として前記優先順位
判定回路１１−１に出力する。
【０１３８】一方、ＯＲゲート１４２はバス使用権要求
信号分配回路１３から供給されるバス使用権要求信号Ｒ
Ｅ１−２，ＲＥ２−２，ＲＥ４−２，ＲＥ５−２，ＲＥ
６−２，ＲＥ７−２，ＲＥ８−２の論理和を求める。
【０１３９】論理回路１４３は前記バス使用権要求信号
ＲＥ３−１が入力されないときのみ優先順位判定イネー
ブル信号ＥＮ２を前記優先順位判定回路１１−２に出力
する（ステップ２０４）。
【０１４０】次に、優先順位判定回路１１−１ａは前記
優先順位判定イネーブル信号ＥＮ１によりバスマスタ２
−３のために動作する。また、前記バス使用権要求信号
ＲＥ３−１が入力されたときには、前記優先順位判定回
路１１−２ａは非動作する。
【０１４１】前記優先順位判定回路１１−２ａは前記バ
ス使用権要求信号ＲＥ３−１が入力されないときバスマ
スタ２−３以外の全てのバスマスタのために動作する
（ステップ２０５）。
【０１４２】次に、前記優先順位判定回路１１−１ａ
は、バスマスタ２−３のバス使用権の優先レベルを他の
全てのバスマスタ２−１，２−２，２−４〜２−８より
も上げる。
【０１４３】ここでは、前記プライオリティレジスタ１
７−１は制御レジスタ１５ａからの切換信号‘０’によ
って非動作する（ステップ２０６）。そして、前記実施
例１で説明された第３のプライオリティエンコーダ１９
−３のみが用いられる。
【０１４４】一方、前記プライオリティレジスタ１７−
２は制御レジスタ１５ａからの切換信号‘１’によって
動作する（ステップ２０７）。すると、前記プライオリ
ティレジスタ１７−２に格納された値によって、プライ
オリティエンコーダ１９−１、１９−２、１９−４〜１
９−８がバスサイクル毎に順番に選択される。
【０１４５】すなわち、前記優先順位判定回路１１−２
ａは、バスマスタ２−１，２−２，２−４〜２−８のバ
ス使用権を均等に割り当てる。これにより、バス使用権
の優先順位は ３＞１＝２＝４＝５＝６＝７＝８ となる。
【０１４６】すなわち、バス使用権の優先順位はプログ
ラマブルに設定される。また、バスの使用権は柔軟に分
配される。実施例２は、２つのリニア方式とラウンドロ
ビン方式とを併用する。
【０１４７】優先順位判定回路１１−１ａは特に時間的
にデータ転送の制約を受けるバスマスタのバス使用権の
優先順位を高く設定する。優先順位判定回路１１−２ａ
はその他のバスマスタのバス使用権を均等に割り当て
る。
【０１４８】これにより、特に時間的な制約を受けるバ
スマスタはあまり待たされることがなくなる。また、バ
ス使用権調停回路は、バスマスタ数や物理的な位置の制
限を受けることなく、しかもコンピュータシステムが変
更された場合にも対応することができる。
【０１４９】さらに、バス使用権信号保持回路１２にお
いて、ＯＲゲート１２１−ｉはバス使用権信号ＢＧｉ−
１とバス使用権信号ＢＧｉ−２との論理和を求める。Ｆ
Ｆ１２２−ｉはバスクロックに基づき論理和出力として
バス使用権信号ＢＧｉを記憶する（ステップ２０９）。
【０１５０】そして、バス使用権信号ＢＧｉは選択され
たバスマスタ２−ｉに出力されると（ステップ２１
０）、そのバスマスタ２−ｉはバススレーブ３をアクセ
スする（ステップ２１１）。さらに、バススレーブから
のアック応答ＡＣＫによってバスサイクルが終了する。
【０１５１】なお、本発明は前記実施例１〜２に限定さ
れるものではない。バスマスタの数は実施例の数に限定
されるものではなく、また、分配信号のセットも実施例
に限定されるものではない。 ＜実施例３＞次に、本発明の実施例３が説明される。実
施例３はバス制御装置を含むバス制御システムに関す
る。図１６は、本発明の実施例３に従ったバス制御装置
を含むバス制御システムを示す構成図である。
【０１５２】図１６において、バス制御システムには２
つのバス１ａ，１ｂが設けられている。バス１ａにはバ
スマスタ２−１ａ〜２−ｎａ、バススレーブ３ａが接続
される。バス１ｂにはバスマスタ２−１ｂ〜２−ｎｂ、
バススレーブ３ｂが接続される。
【０１５３】２つのバス１ａ，１ｂにはバス制御装置４
ａが接続されている。前記バス制御装置４ａは２つのバ
ス使用権調停回路１０ａ−１、１０ｂ−１を有する。前
記バス使用権調停回路１０ａ−１は、バス１ａに接続さ
れる。前記バス使用権調停回路１０ａ−１はバスマスタ
２−１ａ〜２−ｎａのバス１ａの使用権を調停する。
【０１５４】前記バス使用権調停回路１０ｂ−１は、バ
ス１ｂに接続される。前記バス使用権調停回路１０ｂ−
１はバスマスタ２−１ｂ〜２−ｎｂのバス１ｂの使用権
を調停する。
【０１５５】前記バス使用権調停回路１０ａ−１、１０
ｂ−１の構成は実施例１で説明したバス使用権調停回路
１０と同一構成である。このように複数のバス使用権調
停回路がバス制御装置４ａに設けられていても、本発明
は各々のバス使用権調停回路に適用できる。
【０１５６】
【発明の効果】本発明によれば、バス使用権要求信号は
複数のバスマスタからバス使用権要求信号分配手段に供
給される。制御手段はバス使用権要求信号分配手段に分
配信号を供給すると、バス使用権要求信号分配手段は分
配信号に基づき複数のバス使用権要求信号をいずれかの
１つ以上の優先順位判定手段に分配する。制御手段はバ
ス使用権要求信号が分配された１つ以上の優先順位判定
手段を動作させる。
【０１５７】このように、分配信号によってバス使用権
は柔軟に分配され、複数のバスマスタのバス使用権の優
先順位はプログラマブルに設定される。このため、最下
位のバスマスタでも長い時間にわたって待つ必要がなく
なる。
【０１５８】これにより、バスマスタ数やバスマスタの
物理的な接続位置が制限されなくなる。また、バス使用
権調停回路はコンピュータシステムの変更に対応でき、
さらに、別のコンピュータシステムに対しても流用する
ことができる。
【０１５９】また、バス使用権信号保持手段は動作され
た１つ以上の優先順位判定手段からのバス使用権信号を
保持し保持されたバス使用権信号をバス使用権を獲得し
たバスマスタに出力するので、そのバスマスタはバスを
使用できる。
【０１６０】また、優先順位判定イネーブル手段はバス
使用権要求信号分配手段から分配されるバス使用権要求
信号に基づきイネーブル信号を発生するので、１つ以上
の優先順位判定手段を動作できる。
【０１６１】さらに、制御記憶手段は分配信号として複
数ビット情報を記憶し各ビットの値によって各バス使用
権要求信号を分配すべき優先順位判定手段を指定するの
で、分配信号によってバスの使用権は柔軟に分配され、
複数のバスマスタのバス使用権の優先順位はプログラマ
ブルに設定される。
【０１６２】また、ラウンドロビン手段はプライオリテ
ィ記憶手段に記憶された順位情報に基づきバスサイクル
毎にバス使用権信号を各バスマスタに均等に割り当てる
ので、ラウンドロビン動作を行うことができる。
【０１６３】前記プライオリティ記憶手段は前記順位情
報として以前のバスサイクルで前記バスを使用したバス
マスタのためのバス使用権信号を格納することができ
る。各プライオリティエンコーダが、自己に対応するバ
スマスタのバス使用権の優先順位が最上位となる優先レ
ベルをもち、前記プライオリティ記憶手段に記憶された
以前のバスサイクルでのバス使用権信号に基づき順番に
選択されることでラウンドロビン動作が行える。
【０１６４】前記以前のバスサイクルの次のバスサイク
ルにおいて、前記以前にバスを使用したバスマスタの優
先順位が最下位になるプライオリティ記憶手段が選択さ
れることでラウンドロビン動作が行える。
【０１６５】前記プライオリティ記憶手段が前記制御記
憶手段に記憶された切換信号に対応する動作を行う。す
なわち、各優先順位判定手段に設けられた複数のプライ
オリティエンコーダの各々を順番に選択するラウンドロ
ビン動作といずれか１つのプライオリティエンコーダを
固定的に選択するリニア動作とを選択動作させることが
できる。
【０１６６】前記複数の優先順位判定手段の内の２つの
優先順位判定手段について、一方の優先順位判定手段が
ラウンドロビン動作を行い、また、同時に他方の優先順
位判定手段がリニア動作を行うことができる。
【図面の簡単な説明】
【図１】 本発明のバス使用権調停回路の原理図であ
る。
【図２】 本発明のバス使用権調停方法を示すフローチ
ャートである。
【図３】 本発明の実施例１に従ったバス使用権調停回
路及びバス制御装置を含むバス制御システムを示す構成
図である。
【図４】 本発明の実施例１に従ったバス使用権調停回
路を示す構成ブロック図である。
【図５】 実施例１のラウンドロビン方式のフォーマッ
トを示す図である。
【図６】 実施例１のリニア方式のフォーマットを示す
図である。
【図７】 実施例１のバス使用権要求信号分配回路を示
す構成図である。
【図８】 実施例１の優先順位判定イネーブル回路を示
す構成図である。
【図９】 実施例１の優先順位判定回路を示す構成図で
ある。
【図１０】 第１のプライオリティエンコーダを示す図
である。
【図１１】 第２のプライオリティエンコーダを示す図
である。
【図１２】 実施例１のバス使用権信号保持回路を示す
構成図である。
【図１３】 本発明の実施例１に従ったバス使用権調停
回路の動作を示すフローチャートである。
【図１４】 本発明の実施例２に従ったバス使用権調停
回路を示す構成ブロック図である。
【図１５】 本発明の実施例２に従ったバス使用権調停
回路の動作を示すフローチャートである。
【図１６】 本発明の実施例３に従ったバス制御装置を
含むバス制御システムを示す構成図である。
【図１７】 従来のバス使用権調停回路の一例を示す図
である。
【図１８】 バスサイクルを示す図である。
【符号の説明】
１・・バス ２・・複数のバスマスタ ３・・バススレーブ ４・・バス制御装置 １０・・バス使用権調停回路 １１，１１−１，１１−２・・優先順位判定回路 １２・・バス使用権信号保持回路 １３・・バス使用権要求信号分配回路 １４・・優先順位判定イネーブル回路 １５，１５ａ・・制御レジスタ １７−１，１７−２・・プライオリティエンコーダ １８・・バスプロトコル制御回路 １９・・ラウンドロビン部 １９−１・・第１のプライオリティエンコーダ １２２−１〜１２２−８・・ＦＦ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 複数のバスマスタの各々から供給される
    バス使用権要求信号に基づき複数のバスマスタ内でバス
    使用権を調停しバス使用権を獲得したバスマスタにバス
    使用権信号を出力するバス使用権調停回路であって、 前記複数のバスマスタの各々からのバス使用権要求信号
    に基づき各バスマスタのバス使用権の優先順位を判定す
    ることにより前記バス使用権信号を生成する複数の優先
    順位判定手段と、 前記複数のバスマスタの各々からのバス使用権要求信号
    を前記複数の優先順位判定手段の内のいずれか１つ以上
    の優先順位判定手段に分配すべきかを指示する分配信号
    に基づき前記各バス使用権要求信号を前記１つ以上の優
    先順位判定手段に分配するバス使用権要求信号分配手段
    と、 前記分配信号を前記バス使用権要求信号分配手段に供給
    し前記分配信号に基づく前記１つ以上の優先順位判定手
    段を動作させる制御手段と、 を備えるバス使用権調停回路。
  2. 【請求項２】 請求項１において、前記制御手段により
    動作された１つ以上の優先順位判定手段から供給される
    バス使用権信号を保持し保持されたバス使用権信号をバ
    ス使用権を獲得したバスマスタに出力するバス使用権信
    号保持手段を備えるバス使用権調停回路。
  3. 【請求項３】 請求項１において、前記制御手段は、前
    記バス使用権要求信号分配手段から分配されるバス使用
    権要求信号に基づき前記１つ以上の優先順位判定手段の
    動作を指示するためのイネーブル信号を発生する優先順
    位判定イネーブル手段を備えるバス使用権調停回路。
  4. 【請求項４】 請求項１において、前記制御手段は、前
    記分配信号として前記複数のバス使用権要求信号の情報
    量に対応した複数ビット情報を記憶するとともに各ビッ
    トの値によって各バス使用権要求信号を分配すべき優先
    順位判定手段を指定する制御記憶手段を備えるバス使用
    権調停回路。
  5. 【請求項５】 請求項４において、前記複数の優先順位
    判定手段の各々は、前記複数のバスマスタに対してバス
    使用権の優先順位を均等に割り当てるための順位情報を
    格納するプライオリティ記憶手段と、 前記プライオリティ記憶手段に記憶された順位情報に基
    づきバスサイクル毎にバス使用権信号を各バスマスタに
    均等に割り当てるラウンドロビン手段とを備えるバス使
    用権調停回路。
  6. 【請求項６】 請求項５において、前記プライオリティ
    記憶手段は、前記順位情報として以前のバスサイクルで
    前記バスを使用したバスマスタのためのバス使用権信号
    を格納するバス使用権調停回路。
  7. 【請求項７】 請求項６において、前記ラウンドロビン
    手段は、前記複数のバスマスタと同数のプライオリティ
    エンコーダからなり、 各プライオリティエンコーダは、自己に対応するバスマ
    スタのバス使用権の優先順位が最上位となる優先レベル
    をもち、前記プライオリティ記憶手段に記憶された以前
    のバスサイクルでのバス使用権信号に基づき順番に選択
    されるバス使用権調停回路。
  8. 【請求項８】 請求項７において、前記以前のバスサイ
    クルの次のバスサイクルにおいて、前記以前にバスを使
    用したバスマスタの優先順位が最下位になるプライオリ
    ティ記憶手段が選択されるバス使用権調停回路。
  9. 【請求項９】 請求項７において、前記制御記憶手段
    は、さらに、前記各優先順位判定手段に設けられた前記
    複数のプライオリティエンコーダの各々を順番に選択す
    るラウンドロビン動作といずれか１つのプライオリティ
    エンコーダを固定的に選択するリニア動作との切り換え
    を行う切換信号を記憶し、 前記プライオリティ記憶手段は、前記切換信号に対応す
    る動作を行うバス使用権調停回路。
  10. 【請求項１０】 請求項９において、前記複数の優先順
    位判定手段の内の２つの優先順位判定手段について、 一方の優先順位判定手段は、前記分配信号により入力さ
    れた各バス使用権要求信号に対応するバスマスタに対し
    て前記切換信号によるラウンドロビン動作によりバス使
    用権の優先順位を均等に割り当て、 他方の優先順位判定手段は、前記分配信号により入力さ
    れた各バス使用権要求信号に対応するバスマスタに対し
    て前記切換信号によるリニア動作によりバス使用権の優
    先レベルをもたせるバス使用権調停回路。
  11. 【請求項１１】 複数のバスマスタの各々から供給され
    るバス使用権要求信号に基づき複数のバスマスタ内でバ
    ス使用権を調停しバス使用権を獲得したバスマスタにバ
    ス使用権信号を出力するバス使用権調停方法であって、 前記複数のバスマスタの各々からのバス使用権要求信号
    に基づき複数の優先順位判定部によって各バスマスタの
    バス使用権の優先順位を判定することにより前記バス使
    用権信号を生成する判定ステップと、 前記複数のバスマスタの各々からのバス使用権要求信号
    を前記複数の優先順位判定部の内のいずれか１つ以上の
    優先順位判定部に分配すべきかを指示する分配信号に基
    づき前記各バス使用権要求信号を前記１つ以上の優先順
    位判定部に分配する分配ステップと、 前記分配信号を生成し前記分配信号に基づく前記１つ以
    上の優先順位判定部を動作させる制御ステップと、を備
    えるバス使用権調停方法。
  12. 【請求項１２】 請求項１１において、前記動作された
    １つ以上の優先順位判定部から供給されるバス使用権信
    号を保持し保持されたバス使用権信号をバス使用権を獲
    得したバスマスタに出力する保持ステップを備えるバス
    使用権調停方法。
  13. 【請求項１３】 請求項１１において、前記制御ステッ
    プは、前記分配されるバス使用権要求信号に基づき前記
    １つ以上の優先順位判定部の動作を指示するためのイネ
    ーブル信号を発生するイネーブルステップを備えるバス
    使用権調停方法。
  14. 【請求項１４】 請求項１１において、前記制御ステッ
    プは、前記分配信号として前記複数のバス使用権要求信
    号の情報量に対応した複数ビット情報を記憶するととも
    に各ビットの値によって各バス使用権要求信号を分配す
    べき優先順位判定部を指定するバス使用権調停方法。
  15. 【請求項１５】 請求項１４において、前記複数の優先
    順位判定部の各々の判定ステップは、前記複数のバスマ
    スタに対してバス使用権の優先順位を均等に割り当てる
    ための順位情報をプライオリティ記憶部に格納する格納
    ステップと、 前記プライオリティ記憶部に記憶された順位情報に基づ
    きラウンドロビン部によってバスサイクル毎にバス使用
    権信号を各バスマスタに均等に割り当てるラウンドロビ
    ンステップとを備えるバス使用権調停方法。
  16. 【請求項１６】 請求項１５において、前記格納ステッ
    プは、前記順位情報として以前のバスサイクルで前記バ
    スを使用したバスマスタのためのバス使用権信号を格納
    するバス使用権調停方法。
  17. 【請求項１７】 請求項１６において、前記ラウンドロ
    ビン部は、前記複数のバスマスタと同数のプライオリテ
    ィエンコーダからなり、 各プライオリティエンコーダは、自己に対応するバスマ
    スタのバス使用権の優先順位が最上位となる優先レベル
    をもち、前記記憶された以前のバスサイクルでのバス使
    用権信号に基づき順番に選択されるバス使用権調停方
    法。
  18. 【請求項１８】 請求項１７において、前記以前のバス
    サイクルの次のバスサイクルにおいて、前記以前にバス
    を使用したバスマスタの優先順位が最下位になるプライ
    オリティ記憶部が選択されるバス使用権調停方法。
  19. 【請求項１９】 請求項１７において、前記制御ステッ
    プは、さらに、前記各優先順位判定部に設けられた前記
    複数のプライオリティエンコーダの各々を順番に選択す
    るラウンドロビン動作といずれか１つのプライオリティ
    エンコーダを固定的に選択するリニア動作との切り換え
    を行う切換信号を記憶し、 前記プライオリティ記憶部は、前記切換信号に対応する
    動作を行うバス使用権調停方法。
  20. 【請求項２０】 請求項１９において、前記複数の優先
    順位判定部の内の２つの優先順位判定部について、 一方の優先順位判定部は、前記分配信号により入力され
    た各バス使用権要求信号に対応するバスマスタに対して
    前記切換信号によるラウンドロビン動作によりバス使用
    権の優先順位を均等に割り当て、 他方の優先順位判定部は、前記分配信号により入力され
    た各バス使用権要求信号に対応するバスマスタに対して
    前記切換信号によるリニア動作によりバス使用権の優先
    レベルをもたせるバス使用権調停方法。
JP6296827A 1994-01-14 1994-11-30 バス使用権調停回路及び方法 Withdrawn JPH07244635A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6296827A JPH07244635A (ja) 1994-01-14 1994-11-30 バス使用権調停回路及び方法
US08/354,169 US5583999A (en) 1994-01-14 1994-12-08 Bus arbiter and bus arbitrating method
GB9424868A GB2285726B (en) 1994-01-14 1994-12-09 Bus arbiter and bus arbitrating method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP281194 1994-01-14
JP6-2811 1994-01-14
JP6296827A JPH07244635A (ja) 1994-01-14 1994-11-30 バス使用権調停回路及び方法

Publications (1)

Publication Number Publication Date
JPH07244635A true JPH07244635A (ja) 1995-09-19

Family

ID=26336275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6296827A Withdrawn JPH07244635A (ja) 1994-01-14 1994-11-30 バス使用権調停回路及び方法

Country Status (3)

Country Link
US (1) US5583999A (ja)
JP (1) JPH07244635A (ja)
GB (1) GB2285726B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5563696A (en) * 1995-05-03 1996-11-21 Apple Computer, Inc. Arbitration of computer resource access requests
KR0144022B1 (ko) * 1995-05-15 1998-08-17 김주용 엘알유에 의한 중재기
US5754807A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
US5761452A (en) * 1996-03-18 1998-06-02 Advanced Micro Devices, Inc. Bus arbiter method and system
US5805840A (en) * 1996-03-26 1998-09-08 Advanced Micro Devices, Inc. Bus arbiter employing a transaction grading mechanism to dynamically vary arbitration priority
US5802330A (en) * 1996-05-01 1998-09-01 Advanced Micro Devices, Inc. Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms
US5805838A (en) * 1996-05-31 1998-09-08 Sun Microsystems, Inc. Fast arbiter with decision storage
US5872939A (en) * 1996-06-05 1999-02-16 Compaq Computer Corporation Bus arbitration
US5815674A (en) * 1996-07-15 1998-09-29 Micron Electronics, Inc. Method and system for interfacing a plurality of bus requesters with a computer bus
KR100223897B1 (ko) * 1997-03-12 1999-10-15 구본준 버스(BUS) 아비트레이션(Arbitration)장치
JP3524337B2 (ja) * 1997-07-25 2004-05-10 キヤノン株式会社 バス管理装置及びそれを有する複合機器の制御装置
JP3614281B2 (ja) * 1997-08-29 2005-01-26 富士通株式会社 調停回路
JPH11250005A (ja) * 1998-03-05 1999-09-17 Nec Corp バス制御方法、バス制御装置及びバス制御プログラムを記憶した記憶媒体
US6073132A (en) * 1998-03-27 2000-06-06 Lsi Logic Corporation Priority arbiter with shifting sequential priority scheme
US6530000B1 (en) 1999-03-24 2003-03-04 Qlogic Corporation Methods and systems for arbitrating access to a disk controller buffer memory by allocating various amounts of times to different accessing units
JP3529296B2 (ja) 1999-04-16 2004-05-24 富士通株式会社 光加入者終端装置
US6535941B1 (en) * 1999-11-08 2003-03-18 International Business Machines Corporation Method and apparatus for avoiding data bus grant starvation in a non-fair, prioritized arbiter for a split bus system with independent address and data bus grants
US6631433B1 (en) * 2000-09-27 2003-10-07 Emc Corporation Bus arbiter for a data storage system
GB0031763D0 (en) * 2000-12-29 2001-02-07 Mitel Semiconductor Ltd Arbiter for a queue management system
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
JP2002236658A (ja) * 2001-02-13 2002-08-23 Ricoh Co Ltd 調停装置
US7111228B1 (en) 2002-05-07 2006-09-19 Marvell International Ltd. System and method for performing parity checks in disk storage system
KR100480637B1 (ko) * 2002-11-27 2005-03-31 삼성전자주식회사 고속의 프로그램 가능한 고정 우선 순위 및 라운드 로빈아비터 및 그 버스 제어 방법
US7143219B1 (en) * 2002-12-31 2006-11-28 Intel Corporation Multilevel fair priority round robin arbiter
US7007114B1 (en) 2003-01-31 2006-02-28 Qlogic Corporation System and method for padding data blocks and/or removing padding from data blocks in storage controllers
US7287102B1 (en) 2003-01-31 2007-10-23 Marvell International Ltd. System and method for concatenating data
US7080188B2 (en) 2003-03-10 2006-07-18 Marvell International Ltd. Method and system for embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7064915B1 (en) 2003-03-10 2006-06-20 Marvell International Ltd. Method and system for collecting servo field data from programmable devices in embedded disk controllers
US7526691B1 (en) 2003-10-15 2009-04-28 Marvell International Ltd. System and method for using TAP controllers
US7139150B2 (en) 2004-02-10 2006-11-21 Marvell International Ltd. Method and system for head position control in embedded disk drive controllers
US7120084B2 (en) 2004-06-14 2006-10-10 Marvell International Ltd. Integrated memory controller
US8166217B2 (en) 2004-06-28 2012-04-24 Marvell International Ltd. System and method for reading and writing data using storage controllers
US8032674B2 (en) 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
US7757009B2 (en) 2004-07-19 2010-07-13 Marvell International Ltd. Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device
US9201599B2 (en) 2004-07-19 2015-12-01 Marvell International Ltd. System and method for transmitting data in storage controllers
US7386661B2 (en) 2004-10-13 2008-06-10 Marvell International Ltd. Power save module for storage controllers
US7240267B2 (en) 2004-11-08 2007-07-03 Marvell International Ltd. System and method for conducting BIST operations
US7802026B2 (en) 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
US7609468B2 (en) 2005-04-06 2009-10-27 Marvell International Ltd. Method and system for read gate timing control for storage controllers
US20130019041A1 (en) * 2011-07-12 2013-01-17 Lsi Corporation Bit slice round robin arbiter
US8706936B2 (en) 2011-11-14 2014-04-22 Arm Limited Integrated circuit having a bus network, and method for the integrated circuit
TWI453605B (zh) * 2012-11-13 2014-09-21 Askey Computer Corp 資料傳輸選擇電路及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1984000220A1 (en) * 1982-07-02 1984-01-19 Western Electric Co Programmable priority arbitration system
US4663756A (en) * 1985-08-29 1987-05-05 Sperry Corporation Multiple-use priority network
US4947368A (en) * 1987-05-01 1990-08-07 Digital Equipment Corporation Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfers
US5388228A (en) * 1987-09-30 1995-02-07 International Business Machines Corp. Computer system having dynamically programmable linear/fairness priority arbitration scheme
CA2115731C (en) * 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction

Also Published As

Publication number Publication date
GB9424868D0 (en) 1995-02-08
GB2285726A (en) 1995-07-19
GB2285726B (en) 1998-06-17
US5583999A (en) 1996-12-10

Similar Documents

Publication Publication Date Title
JPH07244635A (ja) バス使用権調停回路及び方法
EP1403773B1 (en) Resource management device
JP2622654B2 (ja) 複数要求間の仲裁方法およびその装置
US5862355A (en) Method and apparatus for overriding bus prioritization scheme
JP3088241B2 (ja) 割当要求を調整するシステムとその方法
US5377332A (en) Bus arbitration algorithm and apparatus
US6691193B1 (en) Efficient bus utilization in a multiprocessor system by dynamically mapping memory addresses
JP5237351B2 (ja) より高い周波数アービターを介してサイクルあたり複数のバスアービトレーションを有するスイッチマトリクスシステム
US6976109B2 (en) Multi-level and multi-resolution bus arbitration
JP4457168B2 (ja) 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム
JPH0467224B2 (ja)
KR100252752B1 (ko) 다단계 제어 버스 중재장치
US7051135B2 (en) Hierarchical bus arbitration
KR100555501B1 (ko) 동적으로 버스 점유 우선 순위를 정하는 버스 중재기 및그 버스 중재 방법
KR0144022B1 (ko) 엘알유에 의한 중재기
JP4308578B2 (ja) 集積回路装置のバスアービター
JP2002312309A (ja) 調停回路及び調停方法
KR100486247B1 (ko) 버스의 사용 빈도를 제어할 수 있는 방법 및 장치
US7073003B2 (en) Programmable fixed priority and round robin arbiter for providing high-speed arbitration and bus control method therein
JP2003271545A (ja) データ処理システム
JP2001273248A (ja) バス制御装置及びその制御方法
JPH07281942A (ja) 共有資源のアービトレーション方法
JP2005518045A (ja) 多数リクエスト信号間の公正アービトレーションのシステム及び方法
JPH1125035A (ja) バス調停装置
KR20020097478A (ko) 다중 채널을 가진 고속 직접 메모리 억세스 컨트롤러

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020205