JP2002312309A - 調停回路及び調停方法 - Google Patents

調停回路及び調停方法

Info

Publication number
JP2002312309A
JP2002312309A JP2001110481A JP2001110481A JP2002312309A JP 2002312309 A JP2002312309 A JP 2002312309A JP 2001110481 A JP2001110481 A JP 2001110481A JP 2001110481 A JP2001110481 A JP 2001110481A JP 2002312309 A JP2002312309 A JP 2002312309A
Authority
JP
Japan
Prior art keywords
arbitration
priority
fixed
circuit
arbitration circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001110481A
Other languages
English (en)
Inventor
Yasukazu Watanabe
能一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2001110481A priority Critical patent/JP2002312309A/ja
Publication of JP2002312309A publication Critical patent/JP2002312309A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 システムの動作モードが多種に渡って存在す
る場合等に、一種類の調停方法のみでは、全ての動作モ
ードに対して効率の良い調停が行えない。 【解決手段】 固定の優先順位によって調停を行う固定
優先調停回路9と、優先順位を巡回させて調停を行うラ
ウンドロビン調停回路10とを有する調停部8と、入力
ポートを示すポート番号を優先順位の高い順に設定さ
れ、使用要求信号を固定優先調停回路若しくは巡回優先
調停回路の何れにより調停するのかを示す調停種類分別
フラグと、優先順位が連続し且つ巡回優先調停回路によ
り調停されるものには同一の順位とする固定優先順位と
が、前記ポート番号に対応して設定される優先順位テー
ブル14を有し、この優先順位テーブル14の調停種類
分別フラグ及び固定優先順位を参照して固定優先かラウ
ンドロビンかの選択をさせることとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、調停回路に関し、
特にシステムの動作状態等によって調停方法を任意に設
定可能な調停回路関する。
【0002】
【従来の技術】従来、バスやメモリ等の共有リソースに
2以上のマスタからのアクセスが競合した場合、調停手
段により調停を行っている。この調停手段には、共有リ
ソースにアクセスする各マスタに優先順位が定められて
おり、この優先順位に従って調停を行う固定優先調停方
式と、公平に共有リソースをアクセスできるように、1
回のアクセス毎に優先順位を巡回させるラウンドロビン
調停方式等が知られている。
【0003】最近では、これらの調停方式を基礎とし
て、様々な付加機能を追加し、より効率の良い調停シス
テムが開発されており、例えば図12に示す特開平10
−228446号公報に記載された発明が挙げられる。
【0004】当該公報に記載された発明は、n個のバス
マスタ(A1、A2、A3、・・・、An)が1つの共
有バスに接続されており、各バスマスタはそれぞれバス
使用要求信号をバス使用許可信号生成回路に出力する。
バス使用許可信号生成回路には優先順位選択手段が接続
されており、この優先順位選択手段で示されている優先
順位に従って固定優先調停方式の如く調停を行い、バス
使用の許可を与えるバスマスタAnに対してバス使用許
可信号を出力する。優先順位選択手段で示される優先順
位は、種々の優先順位情報が格納されている複数の優先
順位情報格納手段(B1、B2、B3、・・・、Bm)
から優先順位選択手段が1つを選択し、この選択された
優先順位格納手段Bmに格納されている優先順位情報を
示すものである。
【0005】具体的には、ある1バスサイクルにおいて
優先順位選択手段によってある優先順位情報格納手段B
mが選択されると、当該選択された優先順位情報格納手
段Bmに格納された優先順位情報を基に調停を行う。即
ち、1バスサイクルにおいて、バス使用許可信号生成回
路は、2以上のマスタからのバス使用要求が競合して通
知されると、優先順位選択手段によって選択された優先
順位情報格納手段Bmに格納された優先順位情報から、
当該競合したバス使用要求のうち、優先順位の高いマス
タに対してバス使用許可信号を通知してバス使用権を与
える。バスの使用許可は、必ず1バスサイクル単位での
み与えられるものであり、使用許可が与えられるのは、
通常は次のバスサイクルである。従って、バス使用許可
の与えられたマスタは連続して次のバスサイクルの使用
許可を得ることが保証されておらず、優先順位に従った
調停をバスサイクル毎に行うことで効率の良いシステム
を構築している。
【0006】また、当該従来技術は種々の優先順位情報
が格納されている複数の優先順位情報格納手段(B1、
B2、B3、・・・、Bm)を選択可能に設定すること
ができるので、諸般の事情に対応して任意に効率のよい
優先順位を選択することが可能となる。
【0007】
【発明が解決しようとする課題】この様に従来の調停回
路においてもシステムの変更等の諸般の事情に対応して
効率の良い調停を行うことが可能ではあるが、1種の調
停方法の範囲を脱し得ない。例えば特開平10−228
446号公報に記載された技術では、固定優先調停方法
における固定優先の順序を、予め設定されている優先順
位を選択することで変更するものである。
【0008】従って、システムの動作モードが多種に渡
って存在し、これらを全て考慮に入れるとなると、全て
の動作モードに対する効率の良い優先順位情報を格納す
るために非常に大きなHWが必要となる。
【0009】また、ラウンドロビン調停方式のような優
先順位が巡回する調停方式を考えた場合、優先順位が原
則均等に巡回するため、常に高優先とならなければなら
ないマスタからの使用要求が通知されても、必ずしも使
用許可が与えられるとは限らず、動作上アンダーランや
オーバーランなどが発生し、システム全体のパフォーマ
ンスの低下を招くことがあった。
【0010】そこで本発明は、多様な動作モードを持つ
システムやシステム構成の変更等に対応して、フレキシ
ブルに調停の優先順位を変更可能として、より効率的な
調停回路を提供することを目的とする。
【0011】さらに、多様なシステム上の動作モードに
対応するため、各マスタの調停比率を自在に変更可能と
し、システム全体のパフォーマンスを向上させることを
目的とする。
【0012】
【課題を解決するための手段】本発明は、上記目的を達
成するため、複数の使用要求信号の入力が競合した場合
にその調停を行い一の使用要求信号に対してのみ使用許
可信号を出力する調停回路において、前記調停回路は、
固定の優先順位によって調停を行う固定優先調停回路
と、優先順位を巡回させて調停を行う巡回優先調停回路
とを有し、前記固定優先調停回路若しくは前記巡回優先
調停回路の何れにより調停を行うかを入力ポート毎に対
応して設定する設定手段とを有することとする。
【0013】より具体的には、前記設定手段は、入力ポ
ートを示すポート番号を優先順位の高い順に設定され、
使用要求信号を固定優先調停回路若しくは巡回優先調停
回路の何れにより調停するのかを示す調停種類分別フラ
グと、優先順位が連続し且つ巡回優先調停回路により調
停されるものには同一の順位とする固定優先順位とが、
前記ポート番号に対応して設定される優先順位テーブル
を有することとし、前記優先順位テーブルにおいて、前
記同一の固定優先順位内において、同一ポートについて
複数個設定可能であることが望ましい。
【0014】なお、前記優先順位テーブルは、外部から
書き換え可能とすることとする。
【0015】これらの場合、前記調停回路は、使用要求
信号の入力が競合する場合、使用要求信号が入力した入
力ポートのうち最上位優先順位に対応するポートの調停
種類分別フラグを参照し、調停種類分別フラグが固定優
先順位を示す場合は、固定優先調停回路により調停を行
い、調停種類分別フラグが巡回優先順位を示す場合は、
巡回優先調停回路により調停を行うこととする。
【0016】また、複数の使用要求信号の入力が競合し
た場合にその調停を行って一の使用要求信号に対しての
み使用許可信号を出力する調停方法において、前記調停
方法は、固定の優先順位によって調停を行う固定優先調
停回路と、優先順位を巡回させて調停を行う巡回優先調
停回路と、入力ポートを示すポート番号を優先順位の高
い順に設定され、使用要求信号を固定優先調停回路若し
くは巡回優先調停回路の何れにより調停するのかを示す
調停種類分別フラグと、優先順位が連続し且つ巡回優先
調停回路により調停されるものには同一の順位とする固
定優先順位とが、前記ポート番号に対応して設定される
優先順位テーブルとを有し、1又は複数の使用要求信号
が各入力ポートから入力されると、当該入力ポートに対
応する固定優先順位を比較し、最も優先順位の高い固定
優先順位に対応するポートの調停種類分別フラグで示さ
れる固定優先調停回路若しくは巡回優先調停回路の何れ
かにより調停を行うこととする。
【0017】なお、前記調停方法において、巡回優先調
停回路により調停を行う場合は、同一の固定優先順位内
において巡回優先による調停を行うこととする。
【0018】
【発明の実施の形態】次に、本発明の実施例の構成につ
いて図を参照して説明する。
【0019】図2は本発明の調停方式を用いたシステム
の一例としてDMA制御システムを構成した場合の概念
図を示している。このDMA制御システムは、マスタ1
〜3及びCPU4から共有メモリ6に対してDMAアク
セスするため、メモリコントローラ(DMAチャネル制
御)5によりDMAアクセスを制御するシステムであ
る。
【0020】共有バスには3つのマスタ1〜3及びCP
U4が接続されており、メモリコントローラ5を介して
マスタ1〜3及びCPU4からアクセス可能なメモリ6
が接続されている。また、マスタ1〜3若しくはCPU
4からのアクセスが競合した場合に、これらのアクセス
(共有バスの使用要求)を調停する調停制御部7がそれ
ぞれに接続されている。
【0021】調停制御部7は、図1に示すように、マス
タ1〜3及びCPU4にそれぞれ接続された入力(出
力)ポートを有し、メモリ6にDMAするため、各入力
ポート1〜4からの共有バスの使用要求が競合した場合
に、当該使用要求を調停して1の出力ポート1〜4にの
み使用許可を与える調停部8と、調停情報を格納すると
共に、任意のタイミングでCPU4等からの調停情報を
受信して当該調停情報に更新可能な優先順位設定レジス
タ12と、優先順位設定レジスタ12で更新した調停情
報を基に調停部8内の調停方法を構築する調停情報生成
部13から構成される。
【0022】調停部8は、マスタ1〜3及びCPU4に
それぞれ接続された入力(出力)ポート1〜4と、入力
ポート1〜4から入力される共有バスの使用要求信号の
競合を固定の優先順位に従って調停する固定優先調停回
路9、及び優先順位を巡回させて調停する巡回優先調停
回路(本実施例では「ラウンドロビン調停回路」とす
る)10と、固定優先調停回路9又はラウンドロビン調
停回路10での調停により使用許可が与えられるポート
に対して、共有バスの使用許可を与える使用許可信号を
生成して当該出力ポート1〜4に送出し、その際調停情
報生成部13に書き換えマスク信号iを送出する許可信
号生成回路11を備えている。
【0023】優先順位設定レジスタ12は、レジスタ等
の論理回路で構成され、図4に示すように、優先順位の
高い順に、共有バスの使用許可を要求してくるポート番
号と固定優先又はラウンドロビンの何れかを示す調停種
類分別フラグとが対応して格納されるように構成されて
いる。本実施例では、調停種類分別フラグが”1”なら
固定優先を、”0”ならラウンドロビンを示すものとす
る。また、調停情報を更新すると、調停情報生成部13
に書き換え信号dを送出する。
【0024】ここで、CPU4等からの送られてくる設
定情報は、優先順位設定レジスタ12に格納する情報で
あるが、例えば図5に示すように、優先順位の高い順
に、ポート1(固定優先)、ポート2(ラウンドロビ
ン)、ポート3(ラウンドロビン)、ポート2(ラウン
ドロビン)、ポート4(固定優先)のように示される情
報となる。固定優先(ポート1,ポート4)に関しては
通常通り優先順位に従って調停され、固定優先に挟まれ
たラウンドロビン(ポート2,ポート3,ポート2)に
関しては、その間において優先順位を巡回させて調停さ
れる。通常ラウンドロビンは全てのポートが均等に共有
バスを使用できるように構成しているが、本発明では、
ラウンドロビン内において各ポート毎にバスの使用割合
を変更できるように、固定優先に挟まれた間に複数回同
じポート番号を挿入できるようにしている。図5の場合
は、ポート2が2回挿入されている。従って、調停情報
(優先順位設定レジスタ12に格納するポート)の数
は、調停部8と接続しているポートと同数又はそれ以上
となるように構成している。
【0025】調停情報生成部13は、図3に示すよう
に、優先順位の高い順にポート番号、調停種類分別フラ
グ及び固定優先順位が対応づけられて構成される優先順
位テーブル14(図6参照)と、優先順位設定レジスタ
12からの書き換え信号d及び許可信号生成回路11か
らの書き換えマスク信号iの入力を基に、優先順位テー
ブル14に送出するテーブル書き換え信号n及び固定優
先順位記憶部15に送出するイネーブル信号mを有効に
すると共に、調停部8内の固定優先調停回路9及びラウ
ンドロビン調停回路10に送出する優先順位変更指示信
号eを有効にする書き換え制御部16と、優先順位設定
レジスタ12からの調停情報bのうち調停種類分別フラ
グ情報と書き換え信号dの入力により、固定優先順位生
成カウンタ16に送出するカウントイネーブル信号を有
効にするカウンタイネーブル生成部17と、内部にカウ
ンタを有し、カウンタイネーブル生成部17からのカウ
ントイネーブル信号jが入力されている間カウントし、
カウンタのカウント値により固定優先順位値kを生成し
て固定優先順位記憶部15に送出する固定優先順位生成
カウンタ18と、書き換え制御部16からのイネーブル
信号mの入力により、固定優先順位生成カウンタ18で
生成された固定優先順位値kを優先順位テーブル14に
書き込む固定優先順位記憶部15とから構成される。
【0026】次に、本発明の実施例の動作について説明
する。
【0027】まず、調停情報生成部13内の優先順位テ
ーブル14の初期値を設定するが、電源投入直後はCP
U4が付属のROM等(図示しない)から動作プログラ
ム等をメモリ6に展開することを考慮して、ポート4が
常に最上位優先とするべく、図7に示すように、優先順
位テーブル14の一番左側にポート番号として”4”、
調停種類分別フラグとして”1”、固定優先順位とし
て”1”を設定する。他のポート1〜3は、電源投入直
後に共有バスを使用することが考えにくいことから、個
々のシステムに対応して、例えば図7のように、調停種
類分別フラグは全て”1”として、ポート番号”1>2
>3”の順に固定優先順位を”2>3>4”とする。
尚、使用しないテーブルには、ポート番号を”0”とす
ることで無効としている。
【0028】この様な初期設定の下で電源が投入される
と、CPU4による初期設定が行われ、その後通常運用
となりDMA動作が行われる。その後、CPU4は現動
作モードにとって最も効率の良い調停を行うべく、調停
情報aを作成して調停制御部7の優先順位設定レジスタ
12に送出する。
【0029】CPU4で作成された調停情報a、つまり
優先順位設定レジスタ12に更新された調停情報は、例
えば図5に示されるように、優先順位の高い順に、ポー
ト番号を”1>2>3>2>4”とし、ポート番号”
1”及び”4”については固定優先、ポート番号”2,
3,2”についてはラウンドロビンによる調停方法を選
択している。
【0030】図5に示す調停情報の意味するところは、
固定優先に関しては何ら通常と変わるものではないが、
ラウンドロビンについては、前後の固定優先に挟まれた
間においてのみラウンドロビンによる調停が行われるこ
とを意味する。つまり、固定優先の観念で考えると、固
定優先に挟まれた複数のラウンドロビンは、1つのグル
ープとして1つの固定優先となり、この固定優先の1グ
ループ内でラウンドロビンによる調停が行われるわけで
ある。この場合、ラウンドロビンを選択する同一ポート
を複数設定することで、ラウンドロビン調停において共
有バスを使用できる割合を増減させることが可能とな
る。従って、ポート番号2と3については、一定時間内
に共有バスを使用が許可される割合は2:1となる。無
論、ポート1は最上位優先順位となっているので、全て
のポートに優先して共有バスの使用が許可され、ポート
4は最下位優先順位となっているので、ラウンドロビン
による調停を行うボートを含めた全てのポートがポート
4より優先して共有バスの使用が許可されることとな
る。
【0031】また、優先順位設定レジスタは、調停情報
の更新が終わると、優先順位テーブル14を書き替える
ために、調停情報生成部13に対して調停情報を送出
し、書き換え信号dを有効にする。
【0032】調停情報生成部13において、カウンタイ
ネーブル生成部17は、書き換え信号dの入力により、
優先順位設定レジスタ12からの調停情報b内の調停種
類分別フラグを基に、固定優先順位生成カウンタ18に
対するカウントイネーブル信号を有効にする。図5に示
されるように調停種類分別フラグ情報は”1−0−0−
0−1”となっているので、クロックに同期して”1−
0−0−0−1”がカウントイネーブル信号jとなる。
【0033】固定優先順位生成カウンタ18は、カウン
タイネーブル生成部17からのカウントイネーブル信号
jをカウントアップし、そのカウント値、即ち”1−2
−2−2−3”を固定優先順位値kとして固定優先順位
記憶部15に送出する。
【0034】一方、書き換え制御部16は、優先順位設
定レジスタ12からの書き換え信号dの入力により、固
定優先順位記憶部15に対して固定優先順位lを優先順
位テーブルに送出させるイネーブル信号mを有効にする
と共に、優先順位テーブル14に対して優先順位テーブ
ルを書き替えるためのテーブル書き換え信号nを有効に
する。但し、調停部8内の許可信号生成回路11からの
書き換えマスク信号が有効な場合は、テーブル書き換え
信号nが有効とはならず、優先順位テーブル14から送
出される優先順位設定情報も有効とはならない。
【0035】テーブル書き換え信号nが有効になると、
優先順位テーブル14は、優先順位設定レジスタ12で
更新された調停情報bと固定優先順位記憶部15で記憶
している固定優先順位lを基に、図8に示す新規の優先
順位テーブルを再構築する。その際、書き換え制御部1
6は、調停部8内の固定優先調停回路9とラウンドロビ
ン調停回路10に対して、それぞれの調停情報を書き換
えるための優先順位変更指示信号eを有効にし、優先順
位テーブル14から送出される優先順位設定情報cによ
り、固定優先調停回路9及びラウンドロビン調停回路1
0は各入力ポート1〜4から入力される使用許可信号の
競合を調停する優先順位情報を更新する。
【0036】なお、固定優先調停回路9とラウンドロビ
ン調停回路10における優先順位情報は、後述の処理が
行えるような構成となるものとし、ここでは優先順位テ
ーブル14に格納されている内容と同様な情報を格納し
たレジスタ等が構成されているものとし、ここではこれ
を優先順位情報という(便宜上、図面においては優先順
位テーブルを用いる。)。
【0037】次に、上述した、優先順位情報が更新され
た固定優先調停回路9とラウンドロビン調停回路10の
調停動作について説明する。
【0038】マスタ1〜3又はCPU4から使用要求信
号を受けると、当該使用要求信号は固定優先調停回路9
及びラウンドロビン調停回路10に入力され、まず固定
優先調停回路9に於いて競合状況がチェックされる。
【0039】固定優先調停回路9は、使用要求信号が競
合していないと判断すると、優先順位情報における当該
ポート番号に対応する調停種類分別フラグを参照し、固
定優先を示していればそのまま当該ポート番号の出力ポ
ートに使用許可信号を送出する。もしラウンドロビンを
示していれば、調停指示信号hを有効にしてラウンドロ
ビン調停回路10に調停を指示する。それにより、ラウ
ンドロビン調停回路10は、当該ポート番号の出力ポー
トに使用許可信号を送出し、その後、優先順位を巡回さ
せる。
【0040】一方、固定優先調停回路9が使用要求信号
が競合していると判断すると、優先順位情報cにおける
当該ポート番号に対応する固定優先順位と調停種類分別
フラグを参照し、まず使用要求を受けたポートの中から
最上位優先順位であるポートを選択する。該当するポー
ト番号に対応する調停種類分別フラグが固定優先を示し
ている場合は、そのまま当該ポート番号の出力ポートに
使用許可信号を送出する。もしラウンドロビンを示して
いれば、調停指示信号hを有効にしてラウンドロビン調
停回路10に調停を指示する。それにより、ラウンドロ
ビン調停回路10は、複数ポートの調停を行い、選択さ
れたポート番号に対応する出力ポートに使用許可信号を
送出し、優先順位を巡回させる。
【0041】以下、その具体的な事例について、図8〜
図11を参照して説明する。
【0042】[1]CPU4のみが使用要求信号を有効
にした場合 調停部8にはポート4にのみ使用要求信号が入力され
る。固定優先調停回路9は、使用要求信号の競合状況、
及び優先順位情報(図8参照)のポート番号に対応する
調停種類分別フラグをチェックする。ここでは使用要求
信号はポート4のみから入力されているので競合がな
く、またポート4に対応する調停種類分別フラグは”
1”、即ち固定優先による調停であることが判別でき
る。そこで、許可信号生成パルスfと調停結果のポート
番号gである”4”を許可信号生成回路11に送出す
る。許可信号生成パルスfとポート番号gを受けた許可
信号生成回路11は、ポート番号”4”に対応する出力
ポート4の使用許可信号を有効にし、それによりCPU
4は1バスサイクルにおいて共有バスを使用することが
できる。この動作は図11のフローチャートにおいて、
S1→S2→S3→S4となる。
【0043】マスタ1のみが使用要求信号を有効にした
場合も、上記CPU4のみが使用要求信号を有効にした
場合と同様の処理で調停が行われる。
【0044】[2]マスタ2のみが使用要求信号を有効
にした場合 調停部8にはポート2にのみ使用要求信号が入力され
る。固定優先調停回路9は、上述と同様のチェックによ
り、使用要求信号はポート2からのみ入力されているの
で競合がないが、ポート2に対応する調停種類分別フラ
グは”0”、即ちラウンドロビンによる調停であること
が判別できる。そこで、固定優先調停回路9では調停せ
ずラウンドロビン調停回路10で調停させるために、ラ
ウンドロビン調停回路10に対する調停指示信号hを有
効にする。ラウンドロビン調停回路10は、使用要求信
号の競合がないことから、許可信号生成パルスfと調停
結果のポート番号gとして”2”を許可信号生成回路1
1に送出する。許可信号生成パルスとポート番号を受け
た許可信号生成回路11は、ポート番号”2”に対応す
る出力ポート2の使用許可信号を有効にし、それにより
ホスト2は1バスサイクルにおいて共有バスを使用する
ことができる。その際、ラウンドロビン調停回路10は
使用許可されたポート2の優先順位をラウンドロビン調
停の中で最下位にシフトする。つまり調停前は”2>3
>2”であったのを、調停後に”3>2>2”とする
(図9参照)。この動作は、図11のフローチャートに
おいて、S1→S2→S3→S4→S9となる。
【0045】マスタ3のみが使用要求信号を有効にした
場合も、上記マスタ2のみが使用要求信号を有効にした
場合と同様の処理で調停が行われる。
【0046】[3]マスタ1とマスタ3が使用要求信号
を有効にした場合 調停部8にはポート1とポート3に使用要求信号が入力
される。固定優先調停回路9は、上述と同様のチェック
を行う。すると、使用要求信号はポート1とポート3の
2ポートで競合していることから、更に優先順位情報
(図9参照)の固定優先順位をチェックする。ここで
は、最上位の固定優先順位は”1”であり、固定優先順
位”1”に対応するポート番号は”1”のみであり、更
に、ポート番号”1”に対応する調停種類分別フラグ
は”1”、即ち固定優先による調停であることから、許
可信号生成パルスhと調停結果のポート番号gとして”
1”を許可信号生成回路11に送出する。許可信号生成
パルスhとポート番号gを受けた許可信号生成回路11
は、ポート番号”1”に対応する出力ポート1の使用許
可信号を有効にすることで、ポート1は1バスサイクル
において共有バスを使用することができる。この動作は
図11のフローチャートにおいて、S1→S2→S5→
S6→S7→S4となる。
【0047】[4]マスタ2とマスタ3が使用要求信号
を有効にした場合 現在、優先順位情報は図9のようになっている。調停部
8にはポート2とポート3に使用要求信号が入力され
る。固定優先調停回路9は、上述と同様のチェックによ
り、使用要求信号はポート2とポート3の2ポートで競
合していることから、更に優先順位情報の固定優先順位
をチェックする。ここでは、最上位の固定優先順位は”
2”であり、固定優先順位”2”に対応するポート番号
は複数(”2”及び”3”)あり、対応する調停種類分
別フラグは”0”、即ちラウンドロビンによる調停であ
ることから、ラウンドロビン調停回路10に対する調停
指示信号を有効にする。ラウンドロビン調停回路10
は、使用要求信号が競合していることから、ラウンドロ
ビン調停回路10内の優先順位情報(図9参照)から最
上位優先であるポート、即ちポート3を選択し、許可信
号生成パルスfとポート番号gとして”3”を許可信号
生成回路11に送出する。許可信号生成パルスfとポー
ト番号gを受けた許可信号生成回路11は、ポート番
号”3”に対応する出力ポート3の使用許可信号を有効
にすることで、ホスト3は1バスサイクルにおいて共有
バスを使用することができる。その際、ラウンドロビン
調停回路10は使用許可されたポート3の優先順位をラ
ウンドロビン調停の中で最下位にシフトする。つまり調
停前は”3>2>2”であったのを、調停後に”2>2
>3”とする(図10参照)。この動作は、図11のフ
ローチャートにおいて、S1→S2→S5→S6→S8
→S9となる。
【0048】
【発明の効果】以上説明したように本発明によれば、多
様な動作モードを持つシステムやシステム構成の変更等
に対応してフレキシブルに調停の優先順位を変更可能と
なるので、より効率的な調停回路及び調停方法を提供す
ることができる。
【0049】具体的には、固定優先による調停若しくは
巡回優先による調停のみでは効率的な調停が行えないよ
うなシステムにおいては、ポート毎に上記調停方法の設
定・変更が可能となり、また、全てを固定優先による調
停にすることも、全てを巡回優先による調停にすること
も可能となるので、システム構成の変更時や、動作時お
ける動作モードの変更等に、最も効率的な調停回路及び
調停方法を構築可能となる。
【0050】また、多様なシステム構成や動作モード等
に対応して巡回優先による調停であっても各マスタの調
停比率を自在に変更可能となるので、更に効率的な調停
回路及び調停方法を提供することができる。
【0051】具体的には、同一の固定優先順位内におい
て、同一のポート番号を複数個設定可能となり、同一の
固定優先順位内における同一ポートの数はそのまま調停
比率となるため、各ポートの調停比率を自由に変更可能
となり、より効率的な調停回路及び調停方法を構築可能
となる。
【0052】更に、上記設定はCPU等から設定・変更
可能なので、システム構成や動作モード等の変更は任意
のタイミングで実現可能であり、またそれによりハード
ウェアを大幅に変更する必要はなく、最小限のハードウ
ェア変更により実現可能となる。
【図面の簡単な説明】
【図1】本発明の調停回路を示すブロック図。
【図2】本発明の調停回路を利用したシステム例を示す
ブロック図。
【図3】調停回路における調停情報生成部を示すブロッ
ク図。
【図4】調停情報又は優先順位設定レジスタに格納され
るデータ構成を示した図。
【図5】図4の調停情報の一実施例。
【図6】優先順位テーブルのテーブル構成図。
【図7】優先順位テーブルの一実施例。
【図8】優先順位テーブルの一実施例。
【図9】優先順位テーブルの一実施例。
【図10】優先順位テーブルの一実施例。
【図11】本発明の調停方法を示したフローチャート。
【図12】従来の調停回路を示したブロック図。
【符号の説明】
1〜3 マスタ 4 CPU 5 メモリコントローラ&DMAチャネル制御 6 メモリ 7 調停制御部 8 調停部 9 固定優先調停回路 10 ラウンドロビン調停回路 11 許可信号生成回路 12 優先順位設定レジスタ 13 調停情報生成部 14 優先順位テーブル 15 固定優先順位記憶部 16 書き換え制御部 17 カウンタイネーブル生成部 18 固定優先順位生成カウンタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06F 12/00 571 G06F 12/00 571B 13/18 510 13/18 510B 15/177 672 15/177 672F 682 682G Fターム(参考) 5B045 BB38 EE12 EE13 5B060 CD12 5B061 BA01 BB04 BB16 BC01 BC03 DD08 DD11 FF01 GG13 QQ02 5B098 AA03 AA07 AA10 CC01 CC06 GA01 GB01 GC03 GD01 GD03 GD15 GD17

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 複数の使用要求信号の入力が競合した場
    合にその調停を行い一の使用要求信号に対してのみ使用
    許可信号を出力する調停回路において、 前記調停回路は、固定の優先順位によって調停を行う固
    定優先調停回路と、優先順位を巡回させて調停を行う巡
    回優先調停回路とを有し、前記固定優先調停回路若しく
    は前記巡回優先調停回路の何れにより調停を行うかを入
    力ポート毎に対応して設定する設定手段とを有すること
    を特徴とする調停回路。
  2. 【請求項2】 前記設定手段は、入力ポートを示すポー
    ト番号を優先順位の高い順に設定され、使用要求信号を
    固定優先調停回路若しくは巡回優先調停回路の何れによ
    り調停するのかを示す調停種類分別フラグと、優先順位
    が連続し且つ巡回優先調停回路により調停されるものに
    は同一の順位とする固定優先順位とが、前記ポート番号
    に対応して設定される優先順位テーブルを有することを
    特徴とする請求項1記載の調停回路。
  3. 【請求項3】 前記優先順位テーブルにおいて、前記同
    一の固定優先順位内において、同一ポートについて複数
    個設定可能であることを特徴とする請求項2記載の調停
    回路。
  4. 【請求項4】 前記優先順位テーブルは、外部から書き
    換え可能であることを特徴とする請求項2又は3記載の
    調停回路。
  5. 【請求項5】 前記調停回路は、使用要求信号の入力が
    競合する場合、使用要求信号が入力した入力ポートのう
    ち最上位優先順位に対応するポートの調停種類分別フラ
    グを参照し、調停種類分別フラグが固定優先順位を示す
    場合は、固定優先調停回路により調停を行い、調停種類
    分別フラグが巡回優先順位を示す場合は、巡回優先調停
    回路により調停を行うことを特徴とする請求項2〜4の
    何れか一に記載の調停回路。
  6. 【請求項6】 複数の使用要求信号の入力が競合した場
    合にその調停を行って一の使用要求信号に対してのみ使
    用許可信号を出力する調停方法において、 前記調停方法は、固定の優先順位によって調停を行う固
    定優先調停回路と、優先順位を巡回させて調停を行う巡
    回優先調停回路と、 入力ポートを示すポート番号を優先順位の高い順に設定
    され、使用要求信号を固定優先調停回路若しくは巡回優
    先調停回路の何れにより調停するのかを示す調停種類分
    別フラグと、優先順位が連続し且つ巡回優先調停回路に
    より調停されるものには同一の順位とする固定優先順位
    とが、前記ポート番号に対応して設定される優先順位テ
    ーブルとを有し、 1又は複数の使用要求信号が各入力ポートから入力され
    ると、当該入力ポートに対応する固定優先順位を比較
    し、最も優先順位の高い固定優先順位に対応するポート
    の調停種類分別フラグで示される固定優先調停回路若し
    くは巡回優先調停回路の何れかにより調停を行うことを
    特徴とする調停方法。
  7. 【請求項7】 前記調停方法において、巡回優先調停回
    路により調停を行う場合は、同一の固定優先順位内にお
    いて巡回優先による調停を行うことを特徴とする請求項
    6記載の調停方法。
JP2001110481A 2001-04-09 2001-04-09 調停回路及び調停方法 Withdrawn JP2002312309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001110481A JP2002312309A (ja) 2001-04-09 2001-04-09 調停回路及び調停方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001110481A JP2002312309A (ja) 2001-04-09 2001-04-09 調停回路及び調停方法

Publications (1)

Publication Number Publication Date
JP2002312309A true JP2002312309A (ja) 2002-10-25

Family

ID=18962238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001110481A Withdrawn JP2002312309A (ja) 2001-04-09 2001-04-09 調停回路及び調停方法

Country Status (1)

Country Link
JP (1) JP2002312309A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259842A (ja) * 2005-03-15 2006-09-28 Fuji Xerox Co Ltd データ転送処理装置
JP2007052545A (ja) * 2005-08-16 2007-03-01 Fuji Xerox Co Ltd 調停回路
JP2008071036A (ja) * 2006-09-13 2008-03-27 Matsushita Electric Ind Co Ltd リソース管理装置
JP2008509464A (ja) * 2004-08-05 2008-03-27 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング メッセージハンドラ、および通信モジュールが有するメッセージメモリ中のデータへのアクセスを制御する方法
JP2008269223A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd 車載情報端末
JP2008299624A (ja) * 2007-05-31 2008-12-11 Nec System Technologies Ltd 調停装置および調停方法
JP2009093495A (ja) * 2007-10-10 2009-04-30 Nec Computertechno Ltd メモリアクセス制御装置、コンピュータ、メモリアクセス制御方法およびメモリアクセス制御プログラム
JP2009519524A (ja) * 2005-12-14 2009-05-14 トムソン ライセンシング データ伝送バスにアクセスする方法、対応する装置およびシステム
US7650453B2 (en) 2004-09-16 2010-01-19 Nec Corporation Information processing apparatus having multiple processing units sharing multiple resources
JP2010218170A (ja) * 2009-03-16 2010-09-30 Ricoh Co Ltd データ転送装置、情報処理装置、アービトレーション方法及び画像形成システム
WO2013102809A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Equalizing bandwidth for multiple requesters using a shared memory system
JP2014016730A (ja) * 2012-07-06 2014-01-30 Canon Inc バス調停装置、バス調停方法、及びコンピュータプログラム
JP2015184695A (ja) * 2014-03-20 2015-10-22 セイコーエプソン株式会社 データ転送制御装置、データ転送制御方法、電子機器、及び、表示装置
US9547330B2 (en) 2012-10-12 2017-01-17 Socionext Inc. Processor and control method for processor

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008509464A (ja) * 2004-08-05 2008-03-27 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング メッセージハンドラ、および通信モジュールが有するメッセージメモリ中のデータへのアクセスを制御する方法
US7650453B2 (en) 2004-09-16 2010-01-19 Nec Corporation Information processing apparatus having multiple processing units sharing multiple resources
JP2006259842A (ja) * 2005-03-15 2006-09-28 Fuji Xerox Co Ltd データ転送処理装置
JP4666143B2 (ja) * 2005-03-15 2011-04-06 富士ゼロックス株式会社 データ転送処理装置
JP2007052545A (ja) * 2005-08-16 2007-03-01 Fuji Xerox Co Ltd 調停回路
JP2009519524A (ja) * 2005-12-14 2009-05-14 トムソン ライセンシング データ伝送バスにアクセスする方法、対応する装置およびシステム
JP2008071036A (ja) * 2006-09-13 2008-03-27 Matsushita Electric Ind Co Ltd リソース管理装置
JP2008269223A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd 車載情報端末
JP2008299624A (ja) * 2007-05-31 2008-12-11 Nec System Technologies Ltd 調停装置および調停方法
JP2009093495A (ja) * 2007-10-10 2009-04-30 Nec Computertechno Ltd メモリアクセス制御装置、コンピュータ、メモリアクセス制御方法およびメモリアクセス制御プログラム
JP2010218170A (ja) * 2009-03-16 2010-09-30 Ricoh Co Ltd データ転送装置、情報処理装置、アービトレーション方法及び画像形成システム
WO2013102809A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Equalizing bandwidth for multiple requesters using a shared memory system
GB2512548A (en) * 2012-01-06 2014-10-01 Ibm Equalizing bandwidth for multiple requesters using a shared memory system
US9208002B2 (en) 2012-01-06 2015-12-08 International Business Machines Corporation Equalizing bandwidth for multiple requesters using a shared memory system
GB2512548B (en) * 2012-01-06 2020-04-22 Ibm Equalizing bandwidth for multiple requesters using a shared memory system
JP2014016730A (ja) * 2012-07-06 2014-01-30 Canon Inc バス調停装置、バス調停方法、及びコンピュータプログラム
US9665515B2 (en) 2012-07-06 2017-05-30 Canon Kabushiki Kaisha Bus arbitration apparatus provided to a bus connected to a plurality of bus masters, bus arbitration method, and computer-readable storage medium
US9547330B2 (en) 2012-10-12 2017-01-17 Socionext Inc. Processor and control method for processor
JP2015184695A (ja) * 2014-03-20 2015-10-22 セイコーエプソン株式会社 データ転送制御装置、データ転送制御方法、電子機器、及び、表示装置

Similar Documents

Publication Publication Date Title
US6385678B2 (en) Method and apparatus for bus arbitration with weighted bandwidth allocation
US7685346B2 (en) Demotion-based arbitration
US5546548A (en) Arbiter and arbitration process for a dynamic and flexible prioritization
KR100899951B1 (ko) 캐시 메모리 버스트 싸이클 동안 버스 중재를 제어하는시스템 및 방법
US5583999A (en) Bus arbiter and bus arbitrating method
EP1403773B1 (en) Resource management device
JP3898899B2 (ja) バスシステム
EP0625753B1 (en) Dynamically programmable bus arbiter with provisions for historical feedback
US7533206B2 (en) Resource management device
US6584523B1 (en) Device for organizing the access to a memory bus
JP2613005B2 (ja) デバイスのアービトレーション優先レベルを切り換える方法並びに多優先レベルのアービトレーションを行うためのアダプタ及びシステム
US7051133B2 (en) Arbitration circuit and data processing system
JP3791005B2 (ja) バスアクセス調停装置及びバスアクセス調停方法
JP2002312309A (ja) 調停回路及び調停方法
JP2005258867A (ja) リソース管理装置
US7127540B2 (en) Apparatus and method for controlling frequency of bus use
KR100657256B1 (ko) 중재기 및 그 중재기를 채용한 버스 시스템
JP2001216279A (ja) リアルタイム・システム用時分割多重メモリーを用いた、複数のプロセッサーのインターフェース及び、同期化及びアービトレーション方法
KR100757791B1 (ko) 공유 자원 중재 프로토콜 방법 및 중재기
US6189061B1 (en) Multi-master bus system performing atomic transactions and method of operating same
JPH05173985A (ja) プログラマブルコントローラ
US6167478A (en) Pipelined arbitration system and method
US5799160A (en) Circuit and method for controlling bus arbitration
JPH0474748B2 (ja)
JP2004220309A (ja) マルチプロセッサシステム

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070124

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701