JP2005258867A - リソース管理装置 - Google Patents

リソース管理装置 Download PDF

Info

Publication number
JP2005258867A
JP2005258867A JP2004070391A JP2004070391A JP2005258867A JP 2005258867 A JP2005258867 A JP 2005258867A JP 2004070391 A JP2004070391 A JP 2004070391A JP 2004070391 A JP2004070391 A JP 2004070391A JP 2005258867 A JP2005258867 A JP 2005258867A
Authority
JP
Japan
Prior art keywords
access
master
arbitration
information
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004070391A
Other languages
English (en)
Other versions
JP4480427B2 (ja
Inventor
Toshihiro Fukuyama
敏弘 福山
裕司 ▲高▼井
Yuji Takai
Isao Kawamoto
功 河本
Takahide Baba
貴英 馬場
Daisuke Murakami
大輔 村上
Yoshiharu Watanabe
義治 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004070391A priority Critical patent/JP4480427B2/ja
Priority to US11/057,521 priority patent/US7350004B2/en
Priority to CNB200510053753XA priority patent/CN1327370C/zh
Publication of JP2005258867A publication Critical patent/JP2005258867A/ja
Priority to US11/979,121 priority patent/US7472213B2/en
Application granted granted Critical
Publication of JP4480427B2 publication Critical patent/JP4480427B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement

Abstract

【課題】 複数のマスタが共有リソースにアクセスするデータ処理システムにおいて、各マスタのアクセス帯域幅を保証しつつアクセス遅延をリアルタイムに低減する。
【解決手段】 各々アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報120と、複数のマスタ101,102,103のうち共有リソースであるメモリ105へのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報121とを調停情報113として持つ。調停部114は、所定の調停タイミング毎に、帯域幅情報120のスロットを切り替えながらアクセス競合を調停する際、優先マスタ情報121で指定された優先マスタからアクセスリクエストがある場合に、帯域幅情報120のスロットの順番を入れ替えることにより優先マスタからメモリ105へのアクセスを優先的に許可する。
【選択図】 図1

Description

本発明は、複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置に関するものである。
近年、プロセッサ、DSP(Digital Signal Processor)、DMA(Direct Memory Access)等の複数のマスタと、メモリ、入出力デバイス等のリソースとが複数のバスで接続されるシステムLSIにおいて、小面積、低消費電力で、効率的に処理が可能であることが重要となっている。そのためには、リソースを共有し、効率的なアクセス制御を実現することが重要である。
リソースを共有するためのアクセス制御では、複数のマスタから送られるアクセスリクエストの衝突を防止する目的で、リソースの使用権を調停する必要がある。このとき、各マスタのアクセス条件は多様であるため、マスタ毎のアクセス条件に対応可能な柔軟な調停が必要となる。柔軟な調停を行う従来のアクセス制御装置としては、次のものが存在した。
第1の従来技術においては、複数の入出力デバイスによる1つのバスに対するアクセスを調停するバス調停システムにおいて、一定の時間毎に最優先デバイスを切り替え、最優先デバイスがバスを使用しない場合又は最優先デバイスを指定していない期間には公平なラウンド・ロビンスキーム等に従って調停を行う(特許文献1参照)。
第2の従来技術においては、複数のマスタから共有リソースへのアクセスにおいて、各マスタからのアクセスを事前に割り当てることによりアクセス帯域幅を保証する(特許文献2参照)。
第3の従来技術においては、複数のマスタから1つのバスに対するアクセスを制御するバス調停システムにおいて、バスの動作サイクル単位である1バスサイクル毎に、優先順位を切り替えて次の1バスサイクル単位のみにバス使用権を与える(特許文献3参照)。
特開平8−83254号公報 特表2001−516100号公報 特開平10−228446号公報
上記第1の従来技術においては、各デバイスに最優先にバスを割り当てる時間を設定できるが、バスを使用して行われるバスサイクルが複数クロックかかる場合には、一度開始したアクセスが最優先デバイスを切り替えても停止せず、最優先で調停されるべきデバイスのアクセスが阻害されてしまう。
上記第2の従来技術においては、各マスタのアクセスに応じて適切な期間、バスを割り当てることができるが、各マスタから送られるアクセスリクエストが予測できない場合には、各マスタへの共有リソース使用権の割り当てが適切に行えないという問題がある。
上記第3の従来技術においては、各マスタのバス使用権の分配に重み付けを与えることが可能であるが、転送サイズの異なるバスサイクルが混在したり、場合によりリソースへのアクセス時間が変化したりする場合には各バスサイクルのクロック数が異なるため、各マスタに対し一定の期間内での転送サイズを保証することができず、アクセス帯域幅が保証されないという問題がある。
本発明の目的は、アクセス帯域幅を保証しつつ、リアルタイム処理のような共有リソースへのアクセス権が早急に必要なアクセスリクエストに対して、共有リソースへのアクセス権を早急に与えることができるリソース管理装置を提供することにある。
上記課題を解決するために、本発明に係る第1のリソース管理装置は、複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置であって、前記複数のマスタが前記共有リソースにアクセスする際のアクセス競合を調停するタイミングを生成する調停タイミング生成部と、各々前記アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報と前記複数のマスタのうち前記共有リソースへのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報とを持つ調停情報と、前記アクセス競合を前記調停情報に従って調停する調停部とを備え、前記調停部は、前記調停タイミング生成部が生成する調停タイミング毎に、前記帯域幅情報の前記スロットを切り替えながら前記アクセス競合を調停する際、前記優先マスタからアクセスリクエストがある場合に、前記帯域幅情報の前記スロットの順番を入れ替えることにより前記優先マスタから前記共有リソースへのアクセスを優先的に許可することを特徴としている。
本発明に係る第2のリソース管理装置は、複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置であって、前記複数のマスタが前記共有リソースにアクセスする際のアクセス競合を調停するタイミングを生成する調停タイミング生成部と、各々前記アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報と前記複数のマスタのうち前記共有リソースへのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報と前記優先マスタから前記共有リソースへのアクセス遅延を低減するための帯域幅情報である優先マスタ用帯域幅情報とを持つ調停情報と、前記アクセス競合を前記調停情報に従って調停する調停部とを備え、前記調停部は、前記調停タイミング生成部が生成する調停タイミング毎に、前記帯域幅情報の前記スロットを切り替えながら前記アクセス競合を調停する際、前記優先マスタからアクセスリクエストがある場合に、前記優先マスタ用帯域幅情報を前記帯域幅情報の対応するスロットに挿入することにより前記優先マスタから前記共有リソースへのアクセスを優先的に許可することを特徴としている。
本発明に係る第3のリソース管理装置は、複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置であって、前記複数のマスタが前記共有リソースにアクセスする際のアクセス競合を調停するタイミングを生成する調停タイミング生成部と、各々前記アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報と前記複数のマスタのうち前記共有リソースへのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報とを持つ調停情報と、前記優先マスタの一定期間内のアクセス回数を制限するためのアクセスカウンタと、前記アクセス競合を前記調停情報に従って調停する調停部とを備え、前記調停部は、前記調停タイミング生成部が生成する調停タイミング毎に、前記帯域幅情報の前記スロットを切り替えながら前記アクセス競合を調停する際、前記優先マスタからアクセスリクエストがある場合に、前記アクセスカウンタにより前記優先マスタのアクセス回数を制限しつつ前記優先マスタから前記共有リソースへのアクセスを優先的に許可することを特徴としている。
本発明に係る第4のリソース管理装置は、複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置であって、前記複数のマスタが前記共有リソースにアクセスする際のアクセス競合を調停するタイミングを生成する調停タイミング生成部と、各々前記アクセス競合を調停するための前記複数のマスタの一定期間内のアクセス回数を指定する帯域幅情報を持つ調停情報と、前記各マスタの一定期間内のアクセス回数を制限するためのアクセスカウンタと、前記アクセス競合を前記調停情報に従って調停する調停部とを備え、前記調停部は、前記調停タイミング生成部が生成する調停タイミング毎に、前記複数のマスタのいずれかからアクセスリクエストがある場合、前記アクセスカウンタにより前記各マスタのアクセス回数を制限しつつ当該アクセスリクエストを出したマスタから前記共有リソースへのアクセスを許可することを特徴としている。
本発明によれば、複数のマスタが共有リソースにアクセスするデータ処理システムのリソース管理装置において、各マスタのアクセス帯域幅を保証しつつアクセス遅延をリアルタイムに低減することが可能となる。したがって、当該システム上で動作するアプリケーションのリアルタイム性を保証することが可能となる。
以下、本発明に係る第1〜第4の実施形態について、図面を用いて説明する。
〈第1の実施形態〉
図1は、本発明の第1の実施形態に係るリソース管理装置104を含むデータ処理システムの概略構成を示している。図1において、101、102、103はマスタであり、それぞれバスを介してリソース管理装置104に接続されている。リソース管理装置104は、各マスタ101,102,103から共有リソースであるメモリ105に対するアクセスリクエストを調停し、選択したリクエストを、メモリ105に接続されたメモリコントローラ106へ送る。メモリコントローラ106は、送られてきたアクセスリクエストを解釈し、メモリプロトコルに従う信号を生成し、メモリ105のデータの読み書きを行う。なお、以下の説明では、マスタ101,102,103を適宜マスタA,B,Cと呼ぶ。
図1のリソース管理装置104において、110は調停タイミング生成部、111は調停間隔設定レジスタ、112は調停スロットカウンタ、113は帯域幅情報120と優先マスタ情報121とを持つ調停情報、114は調停部、115はコマンドバッファ、116はデータバッファである。調停タイミング生成部110はクロックカウンタ118を有し、クロック入力を検出すると、クロックカウンタ118に1を加え、当該クロックカウンタ118の値と調停間隔設定レジスタ111の値とを比較し、等しければ調停タイミング信号119をセットし、クロックカウンタ118をリセットする。また、等しくなければ、調停タイミング信号119をリセットする。
図2は、図1中の帯域幅情報120の一例を示している。左端の列(第1列)はマスタA,B,C間の固定的な優先順位を表す。上の行にあるマスタほど高い優先順位を有する。他の列(第2列〜第9列)はそれぞれマスタA,B,C間の最優先順位情報を表し、「1」で表示されるマスタが最優先順位を有し、上記固定的な優先順位よりも優先する。ここで、第2列から第9列までをそれぞれスロットと呼び、各列の一番上の数値をスロット番号と呼ぶ。調停スロットカウンタ112は、帯域幅情報120に含まれる複数のスロットから次の調停で用いるスロットを選択するために使用され、調停タイミング信号119がセットされる毎に1ずつインクリメントされ、予め設定された最大値(この例では8)に達すると0にリセットされる。つまり、スロット0からスロット7までが1サイクルを構成する。
図3は、図1中の優先マスタ情報121の一例を示している。優先マスタ情報121は、共有リソースであるメモリ105へのアクセス遅延を低減したい優先マスタの設定を行う。図3中の「設定」の欄は優先マスタの設定を「1」で表し、ここではマスタA及びマスタCが優先マスタとして設定されている。「優先順位」の欄は、優先マスタ間の優先順位を表している。
図4は、図1中の調停部114の動作を示している。調停部114は、調停タイミング信号119がセットされると、優先マスタ情報121により優先マスタに設定されたマスタからアクセスリクエストがあるかどうかを、その優先順位に従って判定する(ステップ401)。ここで、アクセスリクエストを出している優先マスタを「アクティブ優先マスタ」と呼ぶ。優先マスタからリクエストがあれば、帯域幅情報120の中で調停スロットカウンタ112が示す現スロット以降のスロットに、アクティブ優先マスタの最優先順位情報があるかどうか判定する(ステップ402)。例えば、調停スロットカウンタ112が「2」の時点で、帯域幅情報120が図2のように、優先マスタ情報121が図3のようにそれぞれ設定されていた場合、マスタAからアクセスリクエストがなく、マスタCからのアクセスリクエストがあるとき、スロット2からスロット7までにマスタCの最優先順位情報が設定されているかどうかを判定する。この場合、スロット5にマスタCの最優先順位情報が設定されている。
ステップ402で最優先順位情報があると判定されると、アクティブ優先マスタのアクセス遅延(レイテンシ)を低減するように帯域幅情報120のスロットの入れ替えを行う(ステップ403)。上記の例の場合には、スロット5をスロット2に挿入し、スロット4はスロット5に、スロット3はスロット4に、スロット2はスロット3にそれぞれ移動させる。そして、ステップ403からステップ404に進む。
図5は、図2の帯域幅情報120のスロット入れ替え後の状態を示している。図5によれば、マスタCは、スロット1に続けてスロット2でも最優先順位が与えられるので、連続データ転送が可能となる。
一方、ステップ401において優先マスタからのリクエストがなかった場合、又はステップ402においてアクティブ優先マスタの最優先順位情報がなかった場合には、ステップ404に進む。
次に、調停部114は、調停スロットカウンタ112が示すスロットの最優先順位情報を帯域幅情報120から読み出し、これに従って各マスタA,B,Cのアクセスリクエストを調停する(ステップ404)。最後に、この調停で選択されたリクエストをアクセスコマンドとしてコマンドバッファ115に登録する(ステップ405)。
メモリ105へのアクセスリクエストのサイズが4ワードを越える連続転送である場合には、リクエストを4ワード毎の転送に分割し、1スロットで調停されるデータ転送を4ワードに制限する。これにより、あるマスタが連続転送リクエストを行った場合には、最優先順位に設定されたスロットで4ワード転送の選択が保証されるため、帯域幅情報120中の最優先順位情報と、レジスタ111中の調停間隔との設定により、メモリ105への当該マスタのアクセス帯域幅が保証される。
調停部114によりコマンドバッファ115に登録されたアクセスコマンドは、メモリコントローラ106により読み出される。このようにコマンドバッファ115を用いることにより、調停部114とメモリコントローラ106との駆動クロック周波数が異なる場合にもアクセスコマンドを受け渡すことができる。
書き込みアクセス時には、選択されたマスタから送られるデータがデータバッファ116に格納され、データバッファ116に格納されたデータをメモリコントローラ106が読み出してメモリ105へ送る。読み出しアクセス時には、メモリ105からメモリコントローラ106が読み出したデータをデータバッファ116に格納し、データバッファ116に格納されたデータを該当マスタが読み出す。このようにデータバッファ116を用いることにより、各マスタ101〜103とメモリコントローラ106との駆動クロック周波数が異なる場合にもデータの受け渡しができる。
本実施形態によれば、共有リソースであるメモリ105へのアクセス遅延を低減したいマスタ(リアルタイム処理が必要なマスタ)が出すアクセスリクエストに対して、帯域幅情報120のスロットを入れ替えることで、メモリ105へのアクセス遅延をリアルタイムに低減できるようになる。また、帯域幅情報120の設定により、一定期間内に各マスタ101〜103が最優先となる調停タイミングの回数を保証できるため、連続してアクセスを行うマスタに対するアクセス帯域幅を保証することができる。
同時に複数のアクティブ優先マスタが存在する場合、マスタA,B,C間の優先順位(図3参照)に従って調停すればよい。
なお、スロットを入れ替える方法は、本実施形態で示したものに限られるものではなく、調停スロットカウンタ112の値を一時的に変化させる方法などが考えられる。
また、調停に際して優先マスタのみが連続して選択されることがないように、優先マスタが所定回数選択された次の調停では当該優先マスタを選択しないなどの制限を設けることも可能である。
〈第2の実施形態〉
図6は、本発明の第2の実施形態に係るリソース管理装置104を含むデータ処理システムの概略構成を示している。図1との違いは、調停情報113の中に優先マスタ用帯域幅情報122を更に持っている点である。
図7は図6中の帯域幅情報120の一例を、図8は図6中の優先マスタ用帯域幅情報122の一例をそれぞれ示している。優先マスタ情報121は図3の例と同様であるものとする。図7のスロット6及びスロット7は、優先マスタからのアクセスリクエストがない場合に使用されるものである。図8の優先マスタ用帯域幅情報122は、優先マスタから共有リソースであるメモリ105へのアクセス遅延を低減するために使用される帯域幅情報である。図7及び図8の場合、帯域幅を保証する範囲は、帯域幅情報120のスロット0からスロット5までと、優先マスタ用帯域幅情報122の優先スロットP1から優先スロットP2までとなる。
図9は、図6中の調停部114の動作を示している。調停部114は、調停タイミング信号119がセットされると、優先マスタからアクセスリクエストがあるかどうかを、その優先順位に従って判定する(ステップ901)。優先マスタからリクエストがある場合、帯域幅情報120の中で調停スロットカウンタ112が示す現スロットに、アクティブ優先マスタの最優先順位情報があるかどうか判定する(ステップ902)。例えば、アクティブ優先マスタがマスタAであり、調停スロットカウンタ112が「1」を示している場合、スロット1の最優先順位情報はマスタCを示しているため、ステップ902の判定は「NO」となる。
帯域幅情報120の中にアクティブ優先マスタの最優先順位情報がなければ、優先マスタ用帯域幅情報122の中にアクティブ優先マスタの最優先順位情報があるかどうかを判定する(ステップ903)。例えば、アクティブ優先マスタがマスタAである場合、優先マスタ用帯域幅情報122は、優先スロットP1にマスタAの最優先順位情報を有しているので、ステップ903の判定は「YES」となる。
優先マスタ用帯域幅情報122の中にアクティブ優先マスタの最優先順位情報があれば、この優先マスタ用帯域幅情報122から当該優先スロットを取り出し、この優先スロットを帯域幅情報120の現スロットに挿入する(ステップ904)。例えば、アクティブ優先マスタがマスタAであり、調停スロットカウンタ112が「1」を示している場合、優先マスタ用帯域幅情報122の優先スロットP1を帯域幅情報120のスロット1の位置に挿入し、元のスロット1をスロット2に、元のスロット2をスロット3に、元のスロット3をスロット4にのように1スロットずつシフトさせる。そして、ステップ904からステップ905に進む。
図10は、図7の帯域幅情報120のスロット挿入・調整後の状態を示している。図10によれば、マスタAは、スロット0に続けてスロット1でも最優先順位が与えられるので、連続データ転送が可能となる。
一方、ステップ901において優先マスタからのリクエストがなかった場合、又はステップ902において帯域幅情報120の中にアクティブ優先マスタの最優先順位情報があった場合、又はステップ903において優先マスタ用帯域幅情報122の中にアクティブ優先マスタの最優先順位情報がなかった場合には、ステップ905に進む。
次に、調停部114は、調停スロットカウンタ112が示すスロットの最優先順位情報を帯域幅情報120から読み出し、これに従って各マスタA,B,Cのアクセスリクエストを調停する(ステップ905)。最後に、この調停で選択されたリクエストをコマンドバッファ115に登録する(ステップ906)。
調停スロットカウンタ112が最大値(この例では8)に達した場合、当該調停スロットカウンタ112を0にリセットするとともに、帯域幅情報120と優先マスタ用帯域幅情報122とを元の状態に戻す。
本実施形態によれば、共有リソースであるメモリ105へのアクセス遅延を低減したいマスタが出すアクセスリクエストに対して、優先マスタ用帯域幅情報122を利用して帯域幅情報120を動的に調整することで、メモリ105へのアクセス遅延をリアルタイムに低減できるようになる。また、帯域幅情報120の設定により、一定期間内に各マスタ101〜103が最優先となる調停タイミングの回数を保証できるため、連続してアクセスを行うマスタに対するアクセス帯域幅を保証することができる。
同時に複数のアクティブ優先マスタが存在する場合、マスタA,B,C間の優先順位(図3参照)に従って調停すればよい。優先マスタ用帯域幅情報122の任意の優先スロットに複数の最優先順位を設定してもよい。
なお、調停に際して優先マスタのみが連続して選択されることがないように、優先マスタが所定回数選択された次の調停では当該優先マスタを選択しないなどの制限を設けることも可能である。
〈第3の実施形態〉
図11は、本発明の第3の実施形態に係るリソース管理装置104を含むデータ処理システムの概略構成を示している。図1との違いは、優先マスタの一定期間内のアクセス回数を制限するためのアクセスカウンタ123をリソース管理装置104が更に備えている点である。また、図11の調停スロットカウンタ112は、調停部114から更新禁止信号130を受け取るように構成されている。
図12は図11中の帯域幅情報120の一例を、図13は図11中の優先マスタ情報121の一例をそれぞれ示している。図12の帯域幅情報120では、いずれのスロットでもマスタAの最優先順位情報が「0」に設定されている。図13の優先マスタ情報121は、優先マスタの設定と、優先マスタ間の優先順位とに加えて、アクセスカウンタ123の優先マスタ毎の初期値とを持つ。図13の例では、マスタAのみが優先マスタに設定され、そのアクセスカウンタ初期値(つまり、1サイクル内の最大アクセス回数)が2に設定されている。
調停スロットカウンタ112が最大値(この例では8)に達すると、当該調停スロットカウンタ112が0にリセットされるとともに、優先マスタ情報121中の優先マスタのアクセスカウンタ初期値がアクセスカウンタ123に設定される。このアクセスカウンタ123は、アクセス許可がなされる毎に1ずつ減算され、そのカウント値が0になった後は、当該サイクルでは対応する優先マスタのアクセスリクエストが選択されないようになっている。
調停スロットカウンタ112に調停部114から更新禁止信号130がセットされた場合、調停スロットカウンタ112のインクリメントを停止する。更に、調停スロットカウンタ112の最大値(この例では初期値8)を1つ減算し、その後、更新禁止信号130をリセットする。
図14は、図11中の調停部114の動作を示している。調停部114は、調停タイミング信号119がセットされると、優先マスタからアクセスリクエストがあるかどうかを、その優先順位に従って判定する(ステップ1401)。図13の設定例の場合、マスタAのリクエストがあるかどうか判定する。優先マスタからリクエストがあれば、当該アクティブ優先マスタのアクセスカウンタ123の値が0より大きいかどうか判定する(ステップ1402)。アクセスカウンタ123の値が0より大きければ、当該アクティブ優先マスタのアクセスカウンタ123の値を1つ減算し、当該アクティブ優先マスタを選択する調停を行い、かつ調停スロットカウンタ112に更新禁止信号130をセットする(ステップ1403)。次に、当該アクティブ優先マスタのリクエストをコマンドバッファ115に登録する(ステップ1404)。また、この時点で更新禁止信号130がリセットされる。
ステップ1401において優先マスタからのリクエストがなかった場合、又はステップ1402においてアクセスカウンタ123の値が0であった場合には、調停部114は、調停スロットカウンタ112が示すスロットの最優先順位情報を帯域幅情報120から読み出し、これに従って各マスタA,B,Cのアクセスリクエストを調停する(ステップ1405)。最後に、この調停で選択されたリクエストをコマンドバッファ115に登録する(ステップ1406)。
図12及び図13の設定例の場合、スロット0からスロット5までの間に優先マスタであるマスタAからのアクセスリクエストが2回あった場合、調停スロットカウンタ112は6で最大値(更新値)に達するため、残りのスロット6及びスロット7は使用されない。また、優先マスタであるマスタAからのアクセスリクエストが0回であった場合、調停スロットカウンタ112は8で最大値(初期値)に達するため、スロット0からスロット7までを全て使用する。これにより、優先マスタからのアクセスリクエストの有無にかかわらず、1サイクルが常に8スロットで構成されることとなる。
本実施形態によれば、共有リソースであるメモリ105へのアクセス遅延を低減したいマスタが出すアクセスリクエストに対して、帯域幅情報120を利用しつつ優先マスタからのアクセスリクエストを最優先順位のリクエストとして調停を行い、かつ優先マスタの一定期間内のアクセス回数を制限するためのアクセスカウンタ123を備えることで、メモリ105へのアクセス遅延をリアルタイムに低減できるようになる。また、帯域幅情報120及び優先マスタ情報121の設定により、一定期間内に各マスタ101〜103が最優先となる調停タイミングの回数を保証できるため、連続してアクセスを行うマスタに対するアクセス帯域幅を保証することができる。
〈第4の実施形態〉
図15は、本発明の第4の実施形態に係るリソース管理装置104を含むデータ処理システムの概略構成を示している。図1との違いは、図11の場合と同様にリソース管理装置104がアクセスカウンタ123を備えている点である。図15の調停情報113は、帯域幅情報120を持っている。
図16は、図15中の帯域幅情報120の一例を示している。図16の帯域幅情報120の第1欄は、それぞれ複数のマスタ間の優先順位を表している。上の行にあるマスタほど高い優先順位を有する。第2欄には、アクセスカウンタ123のマスタ毎の初期値が設定される。図16の例では、マスタA,B,Cの各々のアクセスカウンタ初期値(つまり、1サイクル内の最大アクセス回数)が2、4、2にそれぞれ設定されている。
調停スロットカウンタ112が最大値(この例では8)に達すると、当該調停スロットカウンタ112が0にリセットされるとともに、帯域幅情報120中の全てのマスタのアクセスカウンタ初期値がアクセスカウンタ123に設定される。このアクセスカウンタ123は、マスタ毎にアクセス許可がなされる都度1ずつ減算される。
図17は、図15中の調停部114の動作を示している。調停部114は、調停タイミング信号119がセットされると、1つ以上のマスタからアクセスリクエストがあるかどうかを判定する(ステップ1701)。全くリクエストがない場合、調停は終了する。1つ以上のマスタからリクエストがある場合、帯域幅情報120の第1欄で設定されている優先順位に従って、各マスタからリクエストがあるかどうかを順次判定する(ステップ1702)。当該マスタからリクエストがあれば、当該マスタのアクセスカウンタ123の値が0より大きいかどうか判定する(ステップ1703)。アクセスカウンタ123の値が0より大きければ、当該マスタのアクセスカウンタ123の値を1つ減算し、当該マスタを選択する調停を行う(ステップ1704)。次に、当該マスタのリクエストをコマンドバッファ115に登録する(ステップ1705)。
ステップ1702において当該マスタからのリクエストがなかった場合、又はステップ1703においてアクセスカウンタ123の値が0であった場合には、当該マスタよりも優先順位の低いマスタがあるかどうかを判定する(ステップ1706)。更に調停する必要のあるマスタがあれば、ステップ1702に戻る。これ以上調停する必要のあるマスタがなければ、帯域幅情報120の第1欄で設定された優先順位に従って調停を行う(ステップ1707)。ステップ1707ではアクセスカウンタ123の値に関係なく、帯域幅情報120で設定される優先順位情報により調停を行う。ステップ1707により、アクセスリクエストのあるマスタのアクセスカウンタ123の値が0であっても、他のマスタからアクセスリクエストがない場合には、アクセスリクエストのあるマスタがアクセス可能となり、リソースの使用効率を下げない。
本実施形態によれば、共有リソースであるメモリ105へのアクセスリクエストに対して、複数のマスタ間の優先順位に従って調停を行い、かつ各マスタの一定期間内のアクセス回数を制限するためのアクセスカウンタ123を備えることで、帯域幅情報120の設定により、一定期間内に各マスタ101〜103が最優先となる調停タイミングの回数を保証できる。そのため、連続してアクセスを行うマスタに対するアクセス帯域幅を保証することができる。また、あるマスタの優先順位を指定する帯域幅情報120の優先順位を高くすることで当該マスタのアクセス遅延の低減が可能となる。
なお、調停情報113のフォーマットは上記各実施形態で示したものに限らない。
また、上記各実施形態ではメモリ105を共有リソースの例としたが、メモリ以外の入出力デバイスを共有リソースとする場合にも本発明は適用可能である。
更に、上記各実施形態では3つのマスタ101〜103と1つの共有リソース105とを用いて説明したが、より多くのマスタ及び複数の共有リソースを有する複雑なデータ処理システムにおいても、本発明は適用可能である。
以上説明してきたとおり、本発明に係るリソース管理装置は、各マスタのアクセス帯域幅を保証しつつアクセス遅延をリアルタイムに低減することができるという効果を有し、複数のマスタが共有リソースにアクセスするデータ処理システム等として有用である。
本発明の第1の実施形態に係るリソース管理装置を含むデータ処理システムの概略構成を示すブロック図である。 図1中の帯域幅情報の一例を示す図である。 図1中の優先マスタ情報の一例を示す図である。 図1中の調停部の動作を示すフローチャート図である。 図2の帯域幅情報のスロット入れ替え後の状態を示す図である。 本発明の第2の実施形態に係るリソース管理装置を含むデータ処理システムの概略構成を示すブロック図である。 図6中の帯域幅情報の一例を示す図である。 図6中の優先マスタ用帯域幅情報の一例を示す図である。 図6中の調停部の動作を示すフローチャート図である。 図7の帯域幅情報のスロット挿入・調整後の状態を示す図である。 本発明の第3の実施形態に係るリソース管理装置を含むデータ処理システムの概略構成を示すブロック図である。 図11中の帯域幅情報の一例を示す図である。 図11中の優先マスタ情報の一例を示す図である。 図11中の調停部の動作を示すフローチャート図である。 本発明の第4の実施形態に係るリソース管理装置を含むデータ処理システムの概略構成を示すブロック図である。 図15中の帯域幅情報の一例を示す図である。 図15中の調停部の動作を示すフローチャート図である。
符号の説明
101〜103 マスタ
104 リソース管理装置
105 メモリ(共有リソース)
106 メモリコントローラ
110 調停タイミング生成部
111 調停間隔設定レジスタ
112 調停スロットカウンタ
113 調停情報
114 調停部
115 コマンドバッファ
116 データバッファ
118 クロックカウンタ
119 調停タイミング信号
120 帯域幅情報
121 優先マスタ情報
122 優先マスタ用帯域幅情報
123 アクセスカウンタ
130 更新禁止信号

Claims (4)

  1. 複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置であって、
    前記複数のマスタが前記共有リソースにアクセスする際のアクセス競合を調停するタイミングを生成する調停タイミング生成部と、
    各々前記アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報と、前記複数のマスタのうち前記共有リソースへのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報とを持つ調停情報と、
    前記アクセス競合を前記調停情報に従って調停する調停部とを備え、
    前記調停部は、前記調停タイミング生成部が生成する調停タイミング毎に、前記帯域幅情報の前記スロットを切り替えながら前記アクセス競合を調停する際、前記優先マスタからアクセスリクエストがある場合に、前記帯域幅情報の前記スロットの順番を入れ替えることにより前記優先マスタから前記共有リソースへのアクセスを優先的に許可することを特徴とするリソース管理装置。
  2. 複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置であって、
    前記複数のマスタが前記共有リソースにアクセスする際のアクセス競合を調停するタイミングを生成する調停タイミング生成部と、
    各々前記アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報と、前記複数のマスタのうち前記共有リソースへのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報と、前記優先マスタから前記共有リソースへのアクセス遅延を低減するための帯域幅情報である優先マスタ用帯域幅情報とを持つ調停情報と、
    前記アクセス競合を前記調停情報に従って調停する調停部とを備え、
    前記調停部は、前記調停タイミング生成部が生成する調停タイミング毎に、前記帯域幅情報の前記スロットを切り替えながら前記アクセス競合を調停する際、前記優先マスタからアクセスリクエストがある場合に、前記優先マスタ用帯域幅情報を前記帯域幅情報の対応するスロットに挿入することにより前記優先マスタから前記共有リソースへのアクセスを優先的に許可することを特徴とするリソース管理装置。
  3. 複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置であって、
    前記複数のマスタが前記共有リソースにアクセスする際のアクセス競合を調停するタイミングを生成する調停タイミング生成部と、
    各々前記アクセス競合を調停するための最優先順位情報を有する複数のスロットを持つ帯域幅情報と、前記複数のマスタのうち前記共有リソースへのアクセス遅延を低減したいマスタを優先マスタとして指定するための優先マスタ情報とを持つ調停情報と、
    前記優先マスタの一定期間内のアクセス回数を制限するためのアクセスカウンタと、
    前記アクセス競合を前記調停情報に従って調停する調停部とを備え、
    前記調停部は、前記調停タイミング生成部が生成する調停タイミング毎に、前記帯域幅情報の前記スロットを切り替えながら前記アクセス競合を調停する際、前記優先マスタからアクセスリクエストがある場合に、前記アクセスカウンタにより前記優先マスタのアクセス回数を制限しつつ前記優先マスタから前記共有リソースへのアクセスを優先的に許可することを特徴とするリソース管理装置。
  4. 複数のマスタが共有リソースにアクセスするデータ処理システムにおけるリソース管理装置であって、
    前記複数のマスタが前記共有リソースにアクセスする際のアクセス競合を調停するタイミングを生成する調停タイミング生成部と、
    各々前記アクセス競合を調停するための前記複数のマスタの一定期間内のアクセス回数を指定する帯域幅情報を持つ調停情報と、
    前記各マスタの一定期間内のアクセス回数を制限するためのアクセスカウンタと、
    前記アクセス競合を前記調停情報に従って調停する調停部とを備え、
    前記調停部は、前記調停タイミング生成部が生成する調停タイミング毎に、前記複数のマスタのいずれかからアクセスリクエストがある場合、前記アクセスカウンタにより前記各マスタのアクセス回数を制限しつつ当該アクセスリクエストを出したマスタから前記共有リソースへのアクセスを許可することを特徴とするリソース管理装置。
JP2004070391A 2004-03-12 2004-03-12 リソース管理装置 Expired - Lifetime JP4480427B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004070391A JP4480427B2 (ja) 2004-03-12 2004-03-12 リソース管理装置
US11/057,521 US7350004B2 (en) 2004-03-12 2005-02-15 Resource management device
CNB200510053753XA CN1327370C (zh) 2004-03-12 2005-03-11 资源管理装置
US11/979,121 US7472213B2 (en) 2004-03-12 2007-10-31 Resource management device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004070391A JP4480427B2 (ja) 2004-03-12 2004-03-12 リソース管理装置

Publications (2)

Publication Number Publication Date
JP2005258867A true JP2005258867A (ja) 2005-09-22
JP4480427B2 JP4480427B2 (ja) 2010-06-16

Family

ID=34918531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070391A Expired - Lifetime JP4480427B2 (ja) 2004-03-12 2004-03-12 リソース管理装置

Country Status (3)

Country Link
US (2) US7350004B2 (ja)
JP (1) JP4480427B2 (ja)
CN (1) CN1327370C (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164428A (ja) * 2005-12-13 2007-06-28 Oki Electric Ind Co Ltd バス調停回路及びそれを用いたマルチレイヤバスシステム
JP2009181203A (ja) * 2008-01-29 2009-08-13 Mitsubishi Electric Corp バス調停装置
JP2009252038A (ja) * 2008-04-08 2009-10-29 Toshiba Corp Ofdm送信装置とその信号分離装置およびメモリアクセス制御方法
JP2010055389A (ja) * 2008-08-28 2010-03-11 Fujitsu Microelectronics Ltd 調停装置、調停方法、及び電子機器
US7747806B2 (en) 2006-06-02 2010-06-29 Panasonic Corporation Resource use management device, resource use management system, and control method for a resource use management device
JP2011170515A (ja) * 2010-02-17 2011-09-01 Kyocera Mita Corp メモリマスタデバイス
JP2012103763A (ja) * 2010-11-08 2012-05-31 Sony Corp アービトレーション回路、および、その制御方法
KR101283524B1 (ko) 2006-06-27 2013-07-15 톰슨 라이센싱 조정을 실행하기 위한 방법 및 장치
WO2017056132A1 (ja) 2015-10-01 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
US11734250B2 (en) 2019-12-12 2023-08-22 Fujitsu Limited Information processing apparatus, synchronization control method, and computer-readable recording medium recording synchronization control program

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8483227B2 (en) 2003-11-20 2013-07-09 International Business Machines Corporation Controlling bandwidth reservations method and apparatus
JP4907166B2 (ja) 2005-01-12 2012-03-28 パナソニック株式会社 リソース管理装置
CN100593777C (zh) * 2005-01-31 2010-03-10 松下电器产业株式会社 存取仲裁装置和可仲裁条件验证装置
US7249210B2 (en) * 2005-03-01 2007-07-24 Qualcomm Incorporated Bus access arbitration scheme
CN100445971C (zh) * 2005-11-22 2008-12-24 华为技术有限公司 一种控制用户对共享媒质访问的方法及装置
WO2007079985A1 (en) * 2006-01-13 2007-07-19 Freescale Semiconductor, Inc. Protection system and method of operation therein
JP4839155B2 (ja) * 2006-08-31 2011-12-21 富士通セミコンダクター株式会社 アクセス調停装置およびアクセス調停方法
KR100868766B1 (ko) * 2007-01-31 2008-11-17 삼성전자주식회사 복수의 dma 요청 블록들을 가지는 직접 메모리 액세스장치의 우선 순위를 결정하는 방법 및 장치
US7685346B2 (en) * 2007-06-26 2010-03-23 Intel Corporation Demotion-based arbitration
US7774529B2 (en) * 2007-07-03 2010-08-10 Panasonic Corporation Bus communication apparatus that uses shared memory
JP2009116702A (ja) * 2007-11-07 2009-05-28 Toshiba Corp 半導体集積回路
WO2010052679A1 (en) * 2008-11-10 2010-05-14 Nxp B.V. Resource controlling
US8799474B2 (en) * 2009-02-13 2014-08-05 Cisco Technology, Inc. Apparatus and method to allocate limited resources
CN102428450A (zh) 2009-03-11 2012-04-25 新诺普系统公司 用于资源控制的系统和方法
CN101510162B (zh) * 2009-03-26 2011-11-02 浙江大学 一种基于延时策略的软件事务内存的实现方法
CN102687482B (zh) * 2009-12-29 2016-03-09 诺基亚技术有限公司 数据云的分布式认证
US8595402B1 (en) * 2010-03-02 2013-11-26 Marvell International Ltd. Dynamic arbitration schemes for multi-master memory systems
US8667197B2 (en) * 2010-09-08 2014-03-04 Intel Corporation Providing a fine-grained arbitration system
CN101980140B (zh) * 2010-11-15 2012-02-22 北京北方烽火科技有限公司 一种ssram访问控制系统
US8713379B2 (en) * 2011-02-08 2014-04-29 Diablo Technologies Inc. System and method of interfacing co-processors and input/output devices via a main memory system
US9779020B2 (en) 2011-02-08 2017-10-03 Diablo Technologies Inc. System and method for providing an address cache for memory map learning
US9575908B2 (en) 2011-02-08 2017-02-21 Diablo Technologies Inc. System and method for unlocking additional functions of a module
US9552175B2 (en) * 2011-02-08 2017-01-24 Diablo Technologies Inc. System and method for providing a command buffer in a memory system
US8539132B2 (en) * 2011-05-16 2013-09-17 Qualcomm Innovation Center, Inc. Method and system for dynamically managing a bus of a portable computing device
KR101949382B1 (ko) 2012-04-04 2019-02-18 삼성전자주식회사 서비스 품질의 향상을 위한 시스템 온 칩 및 시스템 온 칩의 제어 방법
US9684633B2 (en) * 2013-01-24 2017-06-20 Samsung Electronics Co., Ltd. Adaptive service controller, system on chip and method of controlling the same
CN105808210B (zh) * 2014-12-31 2018-07-31 龙芯中科技术有限公司 共享资源的访问方法和装置
CN106648440B (zh) * 2015-10-28 2020-07-24 华为技术有限公司 操作存储设备的控制方法和存储设备
US20170199839A1 (en) * 2016-01-13 2017-07-13 Qualcomm Incorporated Bus ownership hand-off techniques
CN106681947B (zh) * 2016-12-27 2019-08-09 盛科网络(苏州)有限公司 动态分配带宽的总线仲裁器的实现方法
TWI681362B (zh) * 2018-03-01 2020-01-01 瑞昱半導體股份有限公司 有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法
EP3543861B1 (en) * 2018-03-23 2022-12-14 Imagination Technologies Limited Arbitration systems and methods
CN109002408B (zh) * 2018-07-18 2022-09-09 北京忆芯科技有限公司 总线仲裁方法和系统
FR3086780B1 (fr) * 2018-09-27 2020-11-06 Thales Sa Systeme et procede d'acces a une ressource partagee
CN109491785B (zh) * 2018-10-24 2021-01-26 龙芯中科技术股份有限公司 内存访问调度方法、装置及设备
US11144358B1 (en) 2018-12-06 2021-10-12 Pure Storage, Inc. Asynchronous arbitration of shared resources
US10990543B1 (en) * 2020-01-02 2021-04-27 Arm Limited Apparatus and method for arbitrating access to a set of resources

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969120A (en) * 1989-02-13 1990-11-06 International Business Machines Corporation Data processing system for time shared access to a time slotted bus
US5241632A (en) * 1992-01-30 1993-08-31 Digital Equipment Corporation Programmable priority arbiter
US5533205A (en) 1994-03-30 1996-07-02 International Business Machines Corporation Method and system for efficient bus allocation in a multimedia computer system
US5845097A (en) * 1996-06-03 1998-12-01 Samsung Electronics Co., Ltd. Bus recovery apparatus and method of recovery in a multi-master bus system
US5740380A (en) * 1996-07-15 1998-04-14 Micron Electronics, Inc. Method and system for apportioning computer bus bandwidth
US6385678B2 (en) * 1996-09-19 2002-05-07 Trimedia Technologies, Inc. Method and apparatus for bus arbitration with weighted bandwidth allocation
US6070205A (en) 1997-02-17 2000-05-30 Ssd Company Limited High-speed processor system having bus arbitration mechanism
US5948089A (en) 1997-09-05 1999-09-07 Sonics, Inc. Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation
US6401176B1 (en) 1997-11-14 2002-06-04 Agere Systems Guardian Corp. Multiple agent use of a multi-ported shared memory
US6138200A (en) * 1998-06-09 2000-10-24 International Business Machines Corporation System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration
US6157978A (en) * 1998-09-16 2000-12-05 Neomagic Corp. Multimedia round-robin arbitration with phantom slots for super-priority real-time agent
US6654833B1 (en) * 1999-07-29 2003-11-25 Micron Technology, Inc. Bus arbitration
JP3778338B2 (ja) * 2000-06-28 2006-05-24 田中貴金属工業株式会社 酸化物分散強化型白金材料の製造方法
KR100716950B1 (ko) * 2000-08-11 2007-05-10 삼성전자주식회사 버스 시스템
US7058740B2 (en) * 2001-03-08 2006-06-06 Sony Corporation Effective bus utilization using multiple buses and multiple bus controllers
US6820152B2 (en) * 2001-04-25 2004-11-16 Matsushita Electric Industrial Co., Ltd. Memory control device and LSI
KR20040029254A (ko) 2002-09-30 2004-04-06 마츠시타 덴끼 산교 가부시키가이샤 자원관리장치
US20040153591A1 (en) * 2003-01-07 2004-08-05 Yoshiteru Tanaka Bus arbiter
FR2860896A1 (fr) * 2003-10-14 2005-04-15 St Microelectronics Sa Procede d'arbitrage de l'acces a une ressource partagee

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164428A (ja) * 2005-12-13 2007-06-28 Oki Electric Ind Co Ltd バス調停回路及びそれを用いたマルチレイヤバスシステム
US7747806B2 (en) 2006-06-02 2010-06-29 Panasonic Corporation Resource use management device, resource use management system, and control method for a resource use management device
KR101283524B1 (ko) 2006-06-27 2013-07-15 톰슨 라이센싱 조정을 실행하기 위한 방법 및 장치
JP2009181203A (ja) * 2008-01-29 2009-08-13 Mitsubishi Electric Corp バス調停装置
JP2009252038A (ja) * 2008-04-08 2009-10-29 Toshiba Corp Ofdm送信装置とその信号分離装置およびメモリアクセス制御方法
US8650347B2 (en) 2008-08-28 2014-02-11 Fujitsu Semiconductor Limited Arbitration device, arbitration method, and electronic apparatus
JP2010055389A (ja) * 2008-08-28 2010-03-11 Fujitsu Microelectronics Ltd 調停装置、調停方法、及び電子機器
JP2011170515A (ja) * 2010-02-17 2011-09-01 Kyocera Mita Corp メモリマスタデバイス
JP2012103763A (ja) * 2010-11-08 2012-05-31 Sony Corp アービトレーション回路、および、その制御方法
WO2017056132A1 (ja) 2015-10-01 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
KR20180062915A (ko) 2015-10-01 2018-06-11 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10108562B2 (en) 2015-10-01 2018-10-23 Renesas Electronics Corporation Semiconductor device including a request issuing controller
US10831683B2 (en) 2015-10-01 2020-11-10 Renesas Electronics Corporation Semiconductor device including bus controller
US11294835B2 (en) 2015-10-01 2022-04-05 Renesas Electronics Corporation Semiconductor device including a bus arbiter
US11734250B2 (en) 2019-12-12 2023-08-22 Fujitsu Limited Information processing apparatus, synchronization control method, and computer-readable recording medium recording synchronization control program

Also Published As

Publication number Publication date
CN1327370C (zh) 2007-07-18
US20080065801A1 (en) 2008-03-13
US20050204085A1 (en) 2005-09-15
CN1667597A (zh) 2005-09-14
US7350004B2 (en) 2008-03-25
US7472213B2 (en) 2008-12-30
JP4480427B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
JP4480427B2 (ja) リソース管理装置
EP1403773B1 (en) Resource management device
JP4907166B2 (ja) リソース管理装置
JP4485574B2 (ja) アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法
JP4457168B2 (ja) 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム
US8095744B2 (en) Device for controlling access from a plurality of masters to shared memory composed of a plurality of banks each having a plurality of pages
JP4090883B2 (ja) 異なるリソースアクセス方式を有するシステム統合エージェント
JP2001356961A (ja) 調停装置
US7127540B2 (en) Apparatus and method for controlling frequency of bus use
JP2004246862A (ja) リソース管理装置
KR20190076869A (ko) 반도체 장치 및 버스 제너레이터
EP1752881A1 (en) Apparatus for memory resource arbitration based on dedicated time slot allocation
JP2006251875A (ja) バス調停装置及びバス調停方法
JP2007164713A (ja) リソース管理装置及びリソース管理方法
JPH10149311A (ja) メモリ制御装置
JP2006277363A (ja) 情報転送方式,画像形成装置
JP2005056239A (ja) 半導体集積回路
JP2005210567A (ja) バス制御方法及びバス制御装置
JP4170506B2 (ja) 調停回路および方法
JP2002175270A (ja) バスの排他制御方式
JP2020129205A (ja) 制御装置および制御方法
JP2004062333A (ja) 画像処理装置
JPH023851A (ja) ダイレクトメモリアクセス装置
JP2004038333A (ja) データ転送システム
JPH08297631A (ja) バス制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4480427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250