TWI681362B - 有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法 - Google Patents

有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法 Download PDF

Info

Publication number
TWI681362B
TWI681362B TW107106878A TW107106878A TWI681362B TW I681362 B TWI681362 B TW I681362B TW 107106878 A TW107106878 A TW 107106878A TW 107106878 A TW107106878 A TW 107106878A TW I681362 B TWI681362 B TW I681362B
Authority
TW
Taiwan
Prior art keywords
time
memory bandwidth
graphics processor
upper limit
value
Prior art date
Application number
TW107106878A
Other languages
English (en)
Other versions
TW201937450A (zh
Inventor
曾逸晨
曾明揚
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107106878A priority Critical patent/TWI681362B/zh
Priority to US16/054,370 priority patent/US11087427B2/en
Publication of TW201937450A publication Critical patent/TW201937450A/zh
Application granted granted Critical
Publication of TWI681362B publication Critical patent/TWI681362B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/127—Prioritisation of hardware or computational resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

一種動態限制圖形處理器的記憶體頻寬的方法，適用於一有限記憶體頻寬系統。有限記憶體頻寬系統包括一影音解碼器與一圖形處理器。此方法包括：偵測影音解碼器解碼一影音檔案的複數訊框的複數解碼時間，以及根據複數訊框的解碼時間與目標時間調整圖形處理器的記憶體頻寬許可上限。因此，在記憶體頻寬總量受限的情況下，透過相應影音解碼器的效能限制圖形處理器的記憶體頻寬，藉以在影音播放過程中，能避免影響影音播放效果且同時提供較佳的圖形使用者介面。

Description

有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法
本發明是關於一種在有限記憶體頻寬系統下的記憶體頻寬分配技術，特別是一種有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法。
現今，系統單晶片(system on chip，SoC)廣泛應用在電視、機上盒(setup box，STB)、智慧電視盒(over the top box，ott box)、個人電腦(personal computer，PC)、行動電話(mobile phone)、平板電腦(tablet PC)、影音播放器(DVD player)等各種電子裝置。
系統單晶片具有影音解碼功能及視控調整功能(on screen display，OSD)。在系統單晶片上，視控調整功能是由圖形處理器(graphics processing unit，GPU)執行。並且，影音解碼器解碼影音所需的記憶體頻寬會隨著影音內容的大小而改變。而圖形處理器處理視控調整功能所需的記憶體頻寬亦不固定。但系統單晶片的記憶體總頻寬有限，因此於影音解碼器所需的記憶體頻寬與圖形處理器所需的記憶體頻寬均大時，影音解碼器與圖形處理器的效能會下降。
相較於視控調整功能，影音解碼功能直接影響影音播放的流暢度，攸關使用者的視聽體驗，因此當記憶體頻寬不足時，必需優先維持影音解碼器的效能。為達成此功能，本發明在一實施例中揭露一種動態限制圖形處理器的記憶體頻寬的方法，適用於一有限記憶體頻寬系統。有限記憶體頻寬系統包括一影音解碼器與一圖形處理器。此方法包括：偵測影音解碼器解碼一影音檔案的複數訊框的複數解碼時間、以及根據複數訊框的複數解碼時間與一目標時間調整圖形處理器的記憶體頻寬許可上限。
本發明在另一實施例中揭露一種有限記憶體頻寬系統，包括：一匯流排、一圖形處理器、一影音解碼器、一記憶體控制器以及一中央處理器。圖形處理器、影音解碼器、記憶體控制器以及中央處理器耦接匯流排。於此，影音解碼器經由匯流排依序讀取並解碼一影音檔案的複數訊框。中央處理器偵測複數訊框的複數解碼時間並根據複數訊框的複數解碼時間與一目標時間調整圖形處理器的記憶體頻寬許可上限。記憶體控制器會基於此記憶體頻寬許可上限確認圖形處理器對一記憶體的存取要求。
綜上所述，根據本發明之有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法，能在記憶體頻寬總量受限的情況下，根據影音解碼的效能來動態地限制圖形處理器的記憶體頻寬，藉以在影音播放過程中，維持影音播放效果。
10‧‧‧有限記憶體頻寬系統
110‧‧‧匯流排
120‧‧‧中央處理器
130‧‧‧圖形處理器
140‧‧‧影音解碼器
150‧‧‧記憶體控制器
160‧‧‧影像訊號處理器
170‧‧‧周邊控制單元
20‧‧‧記憶體
30‧‧‧周邊裝置
S11~S15‧‧‧步驟
S131~S135‧‧‧步驟
S131’~S135’‧‧‧步驟
S132”~S135”‧‧‧步驟
圖1是根據本發明一實施例之有限記憶體頻寬系統的示意圖。
圖2是根據本發明一實施例之動態限制圖形處理器的記憶體頻寬的方法流程圖。
圖3是根據本發明另一實施例之動態限制圖形處理器的記憶體頻寬的方法流程圖。
圖4是步驟S13之一實施例的細部流程圖。
圖5是步驟S13之另一實施例的細部流程圖。
圖6是步驟S13之又一實施例的細部流程圖。
參照圖1，有限記憶體頻寬系統10可包括一匯流排110、一中央處理器120、一圖形處理器130、一影音解碼器140以及一記憶體控制器150。中央處理器120、圖形處理器130、影音解碼器140與記憶體控制器150個別耦接匯流排110，並通過匯流排110彼此通訊(如，進行資料及/或控制訊息之各種交換)。其中，有限記憶體頻寬系統10可例如為系統晶片(system on chip；SoC)。
在一實施例中，記憶體控制器150可耦接有限記憶體頻寬系統10外部的一個或多個記憶體20。記憶體控制器150能控制有限記憶體頻寬系統10中之各元件(如，中央處理器120、圖形處理器130、影音解碼器140等)對記憶體20的資料存取。舉例來說，一般而言，任一元件欲對記憶體20進行存取時，此元件會先發送一存取請求給記憶體控制器150。記憶體控制器150會依據存取請求中記載的資料頻寬確認是否有足夠的未使用記憶體頻寬。於尚有足夠的未使用記憶體頻寬時，記憶體控制器150會許可此存取請求；此時，此元件得以對記憶體20進行存取。反之，於無 足夠的未使用記憶體頻寬時，記憶體控制器150會拒絕此存取請求。其中，記憶體20可例如為雙倍資料速率同步動態隨機存取記憶體(double data rate synchronous dynamic random-access memory，DDR SDRAM)。
在一影音檔案的播放過程中，影音解碼器140依序從記憶體20中讀出影音檔案的每個訊框並對讀出的訊框進行解碼。於解碼過程中，中央處理器120會偵測影音解碼器140解碼每一訊框的解碼時間。換言之，中央處理器120會在影音解碼器140解碼每一訊框時進行計時，以得到每一訊框的解碼時間。
並且，中央處理器120會根據既定數量之訊框的複數解碼時間與一目標時間調整圖形處理器130的記憶體頻寬許可上限，即設定記憶體控制器150中圖形處理器130的記憶體頻寬許可上限。其中，既定數量為複數個，且為正整數。於此，既定數量是相關於記憶體20提供的緩衝空間能儲存訊框的張數。其中，既定數量可例如為5(即5個訊框)、10(即10個訊框)或20(即20個訊框)。在一實施例中，中央處理器120可基於影音檔案中連續的數個訊框的解碼時間進行圖形處理器130的記憶體頻寬許可上限的調整。舉例來說，以既定數量為10為例，於影音解碼器140完成影音檔案的第10個訊框的解碼後，中央處理器120會根據第1至10個訊框的解碼時間與目標時間調整圖形處理器130的記憶體頻寬許可上限。繼之，於影音解碼器140完成影音檔案的第11個訊框的解碼後，中央處理器120會根據第2至11個訊框的解碼時間與目標時間調整圖形處理器130的記憶體頻寬許可上限。再繼之，於影音解碼器140完成影音檔案的第12個訊框的解碼後，中央處理器120會根據第3至12個訊框的解碼時間與目標 時間調整圖形處理器130的記憶體頻寬許可上限。依此類推之。在另一實施例中，中央處理器120亦可是基於影音檔案中不連續的數個訊框的解碼時間進行圖形處理器130的記憶體頻寬許可上限的調整。
當圖形處理器130發出一存取要求給記憶體控制器150時，記憶體控制器150會確認已許可給圖形處理器130的記憶體頻寬的累計量加上存取要求中記載的資料頻寬後是否未超過圖形處理器130的記憶體頻寬許可上限。於未超過時，記憶體控制器150才會許可圖形處理器130的存取要求；反之，於超過時，記憶體控制器150會拒絕圖形處理器130的存取要求。
在一實施例中，於在執行根據數個訊框的解碼時間與目標時間調整圖形處理器130的記憶體頻寬許可上限的步驟上，於影音解碼器140完成影音檔案的任一個訊框的解碼時，中央處理器120會計算此訊框的解碼時間與目標時間的時間差。繼之，中央處理器120會累計既定數量之連續數個訊框對目標時間的時間差以得到一累計時間，並且根據得到的累計時間與一閥值設定記憶體控制器150以調整圖形處理器130的記憶體頻寬許可上限。在本實施例中，目標時間定義為解碼「單一」訊框的理想解碼時間，並且目標時間的設定值與影音檔案的偵率相關。舉例來說，假設影音檔案的偵率為每秒60張，目標時間可為小於或等於1/60秒。
在一態樣中，於影音解碼器140完成影音檔案的任一個訊框的解碼時，中央處理器120會計算目標時間減此訊框的解碼時間的差值以作為此訊框的解碼時間對目標時間的時間差。中央處理器120累計既定數量之連續數個訊框對目標時間的時間差以得到一累計時間並比較得到之 累計時間與閥值。當累計時間小於閥值(其表示影音解碼器140的效能相對不好的)時，中央處理器120會將記憶體控制器150中圖形處理器130的記憶體頻寬許可上限設定為一第一值。反之，當累計時間大於或等於閥值(其表示影音解碼器140的效能相對是好的)時，中央處理器120會將記憶體控制器150中圖形處理器130的記憶體頻寬許可上限設定為一第二值。其中，第一值小於第二值。在本態樣中，目標時間定義為解碼「單一」訊框的理想解碼時間。
在另一態樣中，於影音解碼器140完成影音檔案的任一個訊框的解碼時，中央處理器120會計算此訊框的解碼時間減目標時間的差值以作為此訊框的解碼時間對目標時間的時間差。中央處理器120累計既定數量之連續數個訊框對目標時間的時間差以得到一累計時間並比較得到之累計時間與閥值。當累計時間大於閥值(其表示影音解碼器140的效能相對不好的)時，中央處理器120會將記憶體控制器150中圖形處理器130的記憶體頻寬許可上限設定為一第一值。反之，當累計時間小於或等於閥值(其表示影音解碼器140的效能相對是好的)時，中央處理器120會將記憶體控制器150中圖形處理器130的記憶體頻寬許可上限設定為一第二值。其中，第一值小於第二值。在本態樣中，目標時間定義為解碼「單一」訊框的理想解碼時間。
在另一實施例中，於在執行根據數個訊框的解碼時間與目標時間調整圖形處理器130的記憶體頻寬許可上限的步驟上，於影音解碼器140完成影音檔案的任一個訊框的解碼時，中央處理器120會累計既定數量之訊框(此訊框與其之前數個訊框)的解碼時間以得到一累計時間，並 且比較得到的累計時間與目標時間。需注意的是，在本實施例中，目標時間定義為解碼該「既定數量」之訊框的理想解碼時間，且此目標時間的設定值亦與影音檔案的偵率相關。當得到的累計時間大於目標時間(其表示影音解碼器140的效能相對不好的)時，中央處理器120會將記憶體控制器150中圖形處理器130的記憶體頻寬許可上限設定為一第一值。反之，當得到的累計時間小於或等於目標時間(其表示影音解碼器140的效能相對是好的)時，中央處理器120會將記憶體控制器150中圖形處理器130的記憶體頻寬許可上限設定為一第二值。其中，第一值小於第二值。
在一些實施例中，有限記憶體頻寬系統10可更包括一影像訊號處理器160。影像訊號處理器160亦耦接匯流排110，並通過匯流排110與其他元件通訊(如，進行資料及/或控制訊息之各種交換)。影像訊號處理器160可用以執行解碼後之訊框的顯示。
此外，圖形處理器130可用以生成圖形使用者介面(graphical user interface，GUI)。於圖形處理器130生成圖形使用者介面時，影像訊號處理器160還可將圖形使用者介面與解碼後之訊框結合並顯示之。
在一些實施例中，有限記憶體頻寬系統10可更包括至少一周邊控制單元170。周邊控制單元170亦耦接匯流排110，並通過匯流排110與其他元件通訊(如，進行資料及/或控制訊息之各種交換)。
於此，各周邊控制單元170可耦接有限記憶體頻寬系統10外部的周邊裝置30，並控制所耦接之周邊裝置30的運作。其中，周邊裝置30可例如為通用序列匯流排(universal serial bus，USB)裝置、或安全數 位卡(secure digital card，SD card)等。
圖2為本案一實施例之動態限制圖形處理器的記憶體頻寬的方法流程圖。參閱圖2，一種動態限制圖形處理器的記憶體頻寬的方法，其適用於前述之有限記憶體頻寬系統10。此方法包括：偵測影音解碼器140解碼一影音檔案的既定數量之訊框的複數解碼時間(步驟S11)；以及根據既定數量之訊框的解碼時間與一目標時間調整圖形處理器130的記憶體頻寬許可上限(步驟S13)。其中，既定數量為複數個，且為正整數。
在一實施例中，參照圖3，步驟S13之後，此方法可更包括基於圖形處理器130的記憶體頻寬許可上限確認圖形處理器130對記憶體20的存取要求(步驟S15)。
在一實施例中，參照圖4，步驟S13包括計算目標時間減既定數量之訊框中每一者的解碼時間的差值以得到此些訊框的解碼時間個別與目標時間的時間差(步驟S131)、累計此些時間差以得到一累計時間(步驟S132)、比較累計時間與一閥值(步驟S133)、當累計時間小於閥值時，設定圖形處理器130的記憶體頻寬許可上限為第一值(步驟S134)、以及當累計時間大於或等於閥值時，設定圖形處理器130的記憶體頻寬許可上限為大於第一值之第二值(步驟S135)。在本實施例中，目標時間定義為解碼「單一」訊框的理想解碼時間。
在另一實施例中，參照圖5，步驟S13包括計算既定數量之訊框的解碼時間個別減目標時間的差值以得到此些訊框的解碼時間個別與目標時間的時間差(步驟S131’)、累計此些時間差以得到一累計時間(步驟S132’)、比較累計時間與閥值(步驟S133’)、當累計時間大於閥 值時，設定圖形處理器130的記憶體頻寬許可上限為第一值(步驟S134’)、以及當累計時間小於或等於閥值時，設定圖形處理器130的記憶體頻寬許可上限為大於第一值之第二值(步驟S135’)。在本實施例中，目標時間定義為解碼「單一」訊框的理想解碼時間。
在又一實施例中，參照圖6，步驟S13包括累計既定數量之訊框的解碼時間以得到一累計時間(步驟S132”)、比較累計時間與目標時間(步驟S133”)、當累計時間大於目標時間時，設定圖形處理器130的記憶體頻寬許可上限為第一值(步驟S134”)、以及當累計時間小於或等於目標時間時，設定圖形處理器130的記憶體頻寬許可上限為大於第一值之第二值(步驟S135’)。在本實施例中，目標時間定義為解碼該「既定數量」之訊框的理想解碼時間。
在一些實施例中，既定數量之訊框可為時間連續。在另一些實施例中，既定數量之訊框亦可為時間不連續。
綜上所述，根據本發明之有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法，能在記憶體頻寬總量受限的情況下，根據影音解碼的效能來動態地限制圖形處理器的記憶體頻寬，藉以在影音播放過程中，能維持影音播放效果。
S11~S13‧‧‧步驟

Claims (9)

  1. 一種動態限制圖形處理器的記憶體頻寬的方法，適用於一有限記憶體頻寬系統，該有限記憶體頻寬系統包括一影音解碼器與一圖形處理器，該方法包括： 偵測該影音解碼器解碼一影音檔案的複數訊框的複數解碼時間；以及 根據該複數訊框的該複數解碼時間與一目標時間調整該圖形處理器的一記憶體頻寬許可上限。
  2. 如請求項1所述之動態限制圖形處理器的記憶體頻寬的方法，其中該目標時間為解碼單一該訊框的理想解碼時間。
  3. 如請求項2所述之動態限制圖形處理器的記憶體頻寬的方法，其中根據該複數訊框的該複數解碼時間與該目標時間調整該圖形處理器的該記憶體頻寬許可上限的步驟包括： 計算該複數解碼時間個別與該目標時間的時間差； 累計該些時間差以得到一累計時間；以及 根據該累計時間與一閥值調整該記憶體頻寬許可上限。
  4. 如請求項3所述之動態限制圖形處理器的記憶體頻寬的方法，其中各該時間差為該目標時間減該解碼時間的差值，並且根據該累計時間與該閥值調整該記憶體頻寬許可上限的步驟包括： 比較該累計時間與該閥值； 當該累計時間小於該閥值時，設定該記憶體頻寬許可上限為一第一值；以及 當該累計時間大於或等於該閥值時，設定該記憶體頻寬許可上限為一第二值，其中該第一值小於該第二值。
  5. 如請求項3所述之動態限制圖形處理器的記憶體頻寬的方法，其中各該時間差為該解碼時間減該目標時間的差值，並且根據該累計時間與該閥值調整該記憶體頻寬許可上限的步驟包括： 比較該累計時間與該閥值； 當該累計時間大於該閥值時，設定該記憶體頻寬許可上限為一第一值；以及 當該累計時間小於或等於該閥值時，設定該記憶體頻寬許可上限為一第二值，其中該第一值小於該第二值。
  6. 如請求項1所述之動態限制圖形處理器的記憶體頻寬的方法，其中該目標時間為解碼該複數訊框的理想解碼時間。
  7. 如請求項6所述之動態限制圖形處理器的記憶體頻寬的方法，其中根據該複數訊框的該複數解碼時間與該目標時間調整該圖形處理器的該記憶體頻寬許可上限的步驟包括： 累計該複數解碼時間以得到一累計時間； 比較該累計時間與該目標時間； 當該累計時間大於該目標時間時，設定該記憶體頻寬許可上限為一第一值；以及 當該累計時間小於或等於該目標時間時，設定該記憶體頻寬許可上限為一第二值，其中該第一值小於該第二值。
  8. 如請求項1所述之動態限制圖形處理器的記憶體頻寬的方法，更包括： 基於該記憶體頻寬許可上限確認該圖形處理器對一記憶體的一存取要求。
  9. 一種有限記憶體頻寬系統，包括： 一匯流排； 一圖形處理器，耦接該匯流排； 一影音解碼器，耦接該匯流排，經由該匯流排依序讀取並解碼一影音檔案的複數訊框； 一記憶體控制器，耦接該匯流排，基於一記憶體頻寬許可上限確認該圖形處理器對一記憶體的存取要求；以及 一中央處理器，耦接該匯流排，偵測該複數訊框的複數解碼時間並根據該複數訊框的該複數解碼時間與一目標時間調整該圖形處理器的該記憶體頻寬許可上限。
TW107106878A 2018-03-01 2018-03-01 有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法 TWI681362B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107106878A TWI681362B (zh) 2018-03-01 2018-03-01 有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法
US16/054,370 US11087427B2 (en) 2018-03-01 2018-08-03 Bandwidth-limited system and method for dynamically limiting memory bandwidth of GPU for under bandwidth-limited system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107106878A TWI681362B (zh) 2018-03-01 2018-03-01 有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法

Publications (2)

Publication Number Publication Date
TW201937450A TW201937450A (zh) 2019-09-16
TWI681362B true TWI681362B (zh) 2020-01-01

Family

ID=67767445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106878A TWI681362B (zh) 2018-03-01 2018-03-01 有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法

Country Status (2)

Country Link
US (1) US11087427B2 (zh)
TW (1) TWI681362B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200901040A (en) * 2007-02-06 2009-01-01 Ibm Method and apparatus for enabling resource allocation identification at the instruction level in a processor system
US8248425B2 (en) * 2009-09-16 2012-08-21 Ncomputing Inc. Optimization of memory bandwidth in a multi-display system
TW201416864A (zh) * 2012-09-24 2014-05-01 Apple Inc 頻寬管理
US8907987B2 (en) * 2010-10-20 2014-12-09 Ncomputing Inc. System and method for downsizing video data for memory bandwidth optimization

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW245871B (en) * 1994-08-15 1995-04-21 Gen Instrument Corp Method and apparatus for efficient addressing of dram in a video decompression processor
US5818967A (en) * 1995-06-12 1998-10-06 S3, Incorporated Video decoder engine
US6240492B1 (en) * 1998-05-22 2001-05-29 International Business Machines Corporation Memory interface for functional unit of integrated system allowing access to dedicated memory and shared memory, and speculative generation of lookahead fetch requests
US6546464B2 (en) * 1999-01-08 2003-04-08 Nortel Networks Limited Method and apparatus for increasing data rates in a data network while maintaining system coherency
FR2804274B1 (fr) * 2000-01-25 2002-04-12 St Microelectronics Sa Decodeur mpeg d'images de sequences multiples
US7039706B1 (en) * 2002-03-21 2006-05-02 Sprint Communications Company L.P. Session admission control for communication systems that use point-to-point protocol over ethernet
JP4480427B2 (ja) * 2004-03-12 2010-06-16 パナソニック株式会社 リソース管理装置
JP4317788B2 (ja) * 2004-05-21 2009-08-19 株式会社日立コミュニケーションテクノロジー シェーピング装置、フロー制御方法および通信ノード装置
US8144719B2 (en) * 2005-10-25 2012-03-27 Broadbus Technologies, Inc. Methods and system to manage data traffic
US20070171933A1 (en) * 2006-01-23 2007-07-26 Interdigital Technology Corporation Medium access control and physical layer headers for high throughput data in wlan systems
US7768520B2 (en) * 2006-05-03 2010-08-03 Ittiam Systems (P) Ltd. Hierarchical tiling of data for efficient data access in high performance video applications
US8068114B2 (en) * 2007-04-30 2011-11-29 Advanced Micro Devices, Inc. Mechanism for granting controlled access to a shared resource
US8330762B2 (en) * 2007-12-19 2012-12-11 Advanced Micro Devices, Inc. Efficient video decoding migration for multiple graphics processor systems
US8842529B2 (en) * 2010-04-02 2014-09-23 Cortina Systems, Inc. Network transport system with hybrid dynamic bandwidth allocation mechanism and method of operation thereof
US8657200B2 (en) * 2011-06-20 2014-02-25 Metrologic Instruments, Inc. Indicia reading terminal with color frame processing
US9129172B2 (en) * 2011-06-20 2015-09-08 Metrologic Instruments, Inc. Indicia reading terminal with color frame processing
US8812662B2 (en) * 2011-06-29 2014-08-19 Sonic Ip, Inc. Systems and methods for estimating available bandwidth and performing initial stream selection when streaming content
US9172655B1 (en) * 2012-11-15 2015-10-27 Qlogic, Corporation Systems and methods for quality of service in networks
US9756142B2 (en) * 2013-03-14 2017-09-05 The Regents Of The University Of California System and method for delivering video data from a server in a wireless network by caching the video data
CN104735673A (zh) * 2013-12-19 2015-06-24 中兴通讯股份有限公司 捆绑链路的配置处理、配置方法及装置
US9918329B2 (en) * 2015-07-30 2018-03-13 Intel IP Corporation Station (STA) and method for communication on primary and secondary channel resources
US9992741B2 (en) * 2016-01-11 2018-06-05 Intel IP Corporation Device and method of providing grant frame for bandwidth scheduling
US9820275B2 (en) * 2016-04-15 2017-11-14 Cisco Technology, Inc. Proactive upstream scheduling for flows in a point-to-multipoint communications network
WO2018144836A1 (en) * 2017-02-03 2018-08-09 Intel IP Corporation System information acquisition enhancements for wireless devices
US10401954B2 (en) * 2017-04-17 2019-09-03 Intel Corporation Sensory enhanced augmented reality and virtual reality device
US10430147B2 (en) * 2017-04-17 2019-10-01 Intel Corporation Collaborative multi-user virtual reality
US10845865B2 (en) * 2017-04-21 2020-11-24 Intel Corporation Reducing power consumption when transferring frames from graphics processors to display panels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200901040A (en) * 2007-02-06 2009-01-01 Ibm Method and apparatus for enabling resource allocation identification at the instruction level in a processor system
US8248425B2 (en) * 2009-09-16 2012-08-21 Ncomputing Inc. Optimization of memory bandwidth in a multi-display system
US8907987B2 (en) * 2010-10-20 2014-12-09 Ncomputing Inc. System and method for downsizing video data for memory bandwidth optimization
TW201416864A (zh) * 2012-09-24 2014-05-01 Apple Inc 頻寬管理

Also Published As

Publication number Publication date
US11087427B2 (en) 2021-08-10
US20190272611A1 (en) 2019-09-05
TW201937450A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
EP3850859B1 (en) Dynamically adjusting video to improve synchronization with audio
TWI571115B (zh) 用於同步化音訊與視訊之技術
CN106664458B (zh) 用于发射视频数据的方法、源装置以及存储媒体
US20080267590A1 (en) Data processing device, data processing method, and program
US7174091B2 (en) Method and apparatus for improving video reproduction quality
US11611788B2 (en) Adaptive switching in a whole home entertainment system
US9788111B2 (en) Audio device with automatic fan control based on a volume level of audio content
US20090113087A1 (en) Stream data transfer control device
CN106131671B (zh) 一种调节视频清晰度的方法及装置
US20170339507A1 (en) Systems and methods for adjusting directional audio in a 360 video
US9031378B2 (en) Method of managing multiple wireless video traffic and electronic device thereof
TWI681362B (zh) 有限記憶體頻寬系統及其動態限制圖形處理器的記憶體頻寬的方法
US10321184B2 (en) Electronic apparatus and controlling method thereof
CN104333778A (zh) 一种动态播放缓冲处理方法及电子设备
CN110248238B (zh) 有限存储器频宽系统及其动态限制存储器频宽的方法
US8982128B2 (en) Method of providing image and display apparatus applying the same
TWI473501B (zh) 視頻處理裝置與視頻處理方法
KR102660576B1 (ko) 오디오 장치 및 그 제어방법
US20060215060A1 (en) Video processing apparatus and computer system integrated with the same
US20240073462A1 (en) Systems and methods for improving live streaming
US11470392B1 (en) Media content playback speed adjustment
TWI770697B (zh) 影像擷取裝置及其方法
JP2011048542A (ja) 情報処理装置および方法
TW201424385A (zh) 影像處理方法及應用該方法之電子裝置
TW201436551A (zh) 資料存取控制方法以及資料存取控制裝置