JP2007164428A - バス調停回路及びそれを用いたマルチレイヤバスシステム - Google Patents
バス調停回路及びそれを用いたマルチレイヤバスシステム Download PDFInfo
- Publication number
- JP2007164428A JP2007164428A JP2005359205A JP2005359205A JP2007164428A JP 2007164428 A JP2007164428 A JP 2007164428A JP 2005359205 A JP2005359205 A JP 2005359205A JP 2005359205 A JP2005359205 A JP 2005359205A JP 2007164428 A JP2007164428 A JP 2007164428A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- access
- access request
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【解決手段】
複数のマスタ接続ポート11〜13から、1つのスレーブ接続ポート15Aヘアクセス要求が同時に発生した場合に、優先度の低いマスタ接続ポート12,13からのアクセス(アクセス要求信号S21−2,S21−3)は、スレーブ接続ポート15A内のANDゲート23,24によりマスクされ、リアルタイム処理が要求される(優先度の高い)マスタ接続ポート11からのアクセス(アクセス要求信号S21−1)が、バス制御回路22の出力信号S22gにより優先的に選択される。リアルタイム処理に要求される転送回数が一定期間内に完了すると、出力信号S22gにより、他のマスタ接続ポート12又は13からのアクセスが優先して選択される。
【選択図】図1
Description
このスレーブ接続ポート15は、バス権要求判定回路15a、調停回路15b、及びバスセレクト回路15cにより構成されている。
提案回路では、バスマスタ2がバス権要求をアサート(assert、主張)期間中、他のバスマスタ1−1,1−2,3は全く動作することが出来ず、バスマスタ2がアクセスしようとするスレーブ接続ポート15以外へのアクセスまで制限されてしまい、バスの転送性能が低下する。
・バスマスタ1−1は、バススレーブ4へのみアクセスし、リアルタイム処理の必要がなく、
・バスマスタ1−2は、バススレーブ5へのみアクセスし、リアルタイム処理が必要
である場合、バスマスタ1−1と1−2は同じレイヤ上に存在するため、同時にマスタ接続ポート11に対してアクセスを発行することが出来ない。そのため、バスマスタ1−1からバススレーブ4へのアクセスが他のマスタ接続ポート12,13のアクセスと競合し、処理完了まで時間がかかることにより、バスマスタ1−2のリアルタイム処理が行えない。
図1は、本発明の実施例1を示すマルチレイヤバスシステムにおけるスレーブ接続ポートの構成図であり、従来の図8及び図9中の要素と共通の要素には共通の符号が付されている。
このバス制御回路22は、クロックCLKをベースとし、オーバフロー信号S22aを生成する第1のカウント回路(例えば、フリーランのアップ型のnビット(nは整数)のカウンタ)22aと、セレクト信号S25をデコードして出力信号S22bを出力するデコーダ22bと、出力信号S22bと応答信号S5の論理積を求めて出力信号S22cを出力する2入力のANDゲート22cと、出力信号S22cをイネーブル信号とし、オーバフロー信号S22aをクリア信号として、クロックCLKをカウントしてカウント値S22dを出力する第2のカウント回路(例えば、アップ型のmビット(mは整数)のカウンタ)22dと、レジスタ設定値S22eを出力するmビットのレジスタ22eと、カウント値S22dとレジスタ値S22eを比較して比較結果S22fを出力する比較回路(例えば、比較器)22fと、アクセス要求信号S21−1と比較結果S22fの論理積を求めて出力信号S22gを出力する第2のマスク手段(例えば、2入力のANDゲート)22gとにより構成されている。
複数のマスタ接続ポート11〜13から、1つのスレーブ接続ポート(例えば、15A)ヘアクセス要求が同時に発生した場合に、このスレーブ接続ポート15A内のバス制御回路22により、リアルタイム処理が要求される(優先度の高い)マスタ接続ポート11からのアクセスを優先的に選択することが可能となる。更に、リアルタイム処理に要求される転送回数を一定期間内に完了させると、他のマスタ接続ポート12又は13からのアクセスを優先して選択する。
本実施例1によれば、次の(1)〜(3)のような効果が得られる。
図3は、本発明の実施例2を示すマルチレイヤバスシステムのバス構成図であり、実施例1のマルチレイヤバスシステム中の要素と共通の要素には共通の符号が付されている。
このスレーブ接続ポート14Bは、図1に示す実施例1と同様のバス権要求判定回路21、ANDゲート23,24、調停回路25、及びバスセレクト回路26を有すると共に、実施例1のバス制御回路22に代えて、2入力のANDゲート22Bを有している。ANDゲート22Bは、図1に示すスレーブ接続ポート15A内の通知手段(例えば、バス制御回路22の出力端子)から通知されるマスク信号(例えば、出力信号)S22gと、バスマスタ1−1又は1−2からの要求(即ち、バス権要求判定回路21から出力されるアクセス要求信号S21−1)との論理積を求めて、この出力信号S22BをANDゲート23,24へ与える回路である。なお、調停回路25は、バススレーブ4からの応答信号S4に基づき動作する。
本実施例2では、バスマスタ1−1はリアルタイム処理を要求されておらず、バススレーブ4にのみアクセスを行い、バスマスタ1−2はリアルタイム処理が要求されており、バススレーブ5にのみアクセスを行うとする。
本実施例2によれば、同一レイヤ上に複数のバスマスタ1−1,1−2が存在し、バスマスタ1−2がリアルタイム処理が必要な時に、リアルタイム処理が確保できるまでの期間、バスマスタ1−1から他のバススレーブ4ヘのアクセスの優先順位を上げることで、バスマスタ1−2のリアルタイム処理を確保することが可能となる。
図5は、本発明の実施例3を示すマルチレイヤバスシステムのバス構成図であり、実施例2を示す図3中の要素と共通の要素には共通の符号が付されている。
本実施例3では、バスマスタ1−1はリアルタイム処理を要求されておらず、バススレーブ4にのみアクセスを行い、バスマスタ1−2はリアルタイム処理が要求されており、バススレーブ5にのみアクセスを行うとする。
本実施例3によれば、同一レイヤ上に複数のバスマスタ1−1,1−2が存在し、バスマスタ1−2におけるリアルタイム処理が必要な時に、一定期間のあるサイクルまでにバスマスタ1−2からアクセス要求が来ていない場合に、バスマスタ1−1から他のバススレーブ4ヘのアクセスの優先順位を上げることで、バスマスタ1−2のリアルタイム処理を確保することが可能となる。
4,5 バススレーブ
10,10A,10B、10C 接続モジュール
11〜13 マスタ接続ポート
14,14B,15,15A,15C スレーブ接続ポート
21 バス権要求判定回路
22,22C バス制御回路
22a,22d カウンタ
22f,22i 比較器
22B,23,24 ANDゲート
25 調停回路
26 バスセレクト回路
Claims (5)
- 複数のバスマスタからのアクセス要求から1つのバスマスタを選択するバス調停回路において、
一定のサイクル数をカウントする第1のカウント回路と、
前記複数のバスマスタ中のある特定のバスマスタのアクセス回数をカウントしてアクセス回数カウント値を出力する第2のカウント回路と、
前記第1のカウント回路によりカウントされる一定期間の間、ある特定の値と前記アクセス回数カウント値とを比較して比較結果を出力する比較回路と、
前記比較結果において前記アクセス回数カウント値が前記特定の値よりも小さいときには、前記一定期間、前記複数のバスマスタ中の他のバスマスタからのアクセス要求をマスクして前記他のバスマスタのアクセス要求を停止させ、前記特定のバスマスタのアクセス要求を優先して処理させるマスク手段と、
を有することを特徴とするバス調停回路。 - 複数のバスマスタからのアクセス要求から1つのバスマスタを選択するバス調停回路において、
一定のサイクル数をカウントする第1のカウント回路と、
前記複数のバスマスタ中のある特定のバスマスタのアクセス回数をカウントしてアクセス回数カウント値を出力する第2のカウント回路と、
前記第1のカウント回路によりカウントされる一定期間の間、ある特定の値と前記アクセス回数カウント値とを比較して比較結果を出力する比較回路と、
前記比較結果において前記アクセス回数カウント値が前記特定の値よりも小さいときには、前記一定期間、前記複数のバスマスタ中の他のバスマスタからのアクセス要求をマスクして前記他のバスマスタのアクセス要求を停止させ、前記特定のバスマスタのアクセス要求を優先して処理させる第1のマスク手段と、
前記比較結果において前記アクセス回数カウント値が前記特定の値よりも大きいときには、前記一定期間、前記特定のバスマスタのアクセス要求をマスクして前記特定のバスマスタのアクセス要求を停止させ、前記他のバスマスタの動作を優先して処理させる第2のマスク手段と、
を有することを特徴とするバス調停回路。 - 複数のバスマスタが接続された複数のマスタ接続ポートと複数のバススレーブが接続された複数のスレーブ接続ポートとを有する接続モジュールを備え、前記複数のバスマスタが前記複数のバススレーブに対して同時にアクセスを発行することが可能なマルチレイヤバスシステムにおいて、
前記複数のスレーブ接続ポート中のある特定のスレーブ接続ポートは、
請求項2記載のバス調停回路を有することを特徴とするマルチレイヤバスシステム。 - 複数のバスマスタが接続された複数のマスタ接続ポートと複数のバススレーブが接続された複数のスレーブ接続ポートとを有する接続モジュールを備え、前記複数のバスマスタが前記複数のバススレーブに対して同時にアクセスを発行することが可能なマルチレイヤバスシステムにおいて、
前記複数のスレーブ接続ポート中のある特定のスレーブ接続ポートは、
請求項2記載のバス調停回路と、
前記特定のバスマスタの動作を優先して処理する際に、前記他のバスマスタからのアクセス要求をマスクするマスク信号を、前記複数のスレーブ接続ポート中の他のスレーブ接続ポートに通知する通知手段とを有し、
前記他のスレーブ接続ポートは、
前記マスク信号に基づき、前記他のバスマスタからのアクセス要求をマスクして前記他のバスマスタのアクセス要求を停止させ、前記特定のバスマスタのアクセス要求を優先して処理させる機能を有する、
ことを特徴とするマルチレイヤバスシステム。 - 複数のバスマスタが接続された複数のマスタ接続ポートと複数のバススレーブが接続された複数のスレーブ接続ポートとを有する接続モジュールを備え、前記複数のバスマスタが前記複数のバススレーブに対して同時にアクセスを発行することが可能なマルチレイヤバスシステムにおいて、
前記複数のスレーブ接続ポート中のある特定のスレーブ接続ポートは、
請求項2記載のバス調停回路と、
前記第1のカウント回路により特定のサイクル数となった時に、前記特定のバスマスタヘのアクセス要求が発生しているかどうかを観測し、発生無し又は発生有りの観測結果を前記複数のスレーブ接続ポート中の他のスレーブ接続ポートに通知する通知手段とを有し、
前記他のスレーブ接続ポートは、
前記発生無しの観測結果の通知を受けると、この通知された信号に基づき、前記他のバスマスタからのアクセス要求をマスクして前記他のバスマスタのアクセス要求を停止させ、前記特定のバスマスタのアクセス要求を優先して処理させ、前記発生有りの観測結果の通知を受けると、この通知された信号に基づき、前記特定のバスマスタのアクセス要求を優先することを停止させる機能を有する、
ことを特徴とするマルチレイヤバスシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005359205A JP2007164428A (ja) | 2005-12-13 | 2005-12-13 | バス調停回路及びそれを用いたマルチレイヤバスシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005359205A JP2007164428A (ja) | 2005-12-13 | 2005-12-13 | バス調停回路及びそれを用いたマルチレイヤバスシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007164428A true JP2007164428A (ja) | 2007-06-28 |
Family
ID=38247258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005359205A Pending JP2007164428A (ja) | 2005-12-13 | 2005-12-13 | バス調停回路及びそれを用いたマルチレイヤバスシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007164428A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014035549A (ja) * | 2012-08-07 | 2014-02-24 | Ricoh Co Ltd | バス制御装置、画像処理装置及びバス制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184300A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | データ処理プロセッサ |
JP2002269032A (ja) * | 2001-03-13 | 2002-09-20 | Ricoh Co Ltd | バスアービタ |
JP2005258867A (ja) * | 2004-03-12 | 2005-09-22 | Matsushita Electric Ind Co Ltd | リソース管理装置 |
-
2005
- 2005-12-13 JP JP2005359205A patent/JP2007164428A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184300A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | データ処理プロセッサ |
JP2002269032A (ja) * | 2001-03-13 | 2002-09-20 | Ricoh Co Ltd | バスアービタ |
JP2005258867A (ja) * | 2004-03-12 | 2005-09-22 | Matsushita Electric Ind Co Ltd | リソース管理装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014035549A (ja) * | 2012-08-07 | 2014-02-24 | Ricoh Co Ltd | バス制御装置、画像処理装置及びバス制御方法 |
US9600426B2 (en) | 2012-08-07 | 2017-03-21 | Ricoh Company, Ltd. | Bus control device, image processing apparatus, and bus control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2568389B1 (en) | Coherence switch for i/o traffic | |
US8930602B2 (en) | Providing adaptive bandwidth allocation for a fixed priority arbiter | |
US20070033369A1 (en) | Reconfigurable integrated circuit device | |
US10423558B1 (en) | Systems and methods for controlling data on a bus using latency | |
JP2001516100A (ja) | リアルタイムで動的に帯域幅を割り当てる完全パイプライン式固定待ち時間通信システム | |
JP2002049576A (ja) | チップ搭載システムのためのバス・アーキテクチャ | |
US7461187B2 (en) | Bus system and data transfer method | |
JP2006195746A (ja) | マルチレイヤバスシステム | |
JP2000082035A (ja) | 様々な周波数動作をサポ―トする複数の周辺構成要素相互接続バスをサポ―トする方法およびシステム | |
US20120079148A1 (en) | Reordering arrangement | |
JP2007219678A (ja) | マルチレイヤバス・システム | |
JP2007058716A (ja) | データ転送バスシステム | |
CN117321580A (zh) | 无缝集成的微控制器芯片 | |
US6323755B1 (en) | Dynamic bus locking in a cross bar switch | |
US8922571B2 (en) | Display pipe request aggregation | |
US7979615B1 (en) | Apparatus for masked arbitration between masters and requestors and method for operating the same | |
US20040228370A1 (en) | Method and apparatus for high throughput multiplexing of data | |
US8867533B2 (en) | Multi-tier switch interface unit arbiter | |
US6973520B2 (en) | System and method for providing improved bus utilization via target directed completion | |
JP2007164428A (ja) | バス調停回路及びそれを用いたマルチレイヤバスシステム | |
Divekar et al. | Multichannel AMBA AHB with multiple arbitration technique | |
GB2557225A (en) | Interconnect system | |
US5933648A (en) | Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input | |
JPH052555A (ja) | ワークステーシヨンインターフエース装置用の内部バス | |
US10366019B1 (en) | Multiprocessor system having efficient and shared atomic metering resource |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A711 | Notification of change in applicant |
Effective date: 20081210 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20090413 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110405 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20110726 Free format text: JAPANESE INTERMEDIATE CODE: A02 |