JP2002175270A - バスの排他制御方式 - Google Patents
バスの排他制御方式Info
- Publication number
- JP2002175270A JP2002175270A JP2000371902A JP2000371902A JP2002175270A JP 2002175270 A JP2002175270 A JP 2002175270A JP 2000371902 A JP2000371902 A JP 2000371902A JP 2000371902 A JP2000371902 A JP 2000371902A JP 2002175270 A JP2002175270 A JP 2002175270A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- state
- exclusive
- master
- lock register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 排他制御機構を備えていないバスを備える計
算機システムにおいて、排他制御を実現する。 【解決手段】 複数のデバイスを接続するバスの排他制
御方式において、上記バスに接続し、バスを排他的に使
用することを要求するバス使用要求を出力するマスタ２
１〜２３と、共有資源であるスレーブ３１〜３３と、バ
スの使用状況を管理する調停回路１１とを備え、調停回
路１１は、任意のマスタがバスを排他的に使用している
ことを示すＯＮ状態と、排他的に使用していないＯＦＦ
状態とを示すフラグ値を格納するロックレジスタ１３
と、例えば、マスタ２１から上記バス使用要求を入力
し、ロックレジスタ１３に格納されたフラグ値がＯＦＦ
状態のときは、バスの排他的に使用することを許可する
使用権をマスタ２１へを出力し、上記フラグ値がＯＮ状
態の時は、使用権を許可しない使用付加をマスタ２１へ
出力する制御部１４とを備える。
算機システムにおいて、排他制御を実現する。 【解決手段】 複数のデバイスを接続するバスの排他制
御方式において、上記バスに接続し、バスを排他的に使
用することを要求するバス使用要求を出力するマスタ２
１〜２３と、共有資源であるスレーブ３１〜３３と、バ
スの使用状況を管理する調停回路１１とを備え、調停回
路１１は、任意のマスタがバスを排他的に使用している
ことを示すＯＮ状態と、排他的に使用していないＯＦＦ
状態とを示すフラグ値を格納するロックレジスタ１３
と、例えば、マスタ２１から上記バス使用要求を入力
し、ロックレジスタ１３に格納されたフラグ値がＯＦＦ
状態のときは、バスの排他的に使用することを許可する
使用権をマスタ２１へを出力し、上記フラグ値がＯＮ状
態の時は、使用権を許可しない使用付加をマスタ２１へ
出力する制御部１４とを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、複数のマスタと
複数のスレーブが、排他制御機構を持たないシステムバ
スで結合された計算機システムにおいてシステムとして
排他制御を実現するための手段を提供するものである。
複数のスレーブが、排他制御機構を持たないシステムバ
スで結合された計算機システムにおいてシステムとして
排他制御を実現するための手段を提供するものである。
【０００２】
【従来の技術】図４は、システムバス５０を介して複数
のデバイス（または基板）が接続される一般的な計算機
システムのモデル図である。各デバイス（または基板）
は、システムバス５０上の通信のマスタ（２１〜２３の
いずれか）またはスレーブ（３１〜３３のいずれか）ま
たは両方の機能を持つ。マスタ／スレーブとは別にバス
上の転送の調停を行なう調停回路（アービタ）１０が存
在する。調停回路１０は、独立のデバイスの場合もある
し、マスタ／スレーブデバイスに内蔵される場合もあ
る。
のデバイス（または基板）が接続される一般的な計算機
システムのモデル図である。各デバイス（または基板）
は、システムバス５０上の通信のマスタ（２１〜２３の
いずれか）またはスレーブ（３１〜３３のいずれか）ま
たは両方の機能を持つ。マスタ／スレーブとは別にバス
上の転送の調停を行なう調停回路（アービタ）１０が存
在する。調停回路１０は、独立のデバイスの場合もある
し、マスタ／スレーブデバイスに内蔵される場合もあ
る。
【０００３】図４で示す計算機システムにおいて、シス
テムバスがプロトコルとして排他制御機構（例えば、リ
ードモディファイライト転送やロック信号など）を提供
していないものであれば、複数のマスタ間で共有資源
（スレーブ）への排他的なアクセスは行なえない。
テムバスがプロトコルとして排他制御機構（例えば、リ
ードモディファイライト転送やロック信号など）を提供
していないものであれば、複数のマスタ間で共有資源
（スレーブ）への排他的なアクセスは行なえない。
【０００４】次に、動作について説明する。あるマスタ
（２１〜２３のいずれか）がシステムバス５０を使用し
て転送などを行なう場合、当該マスタは、まず、調停回
路１０に対してバスの使用権要求信号（図４のｒｅｑ）
を出す。調停回路１０は、バスが使用中でないサイクル
で要求を出したマスタに対してバスの使用権獲得信号
（図４のｇｎｔ）を与える。要求のあったサイクルにバ
スが既に別のマスタによって使用中であれば、その転送
が終わるまでｇｎｔを与えない。また、複数のマスタか
ら同時に要求があった場合は、各マスタに静的または動
的に割り付けられた優先度に従って、最も優先度の高い
マスタにバスの使用権を与え、他のマスタを待たせる。
調停回路１０によってバスの使用権を与えられたマスタ
は、転送を開始する。一般に、この時、当該マスタは、
要求信号の出力をやめる。以上の動作が断続的に繰り返
される。
（２１〜２３のいずれか）がシステムバス５０を使用し
て転送などを行なう場合、当該マスタは、まず、調停回
路１０に対してバスの使用権要求信号（図４のｒｅｑ）
を出す。調停回路１０は、バスが使用中でないサイクル
で要求を出したマスタに対してバスの使用権獲得信号
（図４のｇｎｔ）を与える。要求のあったサイクルにバ
スが既に別のマスタによって使用中であれば、その転送
が終わるまでｇｎｔを与えない。また、複数のマスタか
ら同時に要求があった場合は、各マスタに静的または動
的に割り付けられた優先度に従って、最も優先度の高い
マスタにバスの使用権を与え、他のマスタを待たせる。
調停回路１０によってバスの使用権を与えられたマスタ
は、転送を開始する。一般に、この時、当該マスタは、
要求信号の出力をやめる。以上の動作が断続的に繰り返
される。
【０００５】
【発明が解決しようとする課題】システムバスが排他制
御機構を持たず、上記のように優先度のみによって調停
が行われるシステムでは、任意のマスタがバス上の共有
資源に対して排他的にアクセスすることはできない。す
なわち、他のマスタによる転送を途中に挿むことなく、
共有資源に対する複数回の転送を行なうことが保証でき
ない。例えば、調停がラウンドロビン方式で行われる場
合は、最後に転送を行ったマスタの優先度が最低になる
ので、次にそのマスタが転送するまでに他のマスタが共
有資源にアクセスすることがあり得る。また、調停が固
定優先度に基づいて行われる場合は、低い優先度が与え
られたマスタの転送の間により高い優先度を持つマスタ
から共有資源へのアクセスが発生し得る。
御機構を持たず、上記のように優先度のみによって調停
が行われるシステムでは、任意のマスタがバス上の共有
資源に対して排他的にアクセスすることはできない。す
なわち、他のマスタによる転送を途中に挿むことなく、
共有資源に対する複数回の転送を行なうことが保証でき
ない。例えば、調停がラウンドロビン方式で行われる場
合は、最後に転送を行ったマスタの優先度が最低になる
ので、次にそのマスタが転送するまでに他のマスタが共
有資源にアクセスすることがあり得る。また、調停が固
定優先度に基づいて行われる場合は、低い優先度が与え
られたマスタの転送の間により高い優先度を持つマスタ
から共有資源へのアクセスが発生し得る。
【０００６】以上のように、排他制御機構を持たないシ
ステムバス上に構築された計算機システムでは、任意の
マスタによる共有資源への排他的アクセスが実現できな
いため、セマフォによる複数マスタ間の同期など高度な
システム機能を実現することが不可能であるという問題
があった。
ステムバス上に構築された計算機システムでは、任意の
マスタによる共有資源への排他的アクセスが実現できな
いため、セマフォによる複数マスタ間の同期など高度な
システム機能を実現することが不可能であるという問題
があった。
【０００７】この発明は、上記のような問題点を解決す
るためになされたもので、排他制御機構を持たないシス
テムバス上の複数のマスタと複数のスレーブで構成され
る計算機システムにおいて、排他制御を実現する手段を
提供することを目的とする。
るためになされたもので、排他制御機構を持たないシス
テムバス上の複数のマスタと複数のスレーブで構成され
る計算機システムにおいて、排他制御を実現する手段を
提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るバスの排
他制御方式は、複数のデバイスを接続するバスの排他制
御方式において、上記バスに接続し、バスを排他的に使
用することを要求するバス使用要求を出力する第一のデ
バイスと、バスの使用状況を管理する調停部とを備え、
上記調停部は、任意のデバイスがバスを排他的に使用し
ていることを示すＯＮ状態と、任意のデバイスがバスを
排他的に使用していないＯＦＦ状態とを示すフラグ値を
格納するロックレジスタと、上記第一のデバイスから上
記バス使用要求を入力し、上記ロックレジスタに格納さ
れたフラグ値がＯＦＦ状態のときは、バスを排他的に使
用することを許可する使用権を上記第一のデバイスへを
出力し、上記フラグ値がＯＮ状態の時は、バスを排他的
に使用することを許可しない使用不可を上記第一のデバ
イスへ出力する制御部とを備えることを特徴とする。
他制御方式は、複数のデバイスを接続するバスの排他制
御方式において、上記バスに接続し、バスを排他的に使
用することを要求するバス使用要求を出力する第一のデ
バイスと、バスの使用状況を管理する調停部とを備え、
上記調停部は、任意のデバイスがバスを排他的に使用し
ていることを示すＯＮ状態と、任意のデバイスがバスを
排他的に使用していないＯＦＦ状態とを示すフラグ値を
格納するロックレジスタと、上記第一のデバイスから上
記バス使用要求を入力し、上記ロックレジスタに格納さ
れたフラグ値がＯＦＦ状態のときは、バスを排他的に使
用することを許可する使用権を上記第一のデバイスへを
出力し、上記フラグ値がＯＮ状態の時は、バスを排他的
に使用することを許可しない使用不可を上記第一のデバ
イスへ出力する制御部とを備えることを特徴とする。
【０００９】上記第一のデバイスは、上記制御部が出力
した使用権を入力し、入力した使用権に基づいて、ＯＮ
状態を示すフラグ値を上記ロックレジスタへ書きこみ、
バスを排他的に使用することを終了するときに、ＯＦＦ
状態を示すフラグ値を上記ロックレジスタへ書きこむこ
とを特徴とする。
した使用権を入力し、入力した使用権に基づいて、ＯＮ
状態を示すフラグ値を上記ロックレジスタへ書きこみ、
バスを排他的に使用することを終了するときに、ＯＦＦ
状態を示すフラグ値を上記ロックレジスタへ書きこむこ
とを特徴とする。
【００１０】上記制御部は、複数のデバイスから複数の
バス使用要求を入力したときは、所定の基準に基づい
て、一のデバイスへ使用権を出力することを特徴とす
る。
バス使用要求を入力したときは、所定の基準に基づい
て、一のデバイスへ使用権を出力することを特徴とす
る。
【００１１】上記バスは、バスに接続する複数のデバイ
スそれぞれがアクセスする第二のデバイスを接続し、上
記第一のデバイスは、上記第二のデバイスを排他的にア
クセスするときに、上記バス使用要求を上記制御部へ出
力することを特徴とする。
スそれぞれがアクセスする第二のデバイスを接続し、上
記第一のデバイスは、上記第二のデバイスを排他的にア
クセスするときに、上記バス使用要求を上記制御部へ出
力することを特徴とする。
【００１２】
【発明の実施の形態】実施の形態１．以下に、この発明
の実施の形態を図に基づいて説明する。図１は、この発
明の実施の形態を示す概略構成図である。図１のバスの
構成の一例では、調停回路（調停部）１１、マスタ２１
〜２３、スレーブ３１〜３３、システムバス５１とを備
える。調停回路１１は、計算機システムに備える共有資
源（例えば、記憶領域等）を排他的に使用する場合の調
停を実施する。調停回路１１は、バス使用要求を受け付
け、受け付けたバス使用要求に対して、排他的に使用権
を付与することによって実施する。バス使用要求は、共
有資源を排他的（独占的）に使用したいデバイス（マス
タ）から出力される信号である。
の実施の形態を図に基づいて説明する。図１は、この発
明の実施の形態を示す概略構成図である。図１のバスの
構成の一例では、調停回路（調停部）１１、マスタ２１
〜２３、スレーブ３１〜３３、システムバス５１とを備
える。調停回路１１は、計算機システムに備える共有資
源（例えば、記憶領域等）を排他的に使用する場合の調
停を実施する。調停回路１１は、バス使用要求を受け付
け、受け付けたバス使用要求に対して、排他的に使用権
を付与することによって実施する。バス使用要求は、共
有資源を排他的（独占的）に使用したいデバイス（マス
タ）から出力される信号である。
【００１３】調停回路１１は、ロックレジスタ１３と、
制御部（制御回路）１４とを備える。ロックレジスタ１
３は、任意のマスタがバスを排他的に使用していること
を示すＯＮ状態と、任意のマスタがバスを排他的に使用
していないＯＦＦ状態とを示すフラグ値を格納する。こ
の実施の形態では、ＯＮ状態を示すフラグ値を１、ＯＦ
Ｆ状態を示すフラグ値を０として説明する。また、ロッ
クレジスタ１３は、上記フラグ値を書きこんだマスタを
識別する識別子を格納する。制御部１４は、ロックレジ
スタ１３のセット／リセットを制御する。
制御部（制御回路）１４とを備える。ロックレジスタ１
３は、任意のマスタがバスを排他的に使用していること
を示すＯＮ状態と、任意のマスタがバスを排他的に使用
していないＯＦＦ状態とを示すフラグ値を格納する。こ
の実施の形態では、ＯＮ状態を示すフラグ値を１、ＯＦ
Ｆ状態を示すフラグ値を０として説明する。また、ロッ
クレジスタ１３は、上記フラグ値を書きこんだマスタを
識別する識別子を格納する。制御部１４は、ロックレジ
スタ１３のセット／リセットを制御する。
【００１４】マスタ２１〜２３は、調停回路１１へ上記
バス使用要求を出力するデバイスである。また、上記フ
ラグ値を書きかえる。スレーブ３１〜３３は、上記マス
タ２１〜２３によってアクセスされるデバイスである。
この実施の形態では、上記共有資源である場合を前提と
して説明する。さらに、上記デバイス（マスタ２１〜２
３、あるいは、スレーブ３１〜３３）は、基板である場
合を含む。
バス使用要求を出力するデバイスである。また、上記フ
ラグ値を書きかえる。スレーブ３１〜３３は、上記マス
タ２１〜２３によってアクセスされるデバイスである。
この実施の形態では、上記共有資源である場合を前提と
して説明する。さらに、上記デバイス（マスタ２１〜２
３、あるいは、スレーブ３１〜３３）は、基板である場
合を含む。
【００１５】この発明に係る計算機システムは、システ
ムバス５０上の調停回路１１を含むデバイスにロックレ
ジスタ１３を備える。調停回路１１を含むデバイスは、
特定のアドレスをロックレジスタ１３に割り付け、マス
タ（２１〜２３のいずれか）からこのロックレジスタ１
３への書き込みをすることを用いて排他制御を行う。ロ
ックレジスタ１３の機能は、次の通りである。すなわ
ち、調停回路１１は、ロックレジスタ１３がセット（例
えば、１が書き込まれた状態）されている間は、ロック
レジスタ１３をセットしたマスタ以外には一切バスの使
用権を与えないよう動作する。これにより、当該マスタ
がロックレジスタをクリア（リセット、例えば、０が書
き込まれた状態）するまでの間、バス全体がロックされ
て排他制御を実現する。以下の説明では、ロックレジス
タ１３がセットされている状態をＯＮ、ロックレジスタ
１３がセットされていない状態（リセットされた状態）
をＯＦＦとして説明する。
ムバス５０上の調停回路１１を含むデバイスにロックレ
ジスタ１３を備える。調停回路１１を含むデバイスは、
特定のアドレスをロックレジスタ１３に割り付け、マス
タ（２１〜２３のいずれか）からこのロックレジスタ１
３への書き込みをすることを用いて排他制御を行う。ロ
ックレジスタ１３の機能は、次の通りである。すなわ
ち、調停回路１１は、ロックレジスタ１３がセット（例
えば、１が書き込まれた状態）されている間は、ロック
レジスタ１３をセットしたマスタ以外には一切バスの使
用権を与えないよう動作する。これにより、当該マスタ
がロックレジスタをクリア（リセット、例えば、０が書
き込まれた状態）するまでの間、バス全体がロックされ
て排他制御を実現する。以下の説明では、ロックレジス
タ１３がセットされている状態をＯＮ、ロックレジスタ
１３がセットされていない状態（リセットされた状態）
をＯＦＦとして説明する。
【００１６】従来技術を適用した一般的な計算機システ
ムの概略構成を示した図４と比べると、（１）調停回路
１１が上記ロックレジスタ１３を備える点、（２）調停
回路１１にシステムバス５１のアドレスやデータも接続
される点、が異なっている。ただし、調停回路１１がシ
ステムバス５１のマスタ／スレーブである場合は、上記
（２）の差異はなくなる。
ムの概略構成を示した図４と比べると、（１）調停回路
１１が上記ロックレジスタ１３を備える点、（２）調停
回路１１にシステムバス５１のアドレスやデータも接続
される点、が異なっている。ただし、調停回路１１がシ
ステムバス５１のマスタ／スレーブである場合は、上記
（２）の差異はなくなる。
【００１７】調停回路１１は、上記ロックレジスタ１３
及びロックレジスタ１３へのデータ書き込み制御回路
（制御部１４）が追加される。また、調停回路１１に
は、ロックレジスタ１３がセットされている間、ロック
レジスタ１３をセットしたマスタ以外にはバスの使用権
を与えないという論理が追加される。また、図１では、
調停回路１１を一例として示しているが、調停回路１１
を含むブロック（デバイス）であってもかまわない。図
２に、マスタ２４に調停回路１５を備える構成の一例を
示した。図２の調停回路１５は、図１に示した調停回路
１１と同様の機能を備える。
及びロックレジスタ１３へのデータ書き込み制御回路
（制御部１４）が追加される。また、調停回路１１に
は、ロックレジスタ１３がセットされている間、ロック
レジスタ１３をセットしたマスタ以外にはバスの使用権
を与えないという論理が追加される。また、図１では、
調停回路１１を一例として示しているが、調停回路１１
を含むブロック（デバイス）であってもかまわない。図
２に、マスタ２４に調停回路１５を備える構成の一例を
示した。図２の調停回路１５は、図１に示した調停回路
１１と同様の機能を備える。
【００１８】次に、本発明の動作について図３を用いて
説明する。図１のマスタが排他的にアクセスしたい場合
を一例として説明する。共有資源に対して排他的にアク
セスしたいマスタ２１は、従来技術の動作で示したのと
同様にバス使用要求を調停回路１１へ出力し（Ｓ１）、
使用権が与えられるまで待つ（Ｓ２）。調停回路１１の
制御部１４は、ロックレジスタ１３がＯＦＦ状態である
ことを確認し、マスタ２１へ使用権が付与されたことを
通知する。
説明する。図１のマスタが排他的にアクセスしたい場合
を一例として説明する。共有資源に対して排他的にアク
セスしたいマスタ２１は、従来技術の動作で示したのと
同様にバス使用要求を調停回路１１へ出力し（Ｓ１）、
使用権が与えられるまで待つ（Ｓ２）。調停回路１１の
制御部１４は、ロックレジスタ１３がＯＦＦ状態である
ことを確認し、マスタ２１へ使用権が付与されたことを
通知する。
【００１９】使用権が与えられると、ロックレジスタ１
３をセットするための転送を発行する（Ｓ３）。上記転
送は、例えば、ロックレジスタ１３に１を書き込む信号
を出力することである。この転送に対して、ロックレジ
スタ１３を備えた調停回路１１または調停回路１１を含
むブロックは、スレーブとして動作することになる。
３をセットするための転送を発行する（Ｓ３）。上記転
送は、例えば、ロックレジスタ１３に１を書き込む信号
を出力することである。この転送に対して、ロックレジ
スタ１３を備えた調停回路１１または調停回路１１を含
むブロックは、スレーブとして動作することになる。
【００２０】前述のように、調停回路１１は、ロックレ
ジスタ１３に１を書き込んだマスタ（図１では、２１〜
２３のいずれか）以外には、バスの使用権を与えなくな
るので、ロックレジスタ１３に１を書き込んだマスタ
は、それ以降バスの使用権を独占して共有資源へのアク
セス排他的処理の実行を続ける（Ｓ４）。必要な転送
（信号の出力）が全て終了すると、ロックレジスタ１３
に１を書き込んだマスタは、ロックレジスタ１３に０を
書き込む転送を発行する。この操作によって、ロックレ
ジスタ１３はＯＦＦ状態となり、調停回路１１は、通常
通りの調停を行うようになり、バスのロックが解除され
る。
ジスタ１３に１を書き込んだマスタ（図１では、２１〜
２３のいずれか）以外には、バスの使用権を与えなくな
るので、ロックレジスタ１３に１を書き込んだマスタ
は、それ以降バスの使用権を独占して共有資源へのアク
セス排他的処理の実行を続ける（Ｓ４）。必要な転送
（信号の出力）が全て終了すると、ロックレジスタ１３
に１を書き込んだマスタは、ロックレジスタ１３に０を
書き込む転送を発行する。この操作によって、ロックレ
ジスタ１３はＯＦＦ状態となり、調停回路１１は、通常
通りの調停を行うようになり、バスのロックが解除され
る。
【００２１】ロックレジスタ１３がクリアされている状
態（ＯＦＦ状態）で、同時に複数のマスタがロックレジ
スタ１３をセットしようとした場合には、調停回路１１
は、通常通りの調停により、ただ１つのマスタを選択す
る。この場合、調停回路１１は、所定の優先順位に基づ
いてバスの使用権を付与することが可能である。
態（ＯＦＦ状態）で、同時に複数のマスタがロックレジ
スタ１３をセットしようとした場合には、調停回路１１
は、通常通りの調停により、ただ１つのマスタを選択す
る。この場合、調停回路１１は、所定の優先順位に基づ
いてバスの使用権を付与することが可能である。
【００２２】各マスタ２１〜２３から上記ロックレジス
タ１３へのアクセスは、書き込みのみである。ロックレ
ジスタ１３の値が１の時に、別のマスタが１を書き込も
うとすると、最初に１をセットしたマスタがロックレジ
スタ１３をクリアするまで、後から１を書き込もうとす
るマスタは、システムバス５１上でリトライを繰り返す
ことになる（図３、Ｓ２でＮｏの場合）。あるいは、マ
スタは、タスクを切り替えて別の処理を行なう。
タ１３へのアクセスは、書き込みのみである。ロックレ
ジスタ１３の値が１の時に、別のマスタが１を書き込も
うとすると、最初に１をセットしたマスタがロックレジ
スタ１３をクリアするまで、後から１を書き込もうとす
るマスタは、システムバス５１上でリトライを繰り返す
ことになる（図３、Ｓ２でＮｏの場合）。あるいは、マ
スタは、タスクを切り替えて別の処理を行なう。
【００２３】ロックレジスタ相当の資源を設けることで
排他制御を実現する従来技術として、特開昭６３−２６
８０６１があるが、特開昭６３−２６８０６１ではマス
タの数だけ対応したレジスタを設けるのに対し、本発明
では、調停回路と密に結合した単一のロックレジスタを
設ける点が特徴となっている。
排他制御を実現する従来技術として、特開昭６３−２６
８０６１があるが、特開昭６３−２６８０６１ではマス
タの数だけ対応したレジスタを設けるのに対し、本発明
では、調停回路と密に結合した単一のロックレジスタを
設ける点が特徴となっている。
【００２４】以上のように、この実施の形態では、複数
のマスタと複数のスレーブが、排他制御機構を持たない
システムバスで結合された計算機システムにおける調停
回路を利用した排他制御方式を説明した。
のマスタと複数のスレーブが、排他制御機構を持たない
システムバスで結合された計算機システムにおける調停
回路を利用した排他制御方式を説明した。
【００２５】実施の形態２．実施の形態１の記述では、
システムバス５０が排他制御機構を持たないバスである
ことを前提としたが、システムバスが排他制御機構を提
供しているが、マスタがそのプロトコルに対応していな
い場合も有効である。
システムバス５０が排他制御機構を持たないバスである
ことを前提としたが、システムバスが排他制御機構を提
供しているが、マスタがそのプロトコルに対応していな
い場合も有効である。
【００２６】実施の形態３．マスタが使用する共有資源
の内、特定の共有資源について、ロックレジスタ１３を
別途設けることも可能である。この場合、特定の共有資
源の数は、回路等の煩雑さとのバランスによって決めら
れる。
の内、特定の共有資源について、ロックレジスタ１３を
別途設けることも可能である。この場合、特定の共有資
源の数は、回路等の煩雑さとのバランスによって決めら
れる。
【００２７】
【発明の効果】本発明によって、排他制御機構を持たな
いシステムバス上の計算機システム、またはシステムバ
スは、排他制御機構を持つがマスタがそれに対応してい
ない計算機システムにおいて、排他制御が実現可能にな
るという効果が得られる。
いシステムバス上の計算機システム、またはシステムバ
スは、排他制御機構を持つがマスタがそれに対応してい
ない計算機システムにおいて、排他制御が実現可能にな
るという効果が得られる。
【００２８】また、本発明によって、共有資源への排他
的アクセスが実現できるだけでなく、あるマスタが任意
の期間システムバスを独占して使用できる。従って、上
記任意のマスタに課せられた緊急性の高い処理を高速に
実行することができるという効果もある。
的アクセスが実現できるだけでなく、あるマスタが任意
の期間システムバスを独占して使用できる。従って、上
記任意のマスタに課せられた緊急性の高い処理を高速に
実行することができるという効果もある。
【図１】 この実施の形態のシステムの構成の一例を表
す図。
す図。
【図２】 調停回路１１をマスタ２４へ備える場合のシ
ステムの構成の一例を表す図。
ステムの構成の一例を表す図。
【図３】 この実施の形態のマスタの動作の一例を表す
フローチャート図。
フローチャート図。
【図４】 システムバスを介して複数のデバイス（また
は基板）が接続される一般的な計算機システムのモデル
図。
は基板）が接続される一般的な計算機システムのモデル
図。
１０，１１ 調停回路、１３ ロックレジスタ、１４
制御部（制御回路）、２１〜２４ マスタ、３１〜３３
スレーブ、５１ システムバス。
制御部（制御回路）、２１〜２４ マスタ、３１〜３３
スレーブ、５１ システムバス。
Claims (4)
- 【請求項１】 複数のデバイスを接続するバスの排他制
御方式において、 上記バスに接続し、バスを排他的に使用することを要求
するバス使用要求を出力する第一のデバイスと、 バスの使用状況を管理する調停部とを備え、 上記調停部は、 任意のデバイスがバスを排他的に使用していることを示
すＯＮ状態と、任意のデバイスがバスを排他的に使用し
ていないＯＦＦ状態とを示すフラグ値を格納するロック
レジスタと、 上記第一のデバイスから上記バス使用要求を入力し、上
記ロックレジスタに格納されたフラグ値がＯＦＦ状態の
ときは、バスを排他的に使用することを許可する使用権
を上記第一のデバイスへを出力し、上記フラグ値がＯＮ
状態の時は、バスを排他的に使用することを許可しない
使用不可を上記第一のデバイスへ出力する制御部とを備
えることを特徴とするバスの排他制御方式。 - 【請求項２】 上記第一のデバイスは、上記制御部が出
力した使用権を入力し、入力した使用権に基づいて、Ｏ
Ｎ状態を示すフラグ値を上記ロックレジスタへ書きこ
み、バスを排他的に使用することを終了するときに、Ｏ
ＦＦ状態を示すフラグ値を上記ロックレジスタへ書きこ
むことを特徴とする請求項１記載のバスの排他制御方
式。 - 【請求項３】 上記制御部は、複数のデバイスから複数
のバス使用要求を入力したときは、所定の基準に基づい
て、一のデバイスへ使用権を出力することを特徴とする
請求項１または２記載のバスの排他制御方式。 - 【請求項４】 上記バスは、バスに接続する複数のデバ
イスそれぞれがアクセスする第二のデバイスを接続し、 上記第一のデバイスは、上記第二のデバイスを排他的に
アクセスするときに、上記バス使用要求を上記制御部へ
出力することを特徴とする請求項１から３いずれかに記
載のバスの排他制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371902A JP2002175270A (ja) | 2000-12-06 | 2000-12-06 | バスの排他制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371902A JP2002175270A (ja) | 2000-12-06 | 2000-12-06 | バスの排他制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002175270A true JP2002175270A (ja) | 2002-06-21 |
Family
ID=18841544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000371902A Withdrawn JP2002175270A (ja) | 2000-12-06 | 2000-12-06 | バスの排他制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002175270A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2427723A (en) * | 2005-06-29 | 2007-01-03 | Sigmatel Inc | Controlling clock speed in a system having plural master devices. |
| JP2007011705A (ja) * | 2005-06-30 | 2007-01-18 | Nec Infrontia Corp | Ｐｏｓシステム及びそのｐｏｓ制御システム |
-
2000
- 2000-12-06 JP JP2000371902A patent/JP2002175270A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2427723A (en) * | 2005-06-29 | 2007-01-03 | Sigmatel Inc | Controlling clock speed in a system having plural master devices. |
| GB2427723B (en) * | 2005-06-29 | 2010-11-17 | Sigmatel Inc | System and method of managing clock speed in an electronic device |
| JP2007011705A (ja) * | 2005-06-30 | 2007-01-18 | Nec Infrontia Corp | Ｐｏｓシステム及びそのｐｏｓ制御システム |
| JP4516896B2 (ja) * | 2005-06-30 | 2010-08-04 | Ｎｅｃインフロンティア株式会社 | Ｐｏｓシステム及びそのｐｏｓ制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
| KR100899951B1 (ko) | 캐시 메모리 버스트 싸이클 동안 버스 중재를 제어하는시스템 및 방법 | |
| US6272580B1 (en) | Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system | |
| JPH08227392A (ja) | 待ち時間及びシャドー・タイマを有するバス・システム | |
| JP2003006143A (ja) | バス共有化システムと装置及び方法 | |
| US7096293B2 (en) | Dynamic bus arbitration method and bus arbiter | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| JP2000047994A (ja) | 情報処理装置 | |
| JPH0728758A (ja) | ダイナミックタイムループ調停及び装置 | |
| JPH103447A (ja) | バスブリッジ装置 | |
| JPH10143467A (ja) | データ処理システムにおいてバス所有権を調停するための方法および装置 | |
| JP2002312309A (ja) | 調停回路及び調停方法 | |
| US7386645B2 (en) | System on a chip with an arbitration unit to grant right of access to a common resource in response to conflicting requests for access from initiator modules, and storage key incorporating the arbitration unit | |
| JP2002163228A (ja) | 多重コアｄｓｐ装置のための外部バス裁定技術 | |
| JP2002175270A (ja) | バスの排他制御方式 | |
| JPH1125036A (ja) | 調停システム、およびアクセスを調停する方法 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JP2004013356A (ja) | バス調停システム | |
| JPH06266657A (ja) | 情報処理装置 | |
| KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
| WO1992006432A1 (en) | Device for controlling bus | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| JP4190629B2 (ja) | マルチプロセッサシステム | |
| US7117281B1 (en) | Circuit, system, and method for data transfer control for enhancing data bus utilization | |
| JP3415474B2 (ja) | バスブリッジ調停方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051018 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |