JP4874065B2 - バス中継装置及びシステム - Google Patents

Description

本発明は、異なる仕様のバスを中継するバス中継装置に関し、特に、第１のバスから入力する複数の要求を調停・変換して第２のバスへ出力するバス中継装置並びにバス中継装置を備えるバス制御システムに関する。

従来から、例えば、非特許文献１に示すように、一つのバスに複数のデバイスを接続し、各デバイスによるバスの使用を調停するバス制御システムが利用されている。バスの使用を要求しバスを使用するデバイスをマスタと呼び、マスタからバスを介してアクセスされる側のデバイスをスレーブと呼んでいる。

近年、このようなバス制御システムを有する情報処理装置や電子機器等の高性能化・高機能化に伴ってシステムが複雑化しており、バスに接続されるマスタが増加する傾向にある。また、要求（コマンド）を出したデバイスと要求を受けるデバイスのバス仕様が異なる場合、要求のバス仕様を変換する必要がある。

特に、高速アクセスバスに接続されたマスタから低速アクセスバスに接続されたスレーブへアクセスする場合には、スレーブが受け付けるバス仕様に合わせて要求の形式を変更する必要がある。例えば、マスタ側ではリード又はライトの要求を並列に出力し、スレーブ側ではいずれか一方を順番に受け付ける場合にはリード又はライトの優先順位を決める必要がある。さらに、マスタ側に複数のデバイスを接続する場合、複数のマスタから出された複数の要求の優先順位を決める必要が生じる。

図５に従来のバス制御システムの一例を示す。図５に示すようにバス制御システム９は、マスタ１０ａ、１０ｂ、スレーブ２０、バス中継装置８０を備え、バス中継装置８０は、インターコネクト部８１０とブリッジ部８２０とを備える。また、図５に示すバス制御システム９では、高速アクセスバス４０にはマスタ側のデバイスが接続され、低速アクセスバス６０にはスレーブ側のデバイスが接続されている。図５に示す例では、バス中継装置８０には二つのマスタが接続される例を示している。なお、図５では、マスタ１０ａ、１０ｂからスレーブ２０への要求信号のみを示し、リード又はライトされるデータの流れについては省略している。

マスタ１０ａ、１０ｂは、リードとライトの要求信号を並列して出力するデバイスである。スレーブ２０は、マスタから出力されるリード又はライトの要求信号に基づいてアクセスされるデバイスである。

バス中継装置８０は、高速アクセスバス４０と低速アクセスバス６０とを中継接続する。インターコネクト部８１０は、ルーティング機能とアービトレーション機能を有し、具体的には、複数のマスタ１０ａ、１０ｂから出力されるリード又はライトの要求信号からマスタの優先順位に基づいて、一つのリード要求と一つのライト要求を選択してブリッジ部８２０へ出力する。ブリッジ部８２０は、インターコネクト部８１０から入力したリード又はライトの要求信号のいずれかを選択し、選択した要求信号のバス仕様を、高速アクセスバスの仕様から低速アクセスバスの仕様へバスプロトコル変換してスレーブ２０へ出力する。

図５にバス中継装置３０の具体的な回路として、インターコネクト部８１０が二つのアービタ８１１、８１２を備え、ブリッジ部８２０がアービタ８２１を備える場合を示している。アービタ８１１は、マスタ１０ａ、１０ｂそれぞれから出力されたリード要求信号４１ａ、４１ｂを入力し、マスタの優先順位に基づいて一つのリード要求信号４１ｘ（リード要求信号４１ａ、４１ｂのいずれか）を出力する。アービタ８１２は、マスタ１０ａ、１０ｂそれぞれから出力されたライト要求信号４２ａ、４２ｂを入力し、マスタの優先順位に基づいて一つのライト要求信号４２ｘ（ライト要求信号４２ａ、４２ｂのいずれか）を出力する。また、アービタ８２１は、リード要求信号４１ｘとライト要求信号４２ｘとを入力し、リード又はライトの優先順位に基づいてリード又はライトの要求信号６１を出力する。

このように、従来のバス制御システムでは、複数のマスタから出力される複数の要求について、インターコネクト部８１０が複数のマスタの優先順位に基づいて調停処理を行い、ブリッジ部８２０がリード又はライトの優先順位に基づいて調停処理を行いという二段階の調停処理を行い、さらにブリッジ部８２０がバス仕様を変換する変換処理を行っていた。
「ＡＭＢＡＴＭ仕様書」、Ｒｅｖ２、１９９９年、ｐ．１８−１９

しかしながら、従来のバス制御システム９では、インターコネクト部８１０がマスタの優先順位に基づいて調停処理を行い、ブリッジ部８２０がリードとライトの優先順位に基づいて調停処理を行うというように、マスタの優先順位とリードとライトの優先順位とを別々に調停していたため、バスの調停効率がよくないという問題があった。

上記課題を解決するため、本発明にかかるバス中継装置は、第１のバスを介して、当該第１のバス仕様に基づいた第１の要求及び第２の要求が並列に入力され、当該第１及び第２の要求を含む信号として出力するインターコネクト部と、前記第１及び第２の要求を含む信号を、第２のバス仕様に基づいた第１及び第２の要求として出力するブリッジ部と、を備える。このように、インターコネクト部において、調停処理を一括して行うことにより、管理が容易になり、バスの調停効率が向上するとともに、回路規模を削減することができる。

本発明によれば、バスの調停をインターコネクト部で一括して行うことができる。これにより、バスの調停を一括して管理することが可能になり、バスの調停効率が向上する。

以下、本発明の実施形態について、図面を参照しながら説明する。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。また、本明細書では、同じ構成要素が複数存在し、それぞれを区別する場合に、符号に接尾辞（アルファベット）を付加して、複数の構成要素それぞれを区別するものとする。また、同じ名称であって構成や機能の細部が異なる構成要素（基本的には同様の機能を有する構成要素）については、"３１０−１"のように符号に"−ｎ"（ｎは自然数）をつけて区別する。例えば、符号３１０−１で示される構成要素は、符号３１０構成要素の具体的な一態様を示すものである。

（実施形態１）
実施形態１では、複数のマスタから出力される複数の要求の優先順位が予め固定されている場合について説明する。この場合、インターコネクト部は、固定された優先順位に基づいて、複数の要求から所定の数の要求を順番に選択する。本実施形態ではこのようなインターコネクト部を備えたバス中継装置及びバス制御システムについて説明する。

図１は、本発明にかかるバス制御システムの構成例を示すブロック図である。図１に示すようにバス制御システム１は、マスタ１０ａ、１０ｂ、スレーブ２０、バス中継装置３０を備える。バス中継装置３０は、インターコネクト部３１０とブリッジ部３２０とを備える。また、図１に示すバス制御システム１では、高速アクセスバス４０（第１のバスの一例）にはマスタ側のデバイスが接続され、低速アクセスバス６０（第２のバスの一例）にはスレーブ側のデバイスが接続されている。図１のバス中継装置８０はこの高速アクセスバス４０と低速アクセスバス６０とを接続している。なお、図１は、本実施形態のバス制御システムの一例であり、それぞれのバス（高速アクセスバス、低速アクセスバス）に接続されるマスタ側、スレーブ側のデバイスの数は、より多くてもよい。また、図１は、マスタ側とスレーブ側で送受信される要求（コマンド）のみに対応するバスを模式的に示したものであり、実際のコマンドのビット数などに対応するものではない。さらに、データバスについても省略されている。

マスタ１０ａ、１０ｂは、高速アクセスバス４０のバス仕様（高速バス仕様）に基づいて、さまざまなコマンドを出力している。バス仕様では、そのコマンドに対応して様々なバスとコマンドの対応が定められているが、ここでは、本発明を適用した場合に極めて好適であるリード、ライトコマンドを例にして説明する。例えば、高速アクセスバス４０のバス仕様でリード要求（第１の要求の一例）、ライト要求（第２の要求の一例）に関するアクセスは、並列に出力するように設定されているものとする。この場合、マスタ１０ａ及びマスタ１０ｂは、リード要求、ライト要求をそれぞれ並列に高速アクセスバスに出力する。

一方、スレーブ２０は、マスタ１０ａ、１０ｂからのリード又はライト要求に基づいて動作する。ここで、スレーブ２０には、低速アクセスバス６０のバス仕様（低速バス仕様）に基づいて、リード要求、ライト要求が与えられる。ここで、低速アクセスバス６０の仕様では、リード要求、ライト要求は並列に与えられるものではなく、リード要求とライト要求がシリアルに伝送されるように設定されているものとする。従って、低速バス仕様上のリード要求、ライト要求は、リード要求、ライト要求に共通する部分と、リード要求とライト要求と識別する部分とを有している。スレーブ側デバイスでは、リード要求とライト要求を識別する部分の情報に基づいて、与えられた要求を判断し、リード要求、あるいはライト要求に基づいた動作を行う。

バス中継装置３０は、高速アクセスバス４０と低速アクセスバス６０を接続する。上記したように、インターコネクト部３１０は、ルーティング機能とアービトレーション機能を有している。具体的には、複数のマスタから出力される複数のリード、ライト要求からマスタの優先順位と、要求の優先順位に基づいて、一つの要求を選択する。インターコネクト部３１０は、この選択した要求信号を、インターコネクト部３１０とブリッジ部３２０間のバス仕様に基づいた要求信号に変換してブリッジ部３２０へ出力する。

ここで、インターコネクト部３１０とブリッジ部３２０間のバス仕様は、高速バス仕様と低速バス仕様とを中継するバスとコマンドとの対応を定める仕様である。以下、インターコネクト部３１０とブリッジ間のバス仕様を「中継バス仕様」と呼ぶ。具体的には、中継バス仕様は、処理する要求の数（例えば、パラレル処理かシリアル処理か）、リード又はライトの要求を特定する情報形式などについて、高速バス仕様から低速バス仕様へ変換しやすいように定めている。従って、高速バス仕様と低速バス仕様との中間のアクセス形式となっている。本実施形態では、中継バス仕様は、要求の数を低速バス仕様と一致させてシリアル処理とし、リード要求又はライト要求を、リードとライトに共通する情報と、リードとライトを識別（区別）する情報（具体的には、1ビットのwrite enable信号）とを含む情報によって特定する。リードとライトに共通する情報は、データ形式を共通にできる情報であり、例えば、アドレス、サイズ、アクセス方法などのコントロール信号の部分である。

共通する情報のデータ形式（ビット数などの情報量や形式）は、高速バス仕様、低速バス仕様のいずれかの形式に一致すればよいが、ここでは、高速バス仕様に一致させるものとする。従って、中継バス仕様は、高速バス仕様に基づいているものの、リード要求とライト要求とのコントロール信号を共通化していることになる。本実施形態では、高速バス仕様は、リート要求とライト要求とを個別の情報としているため、インターコネクト部８１０は、要求信号から共通する情報を抽出して必要に応じてデータ形式を調整し、リード又はライトを識別する情報を付加することにより、変換することができる。図１では、中継バス仕様により生成された要求信号を符号５１で示している。

ブリッジ部３２０は、インターコネクト部３１０から入力した要求信号を低速アクセスバス６０で用いる低速バス仕様に基づいて特定した要求信号へ変換（バスプロトコル変換）し、変換した要求信号をスレーブ２０へ出力する。ブリッジ部３２０は、中継バス仕様で特定された要求信号を低速バス仕様の形式に変換する。

以下の説明では、それぞれのバス仕様に基づいて特定された要求信号を区別しやすくするために、マスタ１０ａ、１０ｂから出力される要求を一次要求信号（符号４１ａ、４１ｂ、４２ａ、４２ｂ）、インターコネクト部３１０から出力される要求を二次要求信号（符号５１）、ブリッジ部３２０から出力される要求を三次要求信号（符号６１）とする。また、複数のマスタの優先順位をマスタ順位とし、マスタ順位を定める情報をマスタ順位情報とし、リード又はライトの優先順位を要求順位とし、要求順位を定める情報を要求順位情報とし、マスタ順位情報と要求順位情報とを併せて優先順位情報とする。以上がバス制御システムの全体の説明である。続いて、インターコネクト部３１０の具体例について説明する。

図２は、本実施形態のバス中継装置の構成例を示すブロック図である。図２に示すバス中継装置３０は、インターコネクト部３１０−１とブリッジ部３２０とを備える。インターコネクト部３１０−１は、一つのアービタ３１１により実現する例を示す。アービタ３１１は、マスタ１０ａ、１０ｂから出力される一次要求信号であるリード要求信号４１ａ、４１ｂ、とライト要求信号４２ａ、４２ｂとを入力する。アービタ３１１は、入力した一次要求信号のいずれか一つを順番に選択し、選択した一次要求信号を中継バス仕様に基づいて特定した二次要求信号（中継バス仕様で特定されたリード又はライトの要求信号５１）へ変換し、変換した二次要求信号をブリッジ部３２０へ出力する。ブリッジ部３２０は、アービタ３１１から入力した二次要求信号を三次要求信号（低速バス仕様で特定したリード又はライトの要求信号６１へ変換することは上記で説明したことと同様である。

アービタ３１１は、予め優先順位情報に基づいて複数のマスタ１０ａ、１０ｂから出力される要求に関する優先順位（マスタ順位、要求順位）を決定しており、決定した優先順位に基づいて、回路が設計されている。従って、アービタ３１１に入力された複数の一次要求信号は、予め定められた優先順位情報に従って、一つの一次要求信号が順番に選択され、選択された一次要求信号が中継バス仕様に変換されて出力される。例えば、一次要求信号として、リード要求が選択された場合、リード及びライト要求に共通する情報（リード要求をコントロールする情報であり、例えば一次要求信号に含まれる情報そのもの）と、リードとライトを識別する情報（フラグ）に変換され、二次要求信号として生成される。この場合、リード及びライトに共通する情報は、高速バス仕様に基づいた情報である。一方、リードとライトを識別する情報は、低速バス仕様に基づいた情報である。

このように、本実施形態によれば、図５では、バス中継装置８０において三つのアービタ８１１、８１２、８２１で実現していた調停機能を一つのアービタ３１１で実現することができる。これにより、回路規模の削減が可能になる。また、アービタ８１１が一つの要求信号を選択して出力することにより、インターコネクト部３１０とブリッジ部３２０との接続本数を削減することができる。さらに、インターコネクト部３１０においてアービトレーションをまとめて実施するため、調停を一括して管理することができる。これにより、調停効率が向上し、仕様を単純化(簡略化)することが可能になる。特に、ブリッジ部３２０の設計工数をや、ブリッジ部３２０の検証工数を削減することができる。

（実施形態２）
実施形態２では、優先順位情報を保持する場合を説明する。この場合インターコネクト部は、保持する優先順位情報に基づいて複数の要求から所定の数の要求を順番に選択する。本実施形態では、このようなインターコネクト部を備えたバス中継装置及びバス制御システムについて説明する。

図３は、実施形態２のバス中継装置の構成例を示すブロック図である。図２に示すバス中継装置３０は、インターコネクト部３１０−２とブリッジ部３２０とを備える。インターコネクト部３１０−２は、レジスタ３１２とアービタ３１３とを備える。バス制御システムは、図１に示した構成を適用する。

レジスタ３１２は、少なくともマスタ順位情報と要求順位情報とを含む優先順位情報（優先順位判定値）を保持する。レジスタ３１２に記憶する優先順位情報は、予め記憶された情報であるが、中央処理装置（ＣＰＵ：Central Processing Unit）によって書き換えることが可能である。アービタ３１３は、マスタ１０ａ、１０ｂから複数の一次要求信号を入力する。アービタ３１３は、レジスタ３１２に記憶する優先順位情報に基づいて、入力した複数の一次要求信号から一つの一次要求信号を順番に選択し、選択した一次要求信号を中継バス仕様で特定する二次要求信号に変換し、変換した二次要求信号をブリッジ部３２０へ出力する。ブリッジ部３２０は、図１、２と同様であるため説明を省略する。

このように、本実施形態によれば、レジスタ３１２並びにアービタ３１３によって実施形態１と同様の効果を得ることができる。さらに、優先順位情報を書き換えることができる。これにより、バス制御システム１の運用に応じて優先順位を変更することが可能になりマスタ１０ａ、１０ｂからスレーブ２０へのアクセス状況に応じて柔軟に優先順位を適用することができる。また、バス中継装置を適用するマスタの数に応じてレジスタ３１２に記憶する優先順位情報を変更することが可能であるため、バス制御システムに柔軟に適用することができる。

（その他の実施形態）
なお、上記各実施形態では、第1の要求として、マスタ側からリード又はライトの要求が出力される場合を一例として説明したが、これらの要求に限定されることはない。本発明は、第1のバスの仕様と第２のバスの仕様とが定まっている場合に、（１）インターコネクト部３１０が、入力した複数の要求を第２のバス仕様の要求の数に対応させた信号として出力し、（２）ブリッジ部が、インターコネクト部から入力した信号を第２のバス仕様に基づいた要求にプロトコル変換するものである。従って、要求の種類がリードとライトに限定されるものではない。また、第１のバス仕様の要求の数が三つであり、第２のバス仕様の要求の数が二つであるというように、要求の数が上記各実施形態と異なる場合にも、本発明を適用することは可能である。この場合には、要求順位の情報を変更することにより対応することができる。

また、上記各実施形態では、マスタ側は、二つのデバイスが接続された場合を一例として説明したが、三以上のデバイスが接続される場合であっても本発明を適用することは可能である。例えば、実施形態１では、アービタ３１１が入力する要求信号の数をマスタの数に適応させ、予め決定した優先順位情報に基づいて回路を設計すればよい。さらに、実施形態２では、レジスタ３１２に記憶する優先順位情報に含まれるマスタ順位の数を増やすことによって、本発明を適用することができる。

ここで、図１及び図５に示したバス中継装置において、一次要求信号、二次要求信号、並びに三次要求信号それぞれの数及びバス仕様について比較して説明する。図５において、二次要求信号は、要求信号４１ｘ、４２ｘが相当する。図４は、図１に示した本発明にかかるバス中継装置３０の一例と図５に示した従来のバス中継装置８０の要求信号の数並びにバス仕様を比較したテーブルである。図４では、本発明及び従来のバス中継装置における一次、二次、三次の要求信号それぞれについて、要求の数とバス仕様とを示した。一次要求信号は、バス中継装置３０、８０ともに、四つであり、高速バス仕様で特定されている。二次要求信号は、バス中継装置３０では一つであり、中継バス仕様で特定され、バス中継装置８０では二つであり、高速バス仕様で特定されている。三次要求信号は、バス中継装置３０、８０ともに一つであり、低速バス仕様で特定されている。このように、本発明にかかるバス中継装置３０では、インターコネクト部３１０からブリッジ部３２０へ出力される二次要求信号の数並びにバス仕様が従来と異なっている。

図４では、一次要求信号の数は四つであるが、これはマスタの数とマスタ側のバス仕様に依存する数値であり、具体的には、マスタの数と、マスタ側のバス仕様が定める要求の数の積の値となる。また、図４では、二次要求信号と三次信号の数は、一つであるが、これは、スレーブ側のバス仕様で定める処理可能な要求信号の数に依存する。また、中継バス仕様は、要求信号の数をスレーブ側のバス仕様の要求信号の数に一致させているため、スレーブ側のバス仕様に依存する。このように、上記各実施形態では、図４に示すように要求信号の数が変化するが、マスタの数あるいはバス仕様が変更されると、上記説明したように要求信号の数が変化することになる。

以上説明したように、本発明に係る好適な実施形態によれば、例えば、複数の要求から一つの要求を選択して順次処理する調停処理について、従来は三つのアービタで実現していた調停処理を、一つのアービタで実現することにより、回路規模を削減することができる。また、従来はインターコネクト部とブリッジ部それぞれで行っていた調停処理を、インターコネクト部においてまとめて行うため、インターコネクト部から出力される要求の数が削減されることになる。これにより、インターコネクト部とブリッジ部との接続本数を削減することができる。具体的には、図１から図３では一本で示されている信号線は、実際には１００信号線以上の本数により構成されているため、信号線の削減数は大きいものとなる。

さらに、本発明に係る好適な実施形態によれば、調停処理をインターコネクト部の一箇所で実現するため、調停を一括して管理することになり、調停効率が向上し、バス中継装置の仕様を単純化（簡略化）することができる。特にブリッジ部は、調停処理を行うことなくバスプロトコルの変換処理を行う構成要素になるため、設計仕様を単純化することができる。これにより、ブリッジ部の設計工数と検証工数を削減することが可能になる。また、インターコネクト部の設計では、複数の要求からスレーブ側のバス仕様に対応する要求の数をインターコネクト部内で制御するため、マスタ順位と要求順位とを一括して管理することが可能になる。従って、あるマスタについては、リード及びライトの要求を優先して処理させ、他のマスタでは、リードは優先させるがライトの優先順位を下げる、というようなマスタ順位と要求順位とを組み合わせて管理することが可能になる。このような制御は、例えば従来のようにブリッジ部において、リードをまず優先して処理し、リードの処理が終了した後ライトの処理を実施するように制御している場合には、マスタ毎に要求順位を変更することはできなかったことである。従って、優先順位に関するきめ細やかな制御を可能にする。

また、本発明の好適な実施形態によれば、バスタ側とスレーブ側のバス仕様が決まっている場合、中継バス仕様は一意に決めることができる。従って、インターコネクト部における調停処理の優先順位情報に関連する設計を行うことにより、本発明にかかるバス中継装置を所望のバス制御システムにて適用することが可能になる。これにより、設計工数並びに検証工数を削減することになり、作業効率の向上を図ることができる。

本発明にかかるバス制御システムの構成例を示すブロック図である。 実施形態１のバス中継装置の構成例を示すブロック図である。 実施形態２のバス中継装置の構成例を示すブロック図である。 図１に示した本発明にかかるバス中継装置３０の一例と図５に示した従来のバス中継装置８０の要求信号の数並びにバス仕様を比較したテーブルである。 従来のバス制御システムの一例を示す図である。

符号の説明

１、９ バス制御システム
１０ａ、１０ｂ マスタ
２０ スレーブ
４０ 高速アクセスバス
４１ａ、４１ｂ、４１ｘ 高速バス仕様で特定したリード要求信号
４２ａ、４２ｂ、４２ｘ 高速バス仕様で特定したライト要求信号
５１ 中継バス仕様で特定したリード又はライトの要求信号
６０ 低速アクセスバス
６１ 低速バス仕様で特定したリード又はライトの要求信号
３０、８０ バス中継装置
３１０、８１０ インターコネクト部
３２０、８２０ ブリッジ部
３１１、３１３、８１１、８１２、８２１ アービタ
３１２ レジスタ

Claims (8)

1. リード要求とライト要求が個別、並列に伝送される第１のバス仕様を有する第１のバスを介して、当該第１のバス仕様に従う前記リード要求及び前記ライト要求が並列に入力され、前記第１のバス仕様に従う前記リード要求及び前記ライト要求を、前記リード要求及び前記ライト要求に共通する情報と前記リード要求及び前記ライト要求とを識別する情報を含んだ中継バス仕様に従う信号に変換して出力するインターコネクト部と、
   前記中継バス仕様に従う前記信号が入力され、前記中継バス仕様に従う前記信号を、前記リード要求と前記ライト要求が並列ではなくシリアルに伝送される第２のバス仕様に従う信号に変換し、前記第２のバス仕様を有する第２のバスに出力するブリッジ部と、を備えるバス中継装置。
2. 前記インターコネクト部は、複数のマスタから前記第１バス仕様に基づいた前記リード要求及び前記ライト要求のそれぞれを複数入力し、前記複数のマスタの優先順位を定めるマスタ順位と、前記リード要求及び前記ライト要求の優先順位を定める要求順位とに基づいて一の要求を選択し、選択された要求を前記中継バス仕様に従う信号に変換して出力することを特徴とする請求項１記載のバス中継装置。
3. 前記インターコネクト部は、前記マスタ順位と前記要求順位とが予め設定されていることを特徴とする請求項２記載のバス中継装置。
4. 前記インターコネクト部は、
   前記マスタ順位と前記要求順位とを定める優先順位情報を保持するレジスタ記憶部と、
   前記優先順位情報に基づいて、一の要求を選択する信号を出力する調停部と、を備えることを特徴とする請求項２記載のバス中継装置。
5. 前記レジスタに保持する優先順位情報は、中央処理装置によって書き換えられることを特徴とする請求項４記載のバス中継装置。
6. 前記第１のバスは前記第２のバスに比べ高速にアクセスする仕様であることを特徴とする請求項１乃至５のいずれかに記載のバス中継装置。
7. リード要求とライト要求が個別、並列に伝送される第１のバス仕様を有する第１のバスに、前記リード要求及び前記ライト要求を出力する第１のマスタと、
   前記第１のバス仕様に従う前記リード要求及び前記ライト要求が並列に入力され、前記第１のバス仕様に従う前記リード要求及び前記ライト要求を、前記リード要求及び前記ライト要求に共通する情報と前記リード要求及び前記ライト要求とを識別する情報を含んだ中継バス仕様に従う信号に変換するインターコネクト部と、
   前記中継バス仕様に従う前記信号が入力され、前記中継バス仕様に従う前記信号を、前記リード要求と前記ライト要求が並列ではなくシリアルに伝送される第２のバス仕様に従う信号に変換し、前記第２のバス仕様を有する第２のバスに出力するブリッジ部と、
   前記第２のバスを介して前記第２のバス仕様に従う信号を入力するスレーブと、
   を備えるシステム。
8. 第１の要求と第２の要求が個別、並列に伝送される第１のバス仕様を有する第１のバスを介して、当該第１のバス仕様に従う前記第１及び前記第２の要求が並列に入力され、前記第１のバス仕様に従う前記第１の要求及び前記第２の要求を、前記第１の要求及び前記第２の要求に共通する情報と前記第１の要求及び前記第２の要求とを識別する情報を含んだ中継バス仕様に従う信号に変換して出力するインターコネクト部と、
   前記中継バス仕様に従う前記信号が入力され、前記中継バス仕様に従う前記信号を、前記第１の要求と前記第２の要求が並列ではなくシリアルに伝送される第２のバス仕様に従う信号に変換し、前記第２のバス仕様を有する第２のバスに出力するブリッジ部と、を備えるバス中継装置。

Images