JP2010262431A - デュアルポートメモリのアクセス方法及びアクセス制御装置 - Google Patents

Abstract

【課題】デュアルポートメモリのディジタルデータ領域に対する高速アクセスと、アナログデータ領域に対するアクセスとを両立させ、大容量のメモリを不要としてコストの低減を可能にする。
【解決手段】ディジタルデータ領域とアナログデータ領域とを備えたデュアルポートメモリのアクセス方法であって、ディジタルデータ領域に、第１の通信装置としてのマスタ通信装置３０が一定周期でアクセスしてディジタルデータを更新可能としたデュアルポートメモリ２０のアクセス方法において、第２の通信装置としてのユーザＩ／Ｆ１０からメモリ２０にアクセス権取得のコマンドを送信した際にマスタ通信装置３０がアクセスしていない限りユーザＩ／Ｆ１０によるアナログデータ領域へのアクセスを許可すると共に、ユーザＩ／Ｆ１０からメモリ２０にアクセス権放棄のコマンドを送信してマスタ通信装置３０によるアナログデータ領域へのアクセスを可能にした。
【選択図】図４

Description

本発明は、例えば、ＡＳ−ｉ（アクチュエータ・センサ−インターフェース）規格の通信システムにおいて、ユーザインターフェースとＡＳ−ｉマスタ通信装置とがデュアルポートメモリにアクセスする場合のアクセス方法及びアクセス制御装置に関するものである。

図６は、この種のＡＳ−ｉ通信システムの概要を示す図である。同図において、１０はＣＰＵやＰＬＣ（プログラマブル・ロジック・コントローラ）等の上位制御系に接続されたユーザインターフェース、２０はデュアルポートメモリ、３０はＡＳ−ｉ規格のマスタ通信装置であり、これらのユーザインターフェース１０、デュアルポートメモリ２０及びマスタ通信装置３０によりＡＳ−ｉマスタ１００が構成されている。
また、４０は通信ケーブル、５０は電源ユニット、６０は各種のアクチュエータやセンサが接続される多数のスレーブ通信装置（以下、単にスレーブともいう）である。

上記構成のＡＳ−ｉ通信システムでは、マスタ通信装置（以下、単にマスタともいう）３０がスレーブ６０との間で通信を行い、アクチュエータやセンサによる検出データ、動作データ等のディジタルデータを一定周期（例えば１ｍｓ）でデュアルポートメモリ２０のデータ領域２１に書き込むと共に、上位制御系側のユーザインターフェース１０が上記データ領域２１にアクセスし、検出データの取得やアクチュエータ等の動作制御、自己診断等を行っている。

さて、ＡＳ−ｉ規格は、アナログスレーブを含むスレーブの増加や機能の向上に伴ってバージョンアップが行われている。
いま、新たなＡＳ−ｉ規格としてアナログスレーブを接続可能とした場合、このスレーブとマスタ３０との間で通信されるアナログデータ量（例えば１データが１６ビット）は一般にディジタルデータ量（例えば１データが８ビット）よりも多く、必然的にデュアルポートメモリ２０上で更新されるデータ量も多くなる。従って、デュアルポートメモリ２０としては、できるだけ少ないデータ領域を用いて、多量のデータを高速に更新可能であることが要求される。

従来、デュアルポートメモリに対し、多量のデータを高速に更新するためのアクセス方法としては、例えば特許文献１に記載されたバンク切り替え方式が知られている。
また、デュアルポートメモリにおいて、両方のポートからのアクセスを調停する手段として一方のポートからのアクセスのみを許可するコマンドを発行し、これによって高速アクセスを可能にする従来技術が、特許文献２，特許文献３に開示されている。

特開平４−２６５０５号公報（第１図、第４図等） 特開平１０−１７１７５１号公報（図１、図２等） 特開平１０−９１５６３号公報（図１等）

ここで、図７は、特許文献１に記載されているようなバンク切り替え方式を用いた場合の、デュアルポートメモリのメモリマップの一例を示している。
図７に示すように８ビット構成のデュアルポートメモリに、例えばアナログデータを含む１６ビットのデータ領域を確保する場合、このデータ領域として、図示するようにバンクＭ１，Ｍ２（各アドレスを“５００Ｈ”〜“５ＦＦＨ”，“６００Ｈ”〜“６ＦＦＨ”とする）を割り付け、２台の通信装置がアービトレーション制御によりバンクＭ１，Ｍ２を切り替えながらアクセスすることになる。

しかし、バンク切り替え方式では、原理的にスレーブが有するチャンネルごとに２倍のデータ領域を備える必要がある。例えば、図７におけるバンクＭ１を、図８に示す如く各ｎ台のアナログスレーブのチャンネル１（ＣＨ１）の入力データ領域、出力データ領域として割り付けた場合、図７のバンクＭ２も同様の割り付けになるため、これらのアナログスレーブがチャンネル２（ＣＨ２）を有する場合にはチャンネル２（ＣＨ２）に相当する入出力データを割り付けることができない。言い換えれば、デュアルポートメモリ２０には、ｎ台のアナログスレーブの１チャンネル分のデータ領域しか確保することができない。
従って、複数チャンネル分のデータ領域を確保するためには、デュアルポートメモリ２０の容量を増やすことが必要になる。

また、マスタ通信装置３０がバンクＭ１に１６ビットのアナログデータを書き込む場合、図８の例では、例えばチャンネル１（ＣＨ１）の入力データ領域に、上位８ビットデータと下位８ビットデータとを分割して書き込んでいる。
その際、上位８ビットデータを書き込むタイミングと下位８ビットデータを書き込むタイミングとの間には一定の時間間隔があるので、入力データ領域において、ある時点では前回サイクルの上位８ビットデータと今回サイクルの下位８ビットデータとが併存する場合があり、ユーザインターフェース１０側からこれらの上位８ビットデータ及び下位８ビットデータを何れも今回サイクルのデータとして読み出してしまうことがある。このため、マスタ通信装置３０及びユーザインターフェース１０がデュアルポートメモリ２０を介して書き込み／読み出しを行うデータの同一性が保たれないおそれがあった。

また、特許文献２，特許文献３等に記載された従来技術によれば、デュアルポートメモリの高速アクセスは可能であるが、これらの文献には、デュアルポートメモリのディジタルデータ領域への高速なアクセスを損なうことなく、少ないデータ領域でアナログデータの書き込み／読み出しを可能にする技術については開示されていない。

従って本発明の解決課題は、デュアルポートメモリのディジタルデータ領域に対する高速アクセスと、データ量が多いアナログデータ領域に対するアクセスとを両立させ、しかも大容量のメモリを不要としてコストの低減を可能にしたデュアルポートメモリのアクセス方法及びアクセス制御装置を提供することにある。

上記課題を解決するため、請求項１に係るデュアルポートメモリのアクセス方法は、ディジタルデータ領域とアナログデータ領域とを備えたデュアルポートメモリのアクセス方法であって、前記ディジタルデータ領域に、第１の通信装置が一定周期でアクセスしてディジタルデータを更新可能としたデュアルポートメモリのアクセス方法において、
第２の通信装置から前記デュアルポートメモリにアクセス権取得のコマンドを設定した際に第１の通信装置がアクセスしていない限り、第１の通信装置によって第２の通信装置による前記アナログデータ領域へのアクセスを許可すると共に、第２の通信装置から前記デュアルポートメモリにアクセス権放棄のコマンドを設定した後に第１の通信装置による前記アナログデータ領域へのアクセスを可能にしたものである。

請求項２に係るデュアルポートメモリのアクセス制御装置は、ディジタルデータ領域とアナログデータ領域とを備えたデュアルポートメモリのアクセス制御装置であって、前記ディジタルデータ領域に、第１の通信装置が一定周期でアクセスしてディジタルデータを更新可能としたデュアルポートメモリのアクセス制御装置において、
第２の通信装置から前記デュアルポートメモリのアクセス権制御領域にアクセス権取得のコマンドを設定する手段と、前記アクセス権取得のコマンドが設定されている時に、第１の通信装置がアクセスしていない限り第２の通信装置による前記アナログデータ領域へのアクセスを許可する手段と、第２の通信装置により前記アナログデータ領域にアクセスする手段と、第２の通信装置から前記デュアルポートメモリのアクセス権制御領域にアクセス権放棄のコマンドを設定する手段と、前記アクセス権放棄のコマンドが設定されている時に、第１の通信装置により前記アナログデータ領域にアクセスする手段と、を備えたものである。

本発明によれば、第１の通信装置によるディジタルデータの高速な更新処理を損なうことなく、また、第１の通信装置によってアクセスされていない限り、第２の通信装置から所望のタイミングでデュアルポートメモリのアナログデータ領域へアクセスすることができる。また、同一のアナログデータ領域に対して両通信装置からのアクセスが競合するおそれがないため、バンク切り替え方式を用いずに小容量のデュアルポートメモリを使用可能としてシステム全体のコストを低減することができる。
更に、第１の通信装置と第２の通信装置とがデュアルポートメモリ２０を介して書き込み／読み出しを行うデータの同一性も保証されるといった利点がある。

本発明の実施形態におけるデュアルポートメモリのメモリマップの一例を示す図である。 図１におけるコマンド制御領域の説明図である。 図１における１６ビットデータ領域の説明図である。 本発明の実施形態におけるアクセス方法を示すタイミングチャートである。 本発明の実施形態におけるアクセス権取得・放棄の手順を示すフローチャートである。 ＡＳ−ｉ通信システムの概要を示す図である。 バンク切り替え方式を用いた場合のデュアルポートメモリのメモリマップの一例を示す図である。 図７におけるバンクＭ１（Ｍ２）の詳細を示す図である。

以下、図に沿って本発明の実施形態を説明する。なお、この実施形態が適用されるＡＳ−ｉ通信システムの構成は、前述した図６と同様であるため、説明に当たっては各構成部品に同一の参照符号を使用するものとする。
ここで、便宜上、デュアルポートメモリ２０にアクセスするマスタ通信装置３０を第１の通信装置といい、上位制御系のユーザインターフェース１０を第２の通信装置というものとする。

まず、図１は、本実施形態におけるデュアルポートメモリ２０のメモリマップの一例を示す図である。このデュアルポートメモリ２０は８ビット構成であり、占有領域２０１，２０６、コマンド制御領域２０２、予約領域２０３，２０５、１６ビットデータ領域２０４及び８ビットデータ領域２０７を備えている。なお、１６ビットデータ領域２０４に１データ１６ビットのアナログデータを書き込む場合には、上位８ビットデータ（上位バイト）と下位８ビットデータ（下位バイト）との２回に分けて書き込むようになっている。

図２は、デュアルポートメモリ２０のコマンド制御領域２０２の説明図である。このコマンド制御領域２０２は、一例としてアドレス“２５０Ｈ”をアクセス権コマンド“８０Ｈ”に割り付けてあり、次のアドレス“２５１Ｈ”に上記コマンド“８０Ｈ”の値“０１Ｈ”（アクセス権取得）または“００Ｈ”（アクセス権放棄）を設定可能となっている。

次に、図３は、デュアルポートメモリ２０の１６ビットデータ領域２０４の説明図である。
この例では、１６ビットデータ領域２０４に、ｎ台のアナログスレーブに対してチャンネル１（ＣＨ１）及びチャンネル２（ＣＨ２）用のアナログ入力データ領域２０４ＡＩとアナログ出力データ領域２０４ＡＯとを割り付けてある。
ここで、２０４ＡＩ，２０４ＡＯをアナログデータ領域ともいい、前記８ビットデータ領域２０７内のディジタル入力データ領域２０７ＤＩ，ディジタル出力データ領域２０７ＤＯ（何れも図示せず）をディジタルデータ領域ともいう。

例えば、チャンネル１（ＣＨ１）用の入力データ領域２０４ＡＩは、図３の右側に示すように、ｎ台のアナログスレーブ（スレーブ１〜スレーブｎ）用に、１データを構成する１６ビットデータを下位８ビットデータ（下位バイト）と上位８ビットデータ（上位バイト）とに分けて、それぞれ相対アドレス“ｘ００Ｈ”，“ｘ０２Ｈ”，“ｘ０４Ｈ”，……，“ｘ０１Ｈ”，“ｘ０３Ｈ”，“ｘ０５Ｈ”，……に書き込むようになっている。

次いで、この実施形態におけるデュアルポートメモリ２０へのアクセス方法を、図４のタイミングチャート及び図５のフローチャートを参照しつつ説明する。
図４において、マスタ通信装置３０は、ディジタルデータ領域２０７ＤＩ，２０７ＤＯをアクセスしてディジタルデータを一定周期（例えば１ｍｓ）で更新している。また、一定の更新期間（例えば３ｍｓ）中に、図３におけるチャンネル１（ＣＨ１）及びチャンネル２（ＣＨ２）のアナログデータ領域２０４ＡＩ，２０４ＡＯをアクセスしてアナログデータを一定周期で更新している。

図４のアクセス処理１では、マスタ通信装置３０によるアナログデータ領域へのアクセスが行われていない期間にユーザインターフェース１０側からコマンド制御領域２０２にコマンド“８０Ｈ”が送られ、その値に“０１Ｈ”（アクセス権取得）が設定されている。この“０１Ｈ”を認識したマスタ通信装置３０はユーザインターフェース１０によるアクセスを許可し、ユーザインターフェース１０は１６ビットデータ領域２０４に対するアクセス権を取得して（図５のステップＳ１）、図３におけるアナログデータ領域２０４ＡＩ，２０４ＡＯにアクセスする。従って、ユーザインターフェース１０は、アナログデータ領域２０４ＡＩ，２０４ＡＯに対してデータの読み出し、書き込みを行うことができる（ステップＳ２）。

その後、データの読み出し、書き込みを終えてアクセスが完了したら（ステップＳ３ Ｙｅｓ）、ユーザインターフェース１０側からコマンド制御領域２０２にコマンド“８０Ｈ”が送られ、その値に“００Ｈ”（アクセス権放棄）が設定される（ステップＳ４）。
マスタ通信装置３０がこの“００Ｈ”を認識することにより、以後は、マスタ通信装置３０によるアナログデータ領域へのアクセスが可能な状態となる。
なお、ユーザインターフェース１０からのアナログデータ領域へのアクセス中は、図４に「×」印で示すように、マスタ通信装置３０による同一のアナログデータ領域へのアクセス（データの更新）は禁止される。

また、図４のアクセス処理２では、マスタ通信装置３０によるアナログデータ領域へのアクセスが行われている期間に、ユーザインターフェース１０側からコマンド制御領域２０２にコマンド“８０Ｈ”が送られ、その値に“０１Ｈ”（アクセス権取得）が設定されている。しかし、“０１Ｈ”が設定された時点ではマスタ通信装置３０がアナログデータ領域にアクセス中であるため、コマンド“８０Ｈ”に対するマスタ通信装置３０からの応答が待たされ、コマンド“８０Ｈ”の実行時間が長くなる。この間、デュアルポートメモリ２０からユーザインターフェース１０にＢＵＳＹ（ｗａｉｔ）信号を返信すると共に、コマンド“８０Ｈ”に対するマスタ通信装置３０からの応答が返されるとアクセス権の取得が完了し、ユーザインターフェース１０からアナログデータ領域へのアクセスが可能になる。
その後、ユーザインターフェース１０は、コマンド“８０Ｈ”によって“００Ｈ”（アクセス権放棄）が設定されるまで、アナログデータ領域２０４ＡＩ，２０４ＡＯに対するデータの読み出し、書き込みを行うことができる。

以上の説明は、図３の１６ビットデータ領域２０４におけるチャンネル１（ＣＨ１）及びチャンネル２（ＣＨ２）の各アナログデータ領域２０４ＡＩ，２０４ＡＯに対するアクセス方法である。

このように本実施形態によれば、マスタ通信装置３０によるディジタルデータの高速な更新処理を損なうことなく、ユーザインターフェース１０から所望のタイミングでデュアルポートメモリ２０のアナログデータ領域へアクセスすることができる。また、デュアルポートメモリ２０内の同一のアナログデータ領域に対してマスタ通信装置３０及びユーザインターフェース１０からのアクセスが競合することがないため、バンク切り替え方式を用いる必要がなくなり、小容量のデュアルポートメモリ２０を使用可能としてシステム全体のコストを低減することができる。
更に、マスタ通信装置３０によるアナログデータ領域へのアクセスが完全に終了してからユーザインターフェース１０からのアクセスを許可する方式であるから、マスタ通信装置３０とユーザインターフェース１０とがデュアルポートメモリ２０を介して書き込み／読み出しを行うデータの同一性も保証される。

１０：ユーザインターフェース
２０：デュアルポートメモリ
３０：マスタ通信装置
４０：通信ケーブル
５０：電源ユニット
６０：スレーブ通信装置
２０１，２０６：占有領域
２０２：コマンド制御領域
２０３，２０５：予約領域
２０４：１６ビットデータ領域
２０４ＡＩ：アナログ入力データ領域
２０４ＡＯ：アナログ出力データ領域
２０７：８ビットデータ領域
２０７ＤＩ，２０７ＤＯ：ディジタルデータ領域

Claims (2)

1. ディジタルデータ領域とアナログデータ領域とを備えたデュアルポートメモリのアクセス方法であって、前記ディジタルデータ領域に、第１の通信装置が一定周期でアクセスしてディジタルデータを更新可能としたデュアルポートメモリのアクセス方法において、
   第２の通信装置から前記デュアルポートメモリにアクセス権取得のコマンドを設定した際に第１の通信装置がアクセスしていない限り、第１の通信装置によって第２の通信装置による前記アナログデータ領域へのアクセスを許可すると共に、第２の通信装置から前記デュアルポートメモリにアクセス権放棄のコマンドを設定した後に第１の通信装置による前記アナログデータ領域へのアクセスを可能にしたことを特徴とするデュアルポートメモリのアクセス方法。
2. ディジタルデータ領域とアナログデータ領域とを備えたデュアルポートメモリのアクセス制御装置であって、前記ディジタルデータ領域に、第１の通信装置が一定周期でアクセスしてディジタルデータを更新可能としたデュアルポートメモリのアクセス制御装置において、
   第２の通信装置から前記デュアルポートメモリのアクセス権制御領域にアクセス権取得のコマンドを設定する手段と、
   前記アクセス権取得のコマンドが設定されている時に、第１の通信装置がアクセスしていない限り第２の通信装置による前記アナログデータ領域へのアクセスを許可する手段と、
   第２の通信装置により前記アナログデータ領域にアクセスする手段と、
   第２の通信装置から前記デュアルポートメモリのアクセス権制御領域にアクセス権放棄のコマンドを設定する手段と、
   前記アクセス権放棄のコマンドが設定されている時に、第１の通信装置により前記アナログデータ領域にアクセスする手段と、
   を備えたことを特徴とするデュアルポートメモリのアクセス制御装置。

Images