JPH0773137A - 多レベル・バス・アービトレーションのための方法、アダプタおよびシステム - Google Patents

多レベル・バス・アービトレーションのための方法、アダプタおよびシステム

Info

Publication number
JPH0773137A
JPH0773137A JP5204368A JP20436893A JPH0773137A JP H0773137 A JPH0773137 A JP H0773137A JP 5204368 A JP5204368 A JP 5204368A JP 20436893 A JP20436893 A JP 20436893A JP H0773137 A JPH0773137 A JP H0773137A
Authority
JP
Japan
Prior art keywords
arbitration
bus
level
state machine
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5204368A
Other languages
English (en)
Other versions
JP2613005B2 (ja
Inventor
Sr Thomas G Krappweis
トーマス・ジー・クラッピース、シニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0773137A publication Critical patent/JPH0773137A/ja
Application granted granted Critical
Publication of JP2613005B2 publication Critical patent/JP2613005B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 通信バスにつながれた装置に対して２以上の
レベルのアービトレーション優先度間で切り替えを行う
ためのプログラム可能なアダプタを提供する。 【構成】 アダプタは、初期プログラム・ロード時に外
部アービトレーション値でプログラムされる。アダプタ
内のアービトレーション・レベルをアービトレーション
用に使用するか装置の内部アービトレーション・レベル
を使用するかを制御ビットで選択する。外部アービトレ
ーション・レベルをバスの競合に使用する場合、アダプ
タの状態マシンがアービトレーションの結果に応じて装
置が勝ったか負けたかを知らせるべく装置へ信号を送
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】
【０００２】本発明は通信バス上のアービトレーション
に係り、さらに具体的には多レベル・バス・アービトレ
ーションを行うための方法および装置に係る。
【従来の技術】
【０００３】コンピュータは屡々ローカル・エリア・ネ
ットワーク（ＬＡＮ）または広域ネットワーク（ＷＡ
Ｎ）を構成するようにネットワークを介して相互に接続
される。このネットワークを用いれば、コンピュータと
周辺装置とは相互に通信しあうことが可能である。一時
に一台の装置のみがネットワークにアクセスすることが
出来る。マイクロ・チャンネル（Ｍｉｃｒｏ Ｃｈａｎ
ｎｅｌーＩＢＭ社の商標）アーキテクチャ（ＭＣＡ）
は、ＰＳ／２やＲＳ６０００ファミリーのコンピュータ
に使用されているＩＢＭ社の所有するバックプレーン通
信プロトコルであり、これにより入出力アダプターがホ
スト・プロセッサまたは他のＩ／Ｏアダプタと通信でき
る。マイクロ・チャンネルアーキテクチャに使用されて
いるアービトレーションの機構によると、一時に１６台
までのアダプタがバスに競合することが許される。
【０００４】マイクロ・チャンネル・アーキテクチャ・
バス上での通信を可能とするための数種のマイクロ・チ
ャンネル・インターフェース・チップがＩＢＭ社及び他
社により開発されている。この制御チップは、Ｉ／Ｏア
ダプターがＭＣＡデータ・トランザクションに関与する
のを許可するに必要な制御とインターフェース論理を提
供する。
【０００５】ＭＣＡプロトコールの一部分として、Ｉ／
Ｏアダプタはマイクロ・チャンネル・バスをアービトレ
ションしなければならない。マイクロ・チャンネル・ア
ービトレーションで行われているアービトレーションの
機構は、一時に、アダプタがバスと競合するのに使用す
るただ１つのアービトレーション値を割り当てるもので
ある。もしアダプタがアービトレーション優先度を上げ
たり下げたりすべくそのアービトレーション値を変更し
たいと欲する場合、アダプタは、ホスト・プロセッサに
中断をかけて変更を要請しなければならない。この場
合、ホスト・プロセッサは、アダプタのアービトレーシ
ョン・レベルの割り当て変更を行う。高優先度と低優先
度の両者のアプリケーションを実行するアダプタに対し
ては、マイクロ・チャンネル・バスに対してアービトレ
ーションを行う場合多アービトレーション・レベル間の
選択が不可能であるために重要な性能上のペナルティが
起こる。
【０００６】マイクロ・チャンネル・プロトコールをサ
ポートする数多くのＭＣＡインタフェース・チップがこ
れまでにＩＢＭ社の内外で開発されているが、いずれ
も、通信バスと競合するときにアービトレーション・レ
ベル間の選択を可能にするものではない。
【発明が解決しようとする課題】
【０００７】従って、本発明の目的は、マイクロ・チャ
ンネル・アーキテクチャに対して２以上のレベルのアー
ビトレーション優先度を与えることにある。
【０００８】本発明の他の目的は、アービトレーション
・レベルを変えるための時間遅れを生じることなく２以
上のレベルの優先度間で切り替えを行うことにある。
【０００９】本発明のさらに他の目的は、ホスト・コン
ピュータの介在なしに複数のアービトレーション・レベ
ルを与えることにある。
【課題を解決するための手段】
【００１０】本発明は、マイクロ・チャンネル・アーキ
テクチャにつながれた装置に対して、ホストの介入なし
に優先度の切り替えを可能にするプログラム可能なアダ
プタ・カードに関する。内部アービトレーション・レベ
ルとして言及される１つのアービトレーション・レベル
がマイクロ・チャンネル・インターフェイス・チップ
（ＭＩＣ）内に貯蔵される。これは、ＭＩＣがバスをア
ービトレーションするのに使用する通常のアービトレー
ション・レベルであり、初期プログラム・ロード時にア
ービトレーションを割り当てるセットアップ・サイクル
中にＭＩＣ内にロードされる。他のアービトレーション
・レベルがアダプタにダウンロードされ，ＭＩＣチップ
外のレジスタでアダプタ内に貯蔵される。このアービト
レーション・レベルは外部アービトレーション・レベル
として言及される。２つのアービトレーション・レベル
間の選択のために１つの制御ビットが使用される。
【００１１】アービトレーション・サイクル中で内部モ
ードが選択されると、内部アービトレーション・レベル
が２ー１マルチプレクサを介してマイクロ・チャンネル
のアービトレーション・バスへ送られる。マイクロ・チ
ャンネルのアービトレーション信号は次いでＭＩＣチッ
プへ戻され、そこで内部状態マシンがＭＣＡアービトレ
ーション・アルゴリズムを実行する。このモードでは、
外部アービトレーション論理はＭＩＣに対してトランス
パレントである。
【００１２】アービトレーション・サイクル中に外部モ
ードが選択されると、外部アービトレーション・レベル
が２ー１マルチプレクサの他方の側を通過しマイクロ・
チャンネル・アービトレーション・バスへ送られる。内
部モードの場合と違ってマイクロ・チャンネル・アービ
トレーション信号は外部状態マシンに戻され、該マシン
はこれをＭＩＣへ送り戻すのではなくＭＣＡアービトレ
ーション・アルゴリズムを実行する。
【００１３】ＭＩＣは外部アービトレーション論理を知
らないので、ＭＩＣは騙されて外部状態マシンのアービ
トレーションの結果によってアービトレーションでの勝
ち負けを信じ込む他ない。もし外部状態マシンがアービ
トレーションに勝ったと判定すると、全"１"信号がＭＩ
Ｃに戻され、ＭＩＣを騙してたとえ外部アービトレーシ
ョン値が使われていたとしてもＭＩＣ自身の内部アービ
トレーション・レベルでバスに勝ったと思わせる。外部
状態マシンが負けた場合、全"０"信号がＭＩＣに戻さ
れ，ＭＩＣは騙されてアービトレーションに勝ったと思
いこむ。
【００１４】この方法はマルチプレクサの数を増やすこ
とによって任意の数の外部アービトレーション・レベル
を含むように拡張することが出来る。この方法はまた通
信バスを競合する同様なアービトレーション方式を用い
るマイクロ・チャンネル・アービトレーション以外のア
プリケーションにも使用することが出来る。
【実施例】
【００１５】本発明の多レベル・アービトレーション方
式を実行するためのアダプタが図１に示される。マイク
ロ・チャンネル・インターフェース・チップ１０は状態
マシン１２と内部アービトレーション・レベル１４を含
む。マイクロ・チャンネル・インターフェース・チップ
１０はローカル・データ・バス１８を介してローカル・
データ貯蔵装置とやり取りしし、同じくローカル・プロ
セッサ・バス２２を介してローカル・プロセッサ貯蔵装
置とやり取りする。ホスト・マイクロプロセッサ２４は
システムの動作を制御し信号線２２を介してローカル・
メモリ・コントローラ２６とやり取りする。内部アービ
トレーション値が選択されたか外部アービトレーション
が選択されたかを示すフラグを立てるために１ビット・
レジスタをセットすべく書き込み動作が信号線２２を介
して行われる。この１ビット信号の状態は、線３０へ送
られ２個の２ー１マルチプレクサ３２及び３４を制御す
る。外部アービトレーション・レベル値をレジスタ３６
にセットするための書き込み動作も信号線２２を介して
行われる。外部アービトレーション・レベルは、信号線
３８を介して外部状態マシンへの入力として与えられ
る。
【００１６】外部アービトレーション状態マシンは、外
部アービトレーション・レベルが選択されたときにバス
と競合するのに使用される。状態マシン４０はＭＩＣ
１２に含まれている状態マシンと極めて類似しており、
付加機能として、ＭＩＣインターフェース・チップを騙
してアービトレーション競争に勝ったまたは負けたと思
わせるための全"０"または全"１"の４ビット信号を送る
機能がある。
【００１７】動作に際して、内部アービトレーション値
が選択されると、マイクロ・チャンネルアービトレーシ
ョン信号がマイクロ・チャンネル・インターフェース・
チップ１０内の状態マシン１２に入力される。チップ１
０はレジスタ１４に貯蔵された内部アービトレーション
・レベルを使用する。状態マシンはそのアービトレーシ
ョン値を線４２へ送り、２ー１マルチプレクサ３２を介
してＭＣＡバスへ送る。その結果線４４上に生じる信号
は、マルチプレクサ３４を介して線２８上の状態マシン
１２へ戻される。
【００１８】外部アービトレーションが選択されると、
アービトレーション状態マシン４０がそのアービトレー
ション値を線４６上のレジスタ３６からマルチプレクサ
３２へ送る。そこからアービトレーション値はＭＣＡバ
ス４４上に送られる。状態マシン４０はマイクロ・チャ
ンネル・アービトレーション・バス４４から直接この値
を受け取り、これをレジスタ３６にセットされた外部ア
ービトレーション値と比較し、自己が勝者であるか否か
を判定する。一方、アービトレーション状態マシンの結
果は、バス４８を介して２ー１マルチプレクサ３４へ送
られ、マイクロ・チャンネル・インターフェース・チッ
プ１０を騙してこれがアービトレーション状態マシン４
０からの結果によってアービトレーションに勝ったまた
は負けたと思いこませるようにする。
【００１９】多レベルアービトレーション・アダプタの
実際の動作の詳細を図２に示す。図２で、アービトレー
ション優先度レベルは、信号３０により選択されている
内部値または外部値に応じて２ー１マルチプレクサ３２
によりＭＩＣ １０または状態マシン４０から受け取ら
れる。ＭＣＡアービトレーション・バス４４上の信号の
結果はＭＩＣ １０または外部状態マシン４０へ帰還さ
れる。
【００２０】状態マシンはインバータとＯＲゲートより
なり、これらはＡＮＤ結合されて、マイクロ・チャンネ
ルアービトレーションで使用される組み合わせ論理アー
ビトレーション方式を構成する。レジスタ３６と同一で
あるレジスタ６２は外部状態マシンのアービトレーショ
ン値として用いられる４つの入力ビットを有する。２ー
１マルチプレクサ３４では、３状態ドライバ６５ー６８
が集積回路６９と共に用いられて２ー１マルチプレクサ
を構成している。図１及び図２の多レベルアービトレー
ションアダプタの動作はアービトレーション競合の勝者
を判定するために標準のマイクロ・チャンネル・アーキ
テクチャを使用している。マイクロ・チャンネル・アー
キテクチャは１９８９年１１月に出版されたマイクロ・
チャンネル・アービトレーションに準じた中央アービト
レータ制御ポイントを使用している。中央アービトレー
タ制御ポイントは低レベルに駆動することによりアービ
トレーション・サイクルを開始させる。
【００２１】要求元のローカル・アービトレータは次い
でその４ビットアービトレーション値をアービトレーシ
ョン・バス上に追い出す。ローカル・アービタがアービ
トレーション・バス上により高位の有効ビットを発見す
ると、アービタはより低位の有効ビットをアービトレー
ション・バス上へ送り出すことを中止する。最低アービ
トレーション・レベル即ち最高優先度を駆動しているロ
ーカル・アービタは、これによりアービトレーション競
合中にチャンネルの制御に勝つ。チャンネルの使用を要
求しているすべての参加者は、すべての競合する参加者
が誰が勝者であるかを認識することが出来るようにする
組み合わせ論理を用いている。競合するローカル・アー
ビタはそのアービトレーション・レベルをアービトレー
ション・バスに送り出し、次いでそのアービトレーショ
ン・レベルをアービトレーション・バス上に現れる値と
最高位ビットから１ビットづつ比較する。競合するロー
カル・アービタがそのビットの１つに不一致を見つける
と、それより低位の有効アービトレーション値ビットの
駆動を直ちに停止する。ローカル・アービタはそのビッ
ト値を不一致ビットと比較する。
【００２２】ローカル・アービタがより高位の優先度
（より低い値）を有する場合、ローカル・アービタは不
一致ビットに勝ち次の高位のビットとの比較を続ける。
ローカル・アービタがより低位の優先度（より高い値）
を有する場合、これはビットの比較を中止し、全"１"信
号をＭＣＡバスに送る。本アービトレーション方式の例
を表１に示す。表１の例１では、条件は内部アービトレ
ーション・レベルとのアービトレーションであり、他の
１つの装置が内部アービトレーション・レベルより低い
優先度でマイクロ・チャンネル上で競合している。この
場合、内部ＭＩＣアービトレーション・レベルは"００
１１"である。外部ＭＩＣアービトレーション・レベル
は該当しない。他のユーザは優先度レベル６（０１１
０）を有する。アービトレーション・サイクルの終わり
でＭＩＣに送り戻されるアービトレーション値は３であ
る。ビットは左側の最高位ビットからビット単位で比較
されるので、最初の有効ビットを見ただけでは判定は出
来ない。２番目の有効ビットでは、内部ＭＩＣアービト
レーション・レベルとユーザ優先度の間には相違がある
ので、２つのレベルのドットＯＲにより"０"が発生し、
これがマイクロ・チャンネル上の値として出ていく。
【００２３】
【表１】 例１ 条件:（１）内部アービトレーション・レベルとアービ
トレーション （２）他の１つのデバイスが内部アービトレーション・
レベルより低い優先 度でマイクロチャンネル
上で競合している 例２ （１）外部アービトレーション・レベルとアービ
トレーション （２）他の１つのデバイスが外部アービトレーション・
レベルより低い優先度でマイクロチャンネル上で競合し
ている 例３ （１）外部アービトレーション・レベルとアービ
トレーション （２）他の１つのデバイスが外部アービトレーション・
レベルより高い優先度でマイクロチャンネル上で競合し
ている
【００２４】第２の例では、アービトレーション・レベ
ルは外部アービトレーション・レベルであり、マイクロ
・チャンネルを争っている他の装置は外部アービトレー
ション・レベルより低い優先度を有している。内部ＭＩ
Ｃアービトレーション・レベルは該当せず、外部ＭＩＣ
レベル"０００１"が他の競合しているユーザの優先度"
０１１０"と比較される。外部ＭＩＣレベルがアービト
レーションに勝ち、全"０"のアービトレーション値がＭ
ＩＣ １０へ送られ、アービトレーションに勝ったこと
が示される。
【００２５】第３の例では、再び外部アービトレーショ
ン・レベルとアービトレーションがなされマイクロ・チ
ャンネル上で競合する他の装置は外部アービトレーショ
ン・レベルより高い優先度を有している。最高位ビット
を状態マシン４０の組み合わせ論理で比較すると、他の
競合する装置の勝ちが判定される。全"０"の４ビットア
ービトレーション値がＭＩＣへ送り戻され、アービトレ
ーションに負けたこと及びバスに対してＭＩＣ １０が
持っているすべての権利を放棄することが示される。
【００２６】本発明の方法及び装置はマルチプレクサの
数を増やすことのよって、任意の数の外部アービトレー
ション・レベルを含ませるように拡張できる。４ー１ま
たは８ー１マルチプレクサを使用することによって、４
または８アービトレーション・レベルが得られる。
【００２７】以上マイクロ・チャンネルアーキテクチャ
について説明したが、本方式は同一または類似の方式を
用いた他の任意のアプリケーションに使用できる。
【００２８】
【発明の効果】本発明によれば、マイクロ・チャンネル
・アーキテクチャに対して２以上のレベルのアービトレ
ーション優先度を、アービトレーション・レベルを変え
るための時間遅れを生じることなく、またホスト・コン
ピュータの介在なしに与えることが出来る。
【図面の簡単な説明】
【図１】本発明の多レベル・アービトレーション・プロ
トコールを実施するブロック図。
【図２】本発明による多レベル・アービトレーション方
式のための回路図。
【図３】本発明を用いたアービトレーションの３つの異
なる例を示す図。
【符号の説明】
１０ マイクロチャンネル・インターフェース・チップ １２ 内部アービトレーション状態マシン １４ 内部アービトレーション・レジスタ １６ ローカル・データ貯蔵装置 １８ ローカル・データ・バス ２０ ローカル・プロセッサ貯蔵装置 ２２ ローカル・プロセッサ・バス ２４ マイクロプロセッサ ２６ ローカル・メモリ制御装置 ２８ アービトレーション入力信号 ３２ ２ー１マルチプレクサ ３４ ２ー１マルチプレクサ ３６ 外部アービトレーション・レジスタ ４０ 外部アービトレーション状態マシン ４２ アービトレーション出力信号 ４４ マイクロチャンネル・アービトレーション信号
【手続補正書】
【提出日】平成５年１２月６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】
【表１】 例１ 条件:（１）内部アービトレーション・レベルとアービ
トレーション （２）他の１つのデバイスが内部アービトレーション・
レベルより低い優先度でマイクロチャンネル上で競合し
ている 例２ （１）外部アービトレーション・レベルとアービ
トレーション （２）他の１つのデバイスが外部アービトレーション・
レベルより低い優先度でマイクロチャンネル上で競合し
ている 例３ （１）外部アービトレーション・レベルとアービ
トレーション （２）他の１つのデバイスが外部アービトレーション・
レベルより高い優先度でマイクロチャンネル上で競合し
ている
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】削除

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】通信バスにつながれた装置の優先度を複数
    のアービトレーション・レベル間で切り替える方法にお
    いて、 複数のアービトレーション・レベルの１つを選択し、 通信バス競合を行い、 通信バスアービトレーション競合の結果を示す信号を上
    記装置に送る、ステップよりなる方法。
  2. 【請求項２】 通信バスにつながれた装置に対して多レ
    ベル優先度のアービトレーションを行うためのアダプタ
    において、 複数のアービトレーション・レベルの１つを選択する手
    段と、 バス・アービトレーション競合を行う手段と、 通信バス・アービトレーション競合の結果を上記装置に
    示す手段と、よりなるアダプタ。
  3. 【請求項３】 通信ネットワークにつながれた装置に対
    して多レベル・アービトレーションを行うためのシステ
    ムにおいて、 上記ネットワークにつながれた上記装置に対するアービ
    トレーション値を選択するホスト・プロセッサと、 ネットワーク・アービトレーション優先度競合を行う手
    段と、 優先度競合の結果を上記装置に示す手段と、よりなるシ
    ステム。
JP5204368A 1992-10-28 1993-08-19 デバイスのアービトレーション優先レベルを切り換える方法並びに多優先レベルのアービトレーションを行うためのアダプタ及びシステム Expired - Lifetime JP2613005B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/967,882 US5404538A (en) 1992-10-28 1992-10-28 Method and apparatus for multilevel bus arbitration
US07/967882 1992-10-28

Publications (2)

Publication Number Publication Date
JPH0773137A true JPH0773137A (ja) 1995-03-17
JP2613005B2 JP2613005B2 (ja) 1997-05-21

Family

ID=25513455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5204368A Expired - Lifetime JP2613005B2 (ja) 1992-10-28 1993-08-19 デバイスのアービトレーション優先レベルを切り換える方法並びに多優先レベルのアービトレーションを行うためのアダプタ及びシステム

Country Status (2)

Country Link
US (1) US5404538A (ja)
JP (1) JP2613005B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531903B2 (ja) * 1992-06-22 1996-09-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュ―タ・システムおよびシステム拡張装置
JPH07105175A (ja) * 1993-10-08 1995-04-21 Nec Corp マイクロコンピュータ
US5943507A (en) * 1994-12-22 1999-08-24 Texas Instruments Incorporated Interrupt routing circuits, systems and methods
KR0155269B1 (ko) * 1995-01-16 1998-11-16 김광호 버스 중재방법 및 그 장치
US5805838A (en) * 1996-05-31 1998-09-08 Sun Microsystems, Inc. Fast arbiter with decision storage
US5805835A (en) 1996-07-15 1998-09-08 Micron Electronics, Inc. Parallel architecture computer system and method
US6094435A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. System and method for a quality of service in a multi-layer network element
US6044418A (en) * 1997-06-30 2000-03-28 Sun Microsystems, Inc. Method and apparatus for dynamically resizing queues utilizing programmable partition pointers
US6049528A (en) * 1997-06-30 2000-04-11 Sun Microsystems, Inc. Trunking ethernet-compatible networks
US6128666A (en) * 1997-06-30 2000-10-03 Sun Microsystems, Inc. Distributed VLAN mechanism for packet field replacement in a multi-layered switched network element using a control field/signal for indicating modification of a packet with a database search engine
US6021132A (en) * 1997-06-30 2000-02-01 Sun Microsystems, Inc. Shared memory management in a switched network element
US6119196A (en) * 1997-06-30 2000-09-12 Sun Microsystems, Inc. System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates
US6246680B1 (en) 1997-06-30 2001-06-12 Sun Microsystems, Inc. Highly integrated multi-layer switch element architecture
US6016310A (en) * 1997-06-30 2000-01-18 Sun Microsystems, Inc. Trunking support in a high performance network device
US6052738A (en) * 1997-06-30 2000-04-18 Sun Microsystems, Inc. Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory
US6081522A (en) * 1997-06-30 2000-06-27 Sun Microsystems, Inc. System and method for a multi-layer network element
US6044087A (en) * 1997-06-30 2000-03-28 Sun Microsystems, Inc. Interface for a highly integrated ethernet network element
US6088356A (en) * 1997-06-30 2000-07-11 Sun Microsystems, Inc. System and method for a multi-layer network element
US6081512A (en) * 1997-06-30 2000-06-27 Sun Microsystems, Inc. Spanning tree support in a high performance network device
US6112316A (en) * 1997-12-03 2000-08-29 Micron Electronics, Inc. System for use of bus parking states to communicate diagnostic information
US6092219A (en) * 1997-12-03 2000-07-18 Micron Technology, Inc. Method for use of bus parking states to communicate diagnostic information
US6996656B2 (en) * 2002-10-31 2006-02-07 Src Computers, Inc. System and method for providing an arbitrated memory bus in a hybrid computing system
US6356548B1 (en) 1998-06-29 2002-03-12 Cisco Technology, Inc. Pooled receive and transmit queues to access a shared bus in a multi-port switch asic
US6323755B1 (en) 1998-08-19 2001-11-27 International Business Machines Corporation Dynamic bus locking in a cross bar switch
US6275890B1 (en) 1998-08-19 2001-08-14 International Business Machines Corporation Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration
WO2000028518A2 (en) * 1998-11-09 2000-05-18 Broadcom Corporation Graphics display system
FI122301B (fi) * 2006-08-25 2011-11-30 Atomia Oy Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi
US20080244131A1 (en) * 2007-03-26 2008-10-02 Atmel Corporation Architecture for configurable bus arbitration in multibus systems with customizable master and slave circuits
US10635619B2 (en) 2016-10-12 2020-04-28 Cirrus Logic, Inc. Encoding for multi-device synchronization of devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04178754A (ja) * 1990-11-13 1992-06-25 Nec Corp 分散アービトレーション装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0044765B1 (fr) * 1980-07-08 1985-06-05 Thomson-Csf Telephone Procédé d'arbitration de plusieurs sous-ensembles et dispositif d'arbritation pour sa mise en oeuvre
JPS61267136A (ja) * 1985-05-22 1986-11-26 Toshiba Corp 情報処理システムにおける割込方式
US4991085A (en) * 1988-04-13 1991-02-05 Chips And Technologies, Inc. Personal computer bus interface chip with multi-function address relocation pins

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04178754A (ja) * 1990-11-13 1992-06-25 Nec Corp 分散アービトレーション装置

Also Published As

Publication number Publication date
US5404538A (en) 1995-04-04
JP2613005B2 (ja) 1997-05-21

Similar Documents

Publication Publication Date Title
JPH0773137A (ja) 多レベル・バス・アービトレーションのための方法、アダプタおよびシステム
US5996037A (en) System and method for arbitrating multi-function access to a system bus
US5546548A (en) Arbiter and arbitration process for a dynamic and flexible prioritization
US4969120A (en) Data processing system for time shared access to a time slotted bus
US4130864A (en) Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
US5884051A (en) System, methods and computer program products for flexibly controlling bus access based on fixed and dynamic priorities
US5301283A (en) Dynamic arbitration for system bus control in multiprocessor data processing system
EP0867814B1 (en) System and method for controlling a bus
KR100899951B1 (ko) 캐시 메모리 버스트 싸이클 동안 버스 중재를 제어하는시스템 및 방법
KR20010029970A (ko) 가변 우선순위와 공정성을 사용하는 개선된 버스 중재자
US6012116A (en) Apparatus and method for controlling data, address, and enable buses within a microprocessor
JP2574976B2 (ja) 中央アービタをスレーブアービタに変換する方法およびシステム
US5317696A (en) Bus arbitration scheme
US4896266A (en) Bus activity sequence controller
JP2002312309A (ja) 調停回路及び調停方法
US5450591A (en) Channel selection arbitration
US6889283B2 (en) Method and system to promote arbitration priority in a buffer queue
US5933648A (en) Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input
US5557756A (en) Chained arbitration
JPS59148952A (ja) 優先順位回路
KR20090128851A (ko) 버스 중재 방법 및 장치
US6167478A (en) Pipelined arbitration system and method
US20050038974A1 (en) Group write slave and a method for using same
US5799160A (en) Circuit and method for controlling bus arbitration
EP0618536B1 (en) Interrupt arrangement