JPH02146660A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02146660A JPH02146660A JP30158888A JP30158888A JPH02146660A JP H02146660 A JPH02146660 A JP H02146660A JP 30158888 A JP30158888 A JP 30158888A JP 30158888 A JP30158888 A JP 30158888A JP H02146660 A JPH02146660 A JP H02146660A
- Authority
- JP
- Japan
- Prior art keywords
- request
- bus
- requests
- buses
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000010365 information processing Effects 0.000 claims description 12
- 240000002853 Nelumbo nucifera Species 0.000 description 6
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 6
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のバスが接続される情報処理装置に関し、
特に複数のハスからの要求を処理する場合の動作に関す
る。
特に複数のハスからの要求を処理する場合の動作に関す
る。
従来、情報処理装置は複数のハスからの要求を処理する
場合、１つのハスからの要求を処理したあと応答を返し
、要求をだしたバスが応答を受は取って要求を収り下け
るまで、他のハスからの要求を処理することかできない
。
場合、１つのハスからの要求を処理したあと応答を返し
、要求をだしたバスが応答を受は取って要求を収り下け
るまで、他のハスからの要求を処理することかできない
。
子連したように従来の情報処理装置は、複数のバスから
の要求がある場合に１つの要求を処理した後その要求か
取りさけられるまて他の要求を処理することかできない
ので、装置の使用率が下がりシステムとしての性能か低
下するという欠点かある。
の要求がある場合に１つの要求を処理した後その要求か
取りさけられるまて他の要求を処理することかできない
ので、装置の使用率が下がりシステムとしての性能か低
下するという欠点かある。
本発明の情報処理装置は、複数のバスからの要求を処理
する情報処理装置において、前記複数のバスと前記情報
処理装置を接続するデータ保持手段と、前記情報処理装
置から出力される応答を保持する応答保持手段と、前記
複数のバスからの要求に応じて内部処理を決定する調停
回路と、前記調停回路の出力によって内部処理を制御す
る制御回路とを有し、前記複数のバスの中の１つのバス
からの要求を処理した結果を前記データ保持手段及び応
答保持手段に格納し、要求をなしたバスが応答を認識し
要求を取りさげるのを待たすに他のバスからの要求を処
理するようにして構成される。
する情報処理装置において、前記複数のバスと前記情報
処理装置を接続するデータ保持手段と、前記情報処理装
置から出力される応答を保持する応答保持手段と、前記
複数のバスからの要求に応じて内部処理を決定する調停
回路と、前記調停回路の出力によって内部処理を制御す
る制御回路とを有し、前記複数のバスの中の１つのバス
からの要求を処理した結果を前記データ保持手段及び応
答保持手段に格納し、要求をなしたバスが応答を認識し
要求を取りさげるのを待たすに他のバスからの要求を処
理するようにして構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。同図に
おいてバス１及びバス３は情報処理装置１０に対して処
理を要求するバスである。データレジスタ２はバス１か
らの要求に対する処理結果を格納するレジスタであり、
データレジスタ４はバス３からの要求に対する処理結果
を格納するレジスタである。応答レジスタ５はハス１の
要求に対する応答を格納するレジスタであり、応答レジ
スタ６はハス３の要求に対する応答を格納するレジスタ
である。内部バス７は内部処理において使用するデータ
バスであり、調停回路８はバス１及びバス３のとちらの
要求を処理するかを決定し、制御回路９は調停回路８の
決定に従って内部処理を実行する。内部処理の実行には
データレジスタ２．データレジスタ４．応答レジスタ５
．応答レジスタ６の制御も含まれる。
おいてバス１及びバス３は情報処理装置１０に対して処
理を要求するバスである。データレジスタ２はバス１か
らの要求に対する処理結果を格納するレジスタであり、
データレジスタ４はバス３からの要求に対する処理結果
を格納するレジスタである。応答レジスタ５はハス１の
要求に対する応答を格納するレジスタであり、応答レジ
スタ６はハス３の要求に対する応答を格納するレジスタ
である。内部バス７は内部処理において使用するデータ
バスであり、調停回路８はバス１及びバス３のとちらの
要求を処理するかを決定し、制御回路９は調停回路８の
決定に従って内部処理を実行する。内部処理の実行には
データレジスタ２．データレジスタ４．応答レジスタ５
．応答レジスタ６の制御も含まれる。
ハス１とバス３の両方から処理要求があると、調停回路
８は調停を行い、どちらの要求を処理するかを決定する
（ここてはバス１の要求を優先さぜることとする。）。
８は調停を行い、どちらの要求を処理するかを決定する
（ここてはバス１の要求を優先さぜることとする。）。
それに従い制御回路９は内部処理を行い、結果及び応答
を例えばデータレジスタ２及び応答レジスタ５に格納す
る。
を例えばデータレジスタ２及び応答レジスタ５に格納す
る。
格納後、調停回路８はバス］−からの要求を内部的に取
り下け、バス３からの要求を受けつける。
り下け、バス３からの要求を受けつける。
制御回路９はそれに従ってハス３からの要求による処理
を開始する。データレジスタ２及び応答レジスタ５はハ
ス］からの要求か取り下げられるまて保持される。
を開始する。データレジスタ２及び応答レジスタ５はハ
ス］からの要求か取り下げられるまて保持される。
以上説明したように本発明は、複数のハスがらの要求を
連続して処理することにより、システム性能を向上させ
る効果がある６
連続して処理することにより、システム性能を向上させ
る効果がある６
第１図は本発明の一実施例のブロック図である。
１．３・・・バス、２，４・・・データレジスタ、５゜
６・・・応答レジスタ、８・・・調停回路、９・・制御
回路。
６・・・応答レジスタ、８・・・調停回路、９・・制御
回路。
Claims (1)
- 複数のバスからの要求を処理する情報処理装置において
、前記複数のバスと前記情報処理装置を接続するデータ
保持手段と、前記情報処理装置から出力される応答を保
持する応答保持手段と、前記複数のバスからの要求に応
じて内部処理を決定する調停回路と、前記調停回路の出
力によって内部処理を制御する制御回路とを有し、前記
複数のバスの中の１つのバスからの要求を処理した結果
を前記データ保持手段及び応答保持手段に格納し、要求
をだしたバスが応答を認識し要求を取りさげるのを待た
ずに他のバスからの要求を処理することを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30158888A JPH02146660A (ja) | 1988-11-28 | 1988-11-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30158888A JPH02146660A (ja) | 1988-11-28 | 1988-11-28 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146660A true JPH02146660A (ja) | 1990-06-05 |
Family
ID=17898758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30158888A Pending JPH02146660A (ja) | 1988-11-28 | 1988-11-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127063B2 (en) * | 2009-01-20 | 2012-02-28 | Fisher-Rosemount Systems, Inc. | Distributed equipment arbitration in a process control system |
-
1988
- 1988-11-28 JP JP30158888A patent/JPH02146660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127063B2 (en) * | 2009-01-20 | 2012-02-28 | Fisher-Rosemount Systems, Inc. | Distributed equipment arbitration in a process control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619705A (en) | System and method for cascading multiple programmable interrupt controllers utilizing separate bus for broadcasting interrupt request data packet in a multi-processor system | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH02146660A (ja) | 情報処理装置 | |
| JPS6115260A (ja) | デ−タ処理装置 | |
| EP1193607B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| US6085271A (en) | System bus arbitrator for facilitating multiple transactions in a computer system | |
| JPS63223860A (ja) | 複数プロセツサ構成装置 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JP2806771B2 (ja) | バス調停回路 | |
| JPH08278939A (ja) | データ転送方法及びデータ転送装置 | |
| EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPH10214253A (ja) | リクエスト制御回路 | |
| JPS61262850A (ja) | 割込み要求の優先順位決定方式 | |
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JPH02278362A (ja) | データ転送制御方式 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH02224048A (ja) | 情報処理装置 | |
| JPH0434629A (ja) | メモリアクセス制御装置のビジーチェック方式 | |
| JPH03122744A (ja) | コンピュータシステム | |
| JPH0488459A (ja) | 情報処理装置 | |
| JPH0362249A (ja) | データ処理装置 | |
| JPH0950421A (ja) | 共通バスデータ収集方式 | |
| JPS63205753A (ja) | バス制御装置 |