JPH10214253A - リクエスト制御回路 - Google Patents
リクエスト制御回路Info
- Publication number
- JPH10214253A JPH10214253A JP9016600A JP1660097A JPH10214253A JP H10214253 A JPH10214253 A JP H10214253A JP 9016600 A JP9016600 A JP 9016600A JP 1660097 A JP1660097 A JP 1660097A JP H10214253 A JPH10214253 A JP H10214253A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- request
- retry
- circuit
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 障害発生時のリトライ処理を高速に行い、効
率の良いデータ転送を実現する。 【解決手段】 リトライ検出回路３１０は、バス制御信
号ＣＮＴ１０１に応答して、リトライの開始及び終了を
それぞれリトライ信号３１１及びデータ転送終了信号Ｃ
ＥＮＤ３１２によりマスク生成回路３３０に通知する。
バスマスタ検出回路３２０は、バス制御信号ＣＮＴ１０
１及びバス使用許可信号４０１に応答して、バスマスタ
に対応した信号ＢＭ３２１を出力する。マスク生成回路
３３０は、上記バスマスタ以外のリクエスト信号をマス
クするためにマスク信号ＭＫ３３１を出力する。マスク
回路３４０は、マスク信号ＭＫ３３１に基づいて各バス
マスタからのリクエスト信号２０１をマスクし、マスク
後リクエスト信号３０１を出力する。
率の良いデータ転送を実現する。 【解決手段】 リトライ検出回路３１０は、バス制御信
号ＣＮＴ１０１に応答して、リトライの開始及び終了を
それぞれリトライ信号３１１及びデータ転送終了信号Ｃ
ＥＮＤ３１２によりマスク生成回路３３０に通知する。
バスマスタ検出回路３２０は、バス制御信号ＣＮＴ１０
１及びバス使用許可信号４０１に応答して、バスマスタ
に対応した信号ＢＭ３２１を出力する。マスク生成回路
３３０は、上記バスマスタ以外のリクエスト信号をマス
クするためにマスク信号ＭＫ３３１を出力する。マスク
回路３４０は、マスク信号ＭＫ３３１に基づいて各バス
マスタからのリクエスト信号２０１をマスクし、マスク
後リクエスト信号３０１を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、リクエスト制御回
路に関し、特にバス転送に係るリクエストを制御してリ
トライ動作を行うリクエスト制御回路に関する。
路に関し、特にバス転送に係るリクエストを制御してリ
トライ動作を行うリクエスト制御回路に関する。
【０００２】
【従来の技術】従来この種の技術では、バスマスタのバ
ス使用割合が均等になるように各バスマスタからのリク
エストが制御される。
ス使用割合が均等になるように各バスマスタからのリク
エストが制御される。
【０００３】たとえば、特開平２−３２４４６には、一
定時間以上バスを占有しているバスマスタのリクエスト
信号をマスクすることによって障害発生に係るリクエス
トを終了させる技術が記載されている。この従来技術で
は、第１のタイムアウト発生通知から一定時間後にバス
リクエスト信号がインアクティブにならないことを第２
のタイムアウト検出手段で検出する。そして、この第２
のタイムアウトが検出されるとマスク手段によりリクエ
ストをマスクし、アービタ回路への入力をインアクティ
ブにして強制的にアクセスを終了させる。その後、リセ
ットを発行し、初期化を行うことによりリトライを行っ
ている。
定時間以上バスを占有しているバスマスタのリクエスト
信号をマスクすることによって障害発生に係るリクエス
トを終了させる技術が記載されている。この従来技術で
は、第１のタイムアウト発生通知から一定時間後にバス
リクエスト信号がインアクティブにならないことを第２
のタイムアウト検出手段で検出する。そして、この第２
のタイムアウトが検出されるとマスク手段によりリクエ
ストをマスクし、アービタ回路への入力をインアクティ
ブにして強制的にアクセスを終了させる。その後、リセ
ットを発行し、初期化を行うことによりリトライを行っ
ている。
【０００４】
【発明が解決しようとする課題】上述の従来技術では、
障害発生に係るリクエストに対してはその使用許可がさ
れないままタイムアウトとなるため、その後のリトライ
処理の際には再びバスリクエストを発行してバス調停を
行わなければならず、データ転送の完了が遅れてしまう
という問題がある。
障害発生に係るリクエストに対してはその使用許可がさ
れないままタイムアウトとなるため、その後のリトライ
処理の際には再びバスリクエストを発行してバス調停を
行わなければならず、データ転送の完了が遅れてしまう
という問題がある。
【０００５】本発明の目的は、障害発生時のリトライ処
理を高速に行い、効率の良いデータ転送を実現すること
にある。
理を高速に行い、効率の良いデータ転送を実現すること
にある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明のリクエスト制御回路は、バスマスタがリトラ
イ要求を発生すると前記バスマスタに優先的にリトライ
処理をさせる。
に本発明のリクエスト制御回路は、バスマスタがリトラ
イ要求を発生すると前記バスマスタに優先的にリトライ
処理をさせる。
【０００７】また、本発明の他のリクエスト制御回路
は、バスに接続される複数のバスマスタのうちの一つが
リトライ要求を発生した場合、当該バスマスタに前記バ
スの使用権を優先的に与える。
は、バスに接続される複数のバスマスタのうちの一つが
リトライ要求を発生した場合、当該バスマスタに前記バ
スの使用権を優先的に与える。
【０００８】また、本発明の他のリクエスト制御回路
は、複数のバスマスタがバスに接続される情報処理シス
テムにおいて、前記複数のバスマスタのうち、リトライ
要求を発生したバスマスタ以外のバスマスタからのバス
使用要求をマスクする回路を含む。
は、複数のバスマスタがバスに接続される情報処理シス
テムにおいて、前記複数のバスマスタのうち、リトライ
要求を発生したバスマスタ以外のバスマスタからのバス
使用要求をマスクする回路を含む。
【０００９】また、本発明のリクエスト制御回路は、複
数のバスマスタがバスに接続される情報処理システムに
おいて、前記複数のバスマスタが発生するリトライ要求
を検出するリトライ検出回路と、前記リトライ検出回路
により前記リトライ要求が検出された場合、該リトライ
要求を発生したバスマスタ以外のバスマスタからのバス
使用要求信号をマスクするためのマスク信号を生成する
マスク生成回路と、該マスク生成回路により生成された
マスク信号により前記複数のバスマスタからのバス使用
要求信号をマスクするマスク回路とを含む。
数のバスマスタがバスに接続される情報処理システムに
おいて、前記複数のバスマスタが発生するリトライ要求
を検出するリトライ検出回路と、前記リトライ検出回路
により前記リトライ要求が検出された場合、該リトライ
要求を発生したバスマスタ以外のバスマスタからのバス
使用要求信号をマスクするためのマスク信号を生成する
マスク生成回路と、該マスク生成回路により生成された
マスク信号により前記複数のバスマスタからのバス使用
要求信号をマスクするマスク回路とを含む。
【００１０】また、本発明のリクエスト制御回路は、前
記複数のバスマスタのうち、バス使用権が与えられてい
るバスマスタを検出するバスマスタ検出回路をさらに含
み、前記マスク生成回路は前記バスマスタ検出回路によ
り検出された前記バス使用権が与えられているバスマス
タに基づいて前記リトライが検出されたバスマスタを特
定する。
記複数のバスマスタのうち、バス使用権が与えられてい
るバスマスタを検出するバスマスタ検出回路をさらに含
み、前記マスク生成回路は前記バスマスタ検出回路によ
り検出された前記バス使用権が与えられているバスマス
タに基づいて前記リトライが検出されたバスマスタを特
定する。
【００１１】また、本発明の情報処理装置は、バスと、
該バスに接続される複数のバスマスタと、該複数のバス
マスタからのバス使用要求を制御するリクエスト制御回
路と、該リクエスト制御回路により制御された前記バス
使用リクエストを調停するバスアービタとを含む情報処
理装置であって、前記リクエスト制御回路は、前記複数
のバスマスタのうち、リトライ要求を発生したバスマス
タ以外のバスマスタからのバス使用要求をマスクする回
路を含む。
該バスに接続される複数のバスマスタと、該複数のバス
マスタからのバス使用要求を制御するリクエスト制御回
路と、該リクエスト制御回路により制御された前記バス
使用リクエストを調停するバスアービタとを含む情報処
理装置であって、前記リクエスト制御回路は、前記複数
のバスマスタのうち、リトライ要求を発生したバスマス
タ以外のバスマスタからのバス使用要求をマスクする回
路を含む。
【００１２】また、本発明の他の情報処理装置は、バス
と、該バスに接続される複数のバスマスタと、該複数の
バスマスタからのバス使用要求を制御するリクエスト制
御回路と、このリクエスト制御回路により制御されたバ
ス使用要求を調停するバスアービタとを含む情報処理装
置であって、前記リクエスト制御回路は、前記複数のバ
スマスタが発生するリトライ要求を検出するリトライ検
出回路と、前記リトライ検出回路により前記リトライ要
求が検出された場合、該リトライ要求を発生したバスマ
スタ以外のバスマスタからのバス使用要求信号をマスク
するマスク信号を生成するマスク生成回路と、該マスク
生成回路により生成されたマスク信号により前記複数の
バスマスタからのバス使用要求信号をマスクするマスク
回路とを含む。
と、該バスに接続される複数のバスマスタと、該複数の
バスマスタからのバス使用要求を制御するリクエスト制
御回路と、このリクエスト制御回路により制御されたバ
ス使用要求を調停するバスアービタとを含む情報処理装
置であって、前記リクエスト制御回路は、前記複数のバ
スマスタが発生するリトライ要求を検出するリトライ検
出回路と、前記リトライ検出回路により前記リトライ要
求が検出された場合、該リトライ要求を発生したバスマ
スタ以外のバスマスタからのバス使用要求信号をマスク
するマスク信号を生成するマスク生成回路と、該マスク
生成回路により生成されたマスク信号により前記複数の
バスマスタからのバス使用要求信号をマスクするマスク
回路とを含む。
【００１３】また、本発明の他の情報処理装置は、バス
と、該バスに接続される複数のバスマスタと、該複数の
バスマスタからのバス使用要求を制御するリクエスト制
御回路と、このリクエスト制御回路により制御されたバ
ス使用要求を調停するバスアービタとを含む情報処理装
置であって、前記リクエスト制御回路は、前記複数のバ
スマスタのうちバス使用権が与えられているバスマスタ
を検出するバスマスタ検出回路をさらに含み、前記マス
ク生成回路は前記バスマスタ検出回路により検出された
前記バス使用権が与えられているバスマスタに基づいて
前記リトライが検出されたバスマスタを特定する。
と、該バスに接続される複数のバスマスタと、該複数の
バスマスタからのバス使用要求を制御するリクエスト制
御回路と、このリクエスト制御回路により制御されたバ
ス使用要求を調停するバスアービタとを含む情報処理装
置であって、前記リクエスト制御回路は、前記複数のバ
スマスタのうちバス使用権が与えられているバスマスタ
を検出するバスマスタ検出回路をさらに含み、前記マス
ク生成回路は前記バスマスタ検出回路により検出された
前記バス使用権が与えられているバスマスタに基づいて
前記リトライが検出されたバスマスタを特定する。
【００１４】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１５】本発明の情報処理装置の実施の形態を示す
図１を参照すると、リクエスト制御回路３００は、バス
１００によって接続された複数のバスマスタ２００から
の各リクエストを制御する。また、このリクエスト制御
回路３００によって処理された各リクエストはバスアー
ビタ４００に与えられ、このバスアービタ４００によっ
て調停される。
図１を参照すると、リクエスト制御回路３００は、バス
１００によって接続された複数のバスマスタ２００から
の各リクエストを制御する。また、このリクエスト制御
回路３００によって処理された各リクエストはバスアー
ビタ４００に与えられ、このバスアービタ４００によっ
て調停される。
【００１６】バスマスタ２００には、＃１から＃Ｎまで
のマスタ番号が付されている。そして、各信号の内、＃
１に関するリクエスト信号をＲＥＱ１、アクナレッジ信
号をＡＣＫ１、データ信号をＤＡＴＡ１と表す。同様に
リクエスト制御回路３００とバスアービタ４００との間
のマスク後リクエスト信号についても＃１に関するもの
をＭＲＱ１と表す。なお、各バスマスタ２００には、処
理装置（プロセッサ）や記憶装置（メモリ）が含まれ、
より具体的にはプロセッサボードやメモリボード等を含
む。
のマスタ番号が付されている。そして、各信号の内、＃
１に関するリクエスト信号をＲＥＱ１、アクナレッジ信
号をＡＣＫ１、データ信号をＤＡＴＡ１と表す。同様に
リクエスト制御回路３００とバスアービタ４００との間
のマスク後リクエスト信号についても＃１に関するもの
をＭＲＱ１と表す。なお、各バスマスタ２００には、処
理装置（プロセッサ）や記憶装置（メモリ）が含まれ、
より具体的にはプロセッサボードやメモリボード等を含
む。
【００１７】データ転送の際には、バスマスタ２００の
＃１がバス使用権獲得の為に、ＲＥＱ１をアクティブに
する。ＲＥＱ１がアクティブになるとＭＲＱ１がアクテ
ィブになり、バスアービタ４００へ入力される。バスア
ービタ４００にてバス調停が行われ、ＡＣＫ１がアクテ
ィブになりバスマスタ２００の＃１へバス使用権が与え
られる。バス使用権を獲得したバスマスタ２００の＃１
はバス１００へデータを転送しバスサイクルが完了す
る。
＃１がバス使用権獲得の為に、ＲＥＱ１をアクティブに
する。ＲＥＱ１がアクティブになるとＭＲＱ１がアクテ
ィブになり、バスアービタ４００へ入力される。バスア
ービタ４００にてバス調停が行われ、ＡＣＫ１がアクテ
ィブになりバスマスタ２００の＃１へバス使用権が与え
られる。バス使用権を獲得したバスマスタ２００の＃１
はバス１００へデータを転送しバスサイクルが完了す
る。
【００１８】図２を参照すると、本発明のリクエスト制
御回路３００の実施の形態は、リトライ検出回路３１
０、バスマスタ検出回路３２０、マスク生成回路３３
０、及びマスク回路３４０を含む。リトライ検出回路３
１０は、バス制御信号ＣＮＴ１０１に応答して、リトラ
イの開始及び終了をそれぞれリトライ信号３１１及びデ
ータ転送終了信号ＣＥＮＤ３１２によりマスク生成回路
３３０に通知する。バスマスタ検出回路３２０は、バス
制御信号ＣＮＴ１０１及びバス使用許可信号４０１に応
答して、バスマスタを認識し、当該バスマスタに対応し
た信号をバスマスタ認識信号ＢＭ３２１として出力す
る。マスク生成回路３３０は、当該バスマスタに対応し
た信号をバスマスタ認識信号ＢＭ３２１から認識して、
そのバスマスタ以外のリクエスト信号をマスクするため
にマスク信号ＭＫ３３１を出力する。マスク回路３４０
は、マスク信号ＭＫ３３１に基づいて各バスマスタ２０
０からのリクエスト信号２０１をマスクし、マスク後リ
クエスト信号３０１を出力する。
御回路３００の実施の形態は、リトライ検出回路３１
０、バスマスタ検出回路３２０、マスク生成回路３３
０、及びマスク回路３４０を含む。リトライ検出回路３
１０は、バス制御信号ＣＮＴ１０１に応答して、リトラ
イの開始及び終了をそれぞれリトライ信号３１１及びデ
ータ転送終了信号ＣＥＮＤ３１２によりマスク生成回路
３３０に通知する。バスマスタ検出回路３２０は、バス
制御信号ＣＮＴ１０１及びバス使用許可信号４０１に応
答して、バスマスタを認識し、当該バスマスタに対応し
た信号をバスマスタ認識信号ＢＭ３２１として出力す
る。マスク生成回路３３０は、当該バスマスタに対応し
た信号をバスマスタ認識信号ＢＭ３２１から認識して、
そのバスマスタ以外のリクエスト信号をマスクするため
にマスク信号ＭＫ３３１を出力する。マスク回路３４０
は、マスク信号ＭＫ３３１に基づいて各バスマスタ２０
０からのリクエスト信号２０１をマスクし、マスク後リ
クエスト信号３０１を出力する。
【００１９】まず、バスでリトライが発生すると、バス
マスタ検出回路３２０は、バス制御信号ＣＮＴ１０１及
びバス使用許可信号４０１に応答して、バスマスタを認
識し、バスマスタ認識信号ＢＭ３２１のうち当該バスマ
スタに対応した信号をアクティブにする。リトライ検出
回路３１０は、バス制御信号ＣＮＴ１０１に応答してリ
トライを検出し、リトライ発生信号ＲＴＹ３１１をアク
ティブにする。リトライ信号ＲＴＹ３１１がアクティブ
になると、マスク生成回路３３０は、リトライ動作を行
ったバスマスタを、バスマスタ認識信号ＢＭ３２１によ
り認識し、そのバスマスタ以外のリクエスト信号をマス
クするためにマスク信号ＭＫ３３１のうち当該バスマス
タ以外に対応するものをアクティブにする。
マスタ検出回路３２０は、バス制御信号ＣＮＴ１０１及
びバス使用許可信号４０１に応答して、バスマスタを認
識し、バスマスタ認識信号ＢＭ３２１のうち当該バスマ
スタに対応した信号をアクティブにする。リトライ検出
回路３１０は、バス制御信号ＣＮＴ１０１に応答してリ
トライを検出し、リトライ発生信号ＲＴＹ３１１をアク
ティブにする。リトライ信号ＲＴＹ３１１がアクティブ
になると、マスク生成回路３３０は、リトライ動作を行
ったバスマスタを、バスマスタ認識信号ＢＭ３２１によ
り認識し、そのバスマスタ以外のリクエスト信号をマス
クするためにマスク信号ＭＫ３３１のうち当該バスマス
タ以外に対応するものをアクティブにする。
【００２０】そして、リクエスト信号がマスクされる
と、バス１００を使用できるのはリトライ動作をするバ
スマスタのみとなる。これにより他のバスマスタは、リ
トライ動作をしているバスマスタによるデータ転送の終
了を待つ。バスマスタがデータ転送を終了すると、リト
ライ検出回路３１０は、バス制御信号ＣＮＴ１０１に応
答してデータ転送終了信号ＣＥＮＤ３１２をアクティブ
にする。データ転送終了信号ＣＥＮＤ３１２がアクティ
ブになると、マスク生成回路３３０は、マスク信号ＭＫ
３３１をインアクティブとする。
と、バス１００を使用できるのはリトライ動作をするバ
スマスタのみとなる。これにより他のバスマスタは、リ
トライ動作をしているバスマスタによるデータ転送の終
了を待つ。バスマスタがデータ転送を終了すると、リト
ライ検出回路３１０は、バス制御信号ＣＮＴ１０１に応
答してデータ転送終了信号ＣＥＮＤ３１２をアクティブ
にする。データ転送終了信号ＣＥＮＤ３１２がアクティ
ブになると、マスク生成回路３３０は、マスク信号ＭＫ
３３１をインアクティブとする。
【００２１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２２】図２及び図３を参照すると、本発明の実施
例として、２つのバスマスタ２００の＃１及び＃２から
のバス使用要求が発生した場合の動作を説明する。
例として、２つのバスマスタ２００の＃１及び＃２から
のバス使用要求が発生した場合の動作を説明する。
【００２３】まず、時刻Ｔ１にバスマスタ２００の＃１
のリクエスト信号ＲＥＱ１がアクティブになると、バス
マスタ２００の＃１にバス使用権が与えられてバス使用
許可信号４０１のＡＣＫ１がアクティブになる。バス使
用許可信号４０１のＡＣＫ１がアクティブになったのを
受け、時刻Ｔ２にバスマスタ２００の＃１がデータ転送
を開始する。
のリクエスト信号ＲＥＱ１がアクティブになると、バス
マスタ２００の＃１にバス使用権が与えられてバス使用
許可信号４０１のＡＣＫ１がアクティブになる。バス使
用許可信号４０１のＡＣＫ１がアクティブになったのを
受け、時刻Ｔ２にバスマスタ２００の＃１がデータ転送
を開始する。
【００２４】次に、時刻Ｔ２にバスマスタ２００の＃２
のリクエスト信号２０１のＲＥＱ２がアクティブになっ
た場合、バス使用権が既にバスマスタ２００の＃１へ与
えられているため、バスマスタ２００の＃２はバスマス
タ２００の＃１のデータ転送が終了するのを待つことに
なる。すなわち、バス使用許可信号４０１のＡＣＫ２は
アクティブにはならない。
のリクエスト信号２０１のＲＥＱ２がアクティブになっ
た場合、バス使用権が既にバスマスタ２００の＃１へ与
えられているため、バスマスタ２００の＃２はバスマス
タ２００の＃１のデータ転送が終了するのを待つことに
なる。すなわち、バス使用許可信号４０１のＡＣＫ２は
アクティブにはならない。
【００２５】時刻Ｔ４にバスマスタ２００の＃１のアク
セスでリトライが発生すると、リトライ検出回路３１０
は、リトライ検出信号ＲＴＹ３１１をアクティブにす
る。これによりマスク生成回路３３０は、マスク信号Ｍ
Ｋ３３１のうちバスマスタ２００の＃１に対応するＭＫ
１以外のものをアクティブとする。すなわち、時刻Ｔ５
でＭＫ２をアクティブとする。これにより、マスク回路
３４０は、バスマスタ２００の＃２のリクエスト信号を
マスクし、マスク後リクエスト信号３０１のＭＲＱ２は
時刻Ｔ５にインアクティブとなる。
セスでリトライが発生すると、リトライ検出回路３１０
は、リトライ検出信号ＲＴＹ３１１をアクティブにす
る。これによりマスク生成回路３３０は、マスク信号Ｍ
Ｋ３３１のうちバスマスタ２００の＃１に対応するＭＫ
１以外のものをアクティブとする。すなわち、時刻Ｔ５
でＭＫ２をアクティブとする。これにより、マスク回路
３４０は、バスマスタ２００の＃２のリクエスト信号を
マスクし、マスク後リクエスト信号３０１のＭＲＱ２は
時刻Ｔ５にインアクティブとなる。
【００２６】最初のデータ転送でリトライとなったバス
マスタ２００の＃１はデータ転送を再び行うために、時
刻Ｔ６にリクエスト信号２０１のＲＥＱ１をアクティブ
にする。バスマスタ２００の＃２のリクエスト信号ＲＥ
Ｑ２はマスクされているため、バスマスタ２００の＃１
にバス使用許可ＡＣＫ１が与えられてデータ転送が開始
される。そして、時刻Ｔ９にデータ転送が完了すると、
データ転送終了信号ＣＥＮＤ３１２がアクティブにな
り、マスク信号３３１のＭＫ２が時刻Ｔ１０にインアク
ティブとなる。これにより、バスマスタ２００の＃２に
バス使用許可ＡＣＫ２が与えられて、バスマスタ２００
の＃２は時刻Ｔ１１からデータ転送を開始する。
マスタ２００の＃１はデータ転送を再び行うために、時
刻Ｔ６にリクエスト信号２０１のＲＥＱ１をアクティブ
にする。バスマスタ２００の＃２のリクエスト信号ＲＥ
Ｑ２はマスクされているため、バスマスタ２００の＃１
にバス使用許可ＡＣＫ１が与えられてデータ転送が開始
される。そして、時刻Ｔ９にデータ転送が完了すると、
データ転送終了信号ＣＥＮＤ３１２がアクティブにな
り、マスク信号３３１のＭＫ２が時刻Ｔ１０にインアク
ティブとなる。これにより、バスマスタ２００の＃２に
バス使用許可ＡＣＫ２が与えられて、バスマスタ２００
の＃２は時刻Ｔ１１からデータ転送を開始する。
【００２７】このように、本発明の実施の形態によれ
ば、リトライ検出回路３１０によりリトライを検出した
場合、バスマスタ検出回路３２０により認識されたバス
マスタ以外に関して、リクエスト信号をマスクするマス
ク信号をマスク生成回路３３０により生成する。これに
より、当該バスマスタ以外からのリクエスト信号をマス
ク回路３４０によりマスクされ、リトライ処理を高速か
つ効率的に行うことができる。
ば、リトライ検出回路３１０によりリトライを検出した
場合、バスマスタ検出回路３２０により認識されたバス
マスタ以外に関して、リクエスト信号をマスクするマス
ク信号をマスク生成回路３３０により生成する。これに
より、当該バスマスタ以外からのリクエスト信号をマス
ク回路３４０によりマスクされ、リトライ処理を高速か
つ効率的に行うことができる。
【００２８】
【発明の効果】以上の説明で明らかなように、本発明に
よると、リトライを発生したバスマスタに優先的にバス
を使用させることにより、リトライ処理を高速かつ効率
的に行うことができる。
よると、リトライを発生したバスマスタに優先的にバス
を使用させることにより、リトライ処理を高速かつ効率
的に行うことができる。
【図１】本発明のリクエスト制御回路の実施の形態を示
す情報処理システムのブロック図である。
す情報処理システムのブロック図である。
【図２】本発明のリクエスト制御回路の実施の形態を表
すブロック図である。
すブロック図である。
【図３】本発明のリクエスト制御回路の実施の形態の動
作を表すタイミングチャートである。
作を表すタイミングチャートである。
１００ バス ２００ バスマスタ ３００ リクエスト制御回路 ３１０ リトライ検出回路 ３２０ バスマスタ検出回路 ３３０ マスク生成回路 ３４０ マスク回路 ４００ バスアービタ
Claims (8)
- 【請求項１】 バスマスタがリトライ要求を発生すると
前記バスマスタに優先的にリトライ処理をさせることを
特徴とするリクエスト制御回路。 - 【請求項２】 バスに接続される複数のバスマスタのう
ちの一つがリトライ要求を発生した場合、当該バスマス
タに前記バスの使用権を優先的に与えることを特徴とす
るリクエスト制御回路。 - 【請求項３】 複数のバスマスタがバスに接続される情
報処理システムにおいて、 前記複数のバスマスタのうち、リトライ要求を発生した
バスマスタ以外のバスマスタからのバス使用要求をマス
クする回路を含むことを特徴とするリクエスト制御回
路。 - 【請求項４】 複数のバスマスタがバスに接続される情
報処理システムにおいて、 前記複数のバスマスタが発生するリトライ要求を検出す
るリトライ検出回路と、 前記リトライ検出回路により前記リトライ要求が検出さ
れた場合、該リトライ要求を発生したバスマスタ以外の
バスマスタからのバス使用要求信号をマスクするための
マスク信号を生成するマスク生成回路と、 該マスク生成回路により生成されたマスク信号により前
記複数のバスマスタからのバス使用要求信号をマスクす
るマスク回路とを含むことを特徴とするリクエスト制御
回路。 - 【請求項５】 前記複数のバスマスタのうち、バス使用
権が与えられているバスマスタを検出するバスマスタ検
出回路をさらに含み、 前記マスク生成回路は前記バスマスタ検出回路により検
出された前記バス使用権が与えられているバスマスタに
基づいて前記リトライが検出されたバスマスタを特定す
ることを特徴とする請求項４記載のリクエスト制御回
路。 - 【請求項６】 バスと、 該バスに接続される複数のバスマスタと、 該複数のバスマスタからのバス使用要求を制御するリク
エスト制御回路と、 該リクエスト制御回路により制御された前記バス使用リ
クエストを調停するバスアービタとを含む情報処理装置
であって、 前記リクエスト制御回路は、前記複数のバスマスタのう
ち、リトライ要求を発生したバスマスタ以外のバスマス
タからのバス使用要求をマスクする回路を含むことを特
徴とする情報処理装置。 - 【請求項７】 バスと、 該バスに接続される複数のバスマスタと、 該複数のバスマスタからのバス使用要求を制御するリク
エスト制御回路と、 このリクエスト制御回路により制御されたバス使用要求
を調停するバスアービタとを含む情報処理装置であっ
て、 前記リクエスト制御回路は、 前記複数のバスマスタが発生するリトライ要求を検出す
るリトライ検出回路と、 前記リトライ検出回路により前記リトライ要求が検出さ
れた場合、該リトライ要求を発生したバスマスタ以外の
バスマスタからのバス使用要求信号をマスクするマスク
信号を生成するマスク生成回路と、 該マスク生成回路により生成されたマスク信号により前
記複数のバスマスタからのバス使用要求信号をマスクす
るマスク回路とを含むことを特徴とする情報処理装置。 - 【請求項８】 バスと、 該バスに接続される複数のバスマスタと、 該複数のバスマスタからのバス使用要求を制御するリク
エスト制御回路と、 このリクエスト制御回路により制御されたバス使用要求
を調停するバスアービタとを含む情報処理装置であっ
て、 前記リクエスト制御回路は、前記複数のバスマスタのう
ちバス使用権が与えられているバスマスタを検出するバ
スマスタ検出回路をさらに含み、 前記マスク生成回路は前記バスマスタ検出回路により検
出された前記バス使用権が与えられているバスマスタに
基づいて前記リトライが検出されたバスマスタを特定す
ることを特徴とする請求項７記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9016600A JPH10214253A (ja) | 1997-01-30 | 1997-01-30 | リクエスト制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9016600A JPH10214253A (ja) | 1997-01-30 | 1997-01-30 | リクエスト制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214253A true JPH10214253A (ja) | 1998-08-11 |
Family
ID=11920798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9016600A Pending JPH10214253A (ja) | 1997-01-30 | 1997-01-30 | リクエスト制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366511A (ja) * | 2001-06-11 | 2002-12-20 | Nec Eng Ltd | バス調停回路 |
-
1997
- 1997-01-30 JP JP9016600A patent/JPH10214253A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366511A (ja) * | 2001-06-11 | 2002-12-20 | Nec Eng Ltd | バス調停回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167818B1 (ko) | 버스 중재 시스템, 버스 중재 회로, 버스 중재 방법 및 데이타 전송 방법 | |
| JP3231596B2 (ja) | 待ち時間及びシャドー・タイマを有するバス・システム | |
| US5613075A (en) | Method and apparatus for providing deterministic read access to main memory in a computer system | |
| US6598104B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| JP2003281082A (ja) | 二バス間のトランザクションを制御する再試行方法 | |
| JP4313607B2 (ja) | バス接続回路及びバス接続システム | |
| USRE40261E1 (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
| JP2007122410A (ja) | バス調停回路及びバス調停方法 | |
| US20040010644A1 (en) | System and method for providing improved bus utilization via target directed completion | |
| US20010021967A1 (en) | Method and apparatus for arbitrating deferred read requests | |
| US5805841A (en) | Symmetric parallel multi-processing bus architeture | |
| JPH10214253A (ja) | リクエスト制御回路 | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| US6085271A (en) | System bus arbitrator for facilitating multiple transactions in a computer system | |
| JP2004334840A (ja) | システムバスの制御方法及び関連装置 | |
| JP3236459B2 (ja) | 共通バスのデータ転送における異常処理装置 | |
| JP3266184B2 (ja) | 入出力制御方法とその装置 | |
| JP2000082019A (ja) | データ転送制御装置 | |
| JPH0830549A (ja) | バス制御装置 | |
| JP2976358B2 (ja) | バス獲得制御方式 | |
| US20190018807A1 (en) | Electronic device | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JPH02101560A (ja) | バスインタフェース装置 | |
| JPH0488459A (ja) | 情報処理装置 | |
| JPH02146660A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010619 |