JPH02278362A - データ転送制御方式 - Google Patents
データ転送制御方式Info
- Publication number
- JPH02278362A JPH02278362A JP10044789A JP10044789A JPH02278362A JP H02278362 A JPH02278362 A JP H02278362A JP 10044789 A JP10044789 A JP 10044789A JP 10044789 A JP10044789 A JP 10044789A JP H02278362 A JPH02278362 A JP H02278362A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data transfer
- address
- arbitration
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置におけるバスシステムのデータ
転送方式に関する。
転送方式に関する。
従来、この種のデータバスとアドレスバスを共有してい
るバスシステムのデータ転送方式としては、１回のバス
占有要求信号の調停毎にアドレスを転送し、続いて、一
定バイト数のデータを転送する方式が取られている。
るバスシステムのデータ転送方式としては、１回のバス
占有要求信号の調停毎にアドレスを転送し、続いて、一
定バイト数のデータを転送する方式が取られている。
上述した従来の方式では、アドレスの連続したデータを
転送する場合も、一定バイト数毎にアドレスを転送し直
さなければならないなめ、データの転送単位を小さく取
ると、データとアドレスとの比率が悪化し、データ転送
速度が低下する。
転送する場合も、一定バイト数毎にアドレスを転送し直
さなければならないなめ、データの転送単位を小さく取
ると、データとアドレスとの比率が悪化し、データ転送
速度が低下する。
方、データ転送単位を大きく取ると、１回のデータ転送
に要する時間が大きくなるため、優先順位の高いバス占
有要求が不当に長く待たされるという欠点がある。
に要する時間が大きくなるため、優先順位の高いバス占
有要求が不当に長く待たされるという欠点がある。
本発明のデータ転送制御方式の構成は、主記憶装置と周
辺装置とがデータとアドレスで共用されるバスにより接
続されているバスシステムにおいて、そのバスに接続さ
れている各周辺装置からのバス占有要求を調停する調停
回路と、この調停回路から出力されるバス占有装置番号
信号を次回の調停サイクルまで保持するバス占有装置番
号保持回路と、各調停サイクルにおいて前記バス占有装
置番号信号と前記バス占有装置番号保持回路の出力信号
との一致を検出するバス占有装置判別回路と、このバス
占有装置判別回路で一致が検出された場合、アドレス転
送サイクルを省いて連続したアドレスと見なしてデータ
転送を連続するように制御するバスシーケンス制御回路
を備え、前記各調停サイクルにおいて、前記各周辺装置
内にバス占有許可が返された場合にセットされ、他装置
に前記バス占有許可が返された場合にリセットされるバ
ス占有状態表示レジスタと、前記バス占有状態表示レジ
スタがセットされていて、かつ、連続したアドレスのデ
ータを転送する場合にアドレス転送シーケンスを省いて
データ転送を連続して行うバスシーケンス制御回路とを
含んで構成されることと特徴とする。
辺装置とがデータとアドレスで共用されるバスにより接
続されているバスシステムにおいて、そのバスに接続さ
れている各周辺装置からのバス占有要求を調停する調停
回路と、この調停回路から出力されるバス占有装置番号
信号を次回の調停サイクルまで保持するバス占有装置番
号保持回路と、各調停サイクルにおいて前記バス占有装
置番号信号と前記バス占有装置番号保持回路の出力信号
との一致を検出するバス占有装置判別回路と、このバス
占有装置判別回路で一致が検出された場合、アドレス転
送サイクルを省いて連続したアドレスと見なしてデータ
転送を連続するように制御するバスシーケンス制御回路
を備え、前記各調停サイクルにおいて、前記各周辺装置
内にバス占有許可が返された場合にセットされ、他装置
に前記バス占有許可が返された場合にリセットされるバ
ス占有状態表示レジスタと、前記バス占有状態表示レジ
スタがセットされていて、かつ、連続したアドレスのデ
ータを転送する場合にアドレス転送シーケンスを省いて
データ転送を連続して行うバスシーケンス制御回路とを
含んで構成されることと特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例のブロック図であり、１は
主記憶袋ｗ側のシーケンス制御回路、２はバス占有装置
番号−数種出回路、３はバス占有装置番号保持回路、４
はバス占有要求調停回路、５はアドレスバッファ、６は
データバッファ、７は主記憶装置、８〜１１はバス占有
要求を出力する周辺装置、２１〜２４はバス占有状態表
示レジスタ、３１〜３４はアドレス・データバッファ、
４１〜４４は各ユニットのシーケンス制御回路である。
主記憶袋ｗ側のシーケンス制御回路、２はバス占有装置
番号−数種出回路、３はバス占有装置番号保持回路、４
はバス占有要求調停回路、５はアドレスバッファ、６は
データバッファ、７は主記憶装置、８〜１１はバス占有
要求を出力する周辺装置、２１〜２４はバス占有状態表
示レジスタ、３１〜３４はアドレス・データバッファ、
４１〜４４は各ユニットのシーケンス制御回路である。
主記憶装置７のシーケンス制御回路１から出力される調
停サイクル信号がアクティブなサイクルに各周辺装置８
〜１１から出力されたバス占有要求信号は、バス占有信
号調停回路４により調停され、各周辺装置８〜１１にバ
ス占有許可信号として返される。各周辺装置は、調停シ
ーケンスにおいて自装置にバス占有許可信号が返された
場合、バス占有状態表示レジスタ２１〜２４をセットし
、また、バス占有許可信号が返されなかった場合、バス
占有状態表示レジスタ２１〜２４をリセットする。各周
辺装置８〜１１のバスシーケンス制御回路４１〜４４は
、調停シーケンスでバス占有状悪しジスタ２１〜２４が
セットされ、かつ、バス占有許可信号が返された場合、
アドレスの転送分書いてアドレスが連続するものとして
データ転送を連続して行う。主記憶装置７側では、バス
占有要求調停回路４の出力のバス占有ユニット番号信号
を、調停シーケンスにおいてバス占有装置番号保持回路
３にセットする。同時に、主記憶装置７側のバスシーケ
ンス制御回路１は、バス占有装置番号信号とバス占有装
置番号保持回路の出力とを比較して一致した場合には、
次のデータ転送シーケンスのアドレス転送を省いてアド
レスが連続するものとしてデータ転送を連続して行うよ
う制御する。
停サイクル信号がアクティブなサイクルに各周辺装置８
〜１１から出力されたバス占有要求信号は、バス占有信
号調停回路４により調停され、各周辺装置８〜１１にバ
ス占有許可信号として返される。各周辺装置は、調停シ
ーケンスにおいて自装置にバス占有許可信号が返された
場合、バス占有状態表示レジスタ２１〜２４をセットし
、また、バス占有許可信号が返されなかった場合、バス
占有状態表示レジスタ２１〜２４をリセットする。各周
辺装置８〜１１のバスシーケンス制御回路４１〜４４は
、調停シーケンスでバス占有状悪しジスタ２１〜２４が
セットされ、かつ、バス占有許可信号が返された場合、
アドレスの転送分書いてアドレスが連続するものとして
データ転送を連続して行う。主記憶装置７側では、バス
占有要求調停回路４の出力のバス占有ユニット番号信号
を、調停シーケンスにおいてバス占有装置番号保持回路
３にセットする。同時に、主記憶装置７側のバスシーケ
ンス制御回路１は、バス占有装置番号信号とバス占有装
置番号保持回路の出力とを比較して一致した場合には、
次のデータ転送シーケンスのアドレス転送を省いてアド
レスが連続するものとしてデータ転送を連続して行うよ
う制御する。
以上説明したように、本発明のデータ転送方式は、デー
タ転送サイクル中に次の転送サイクルのバス占有要求の
調停を行い、同一の装置に対してバスの占有許可が返さ
れた場合は、アドレス転送サイクルを省いてアドレスが
連続するものとしてデータ転送を連続して行うことによ
り、高優先の装置の占有要求を不当に待たせることなく
データ転送速度の向上を実現できる。
タ転送サイクル中に次の転送サイクルのバス占有要求の
調停を行い、同一の装置に対してバスの占有許可が返さ
れた場合は、アドレス転送サイクルを省いてアドレスが
連続するものとしてデータ転送を連続して行うことによ
り、高優先の装置の占有要求を不当に待たせることなく
データ転送速度の向上を実現できる。
第１図は本発明の一実施例のブロック図である。
１・・・主記憶装置側のシーケンス制御回路、２・・・
バス占有装置番号−数構出回路、３・・・バス占有装置
番号保持回路、４・・・バス占有要求調停回路、５・・
・アドレスバッファ、６・・・データバッファ、７・・
・主記憶装置、８〜１１・・・周辺装置、２１〜２４・
・・バス占有状態表示レジスタ、３１〜３４・・・アド
レス・データバッファ、４１〜４４・・・各ユニットの
シーケンス制御回路。
バス占有装置番号−数構出回路、３・・・バス占有装置
番号保持回路、４・・・バス占有要求調停回路、５・・
・アドレスバッファ、６・・・データバッファ、７・・
・主記憶装置、８〜１１・・・周辺装置、２１〜２４・
・・バス占有状態表示レジスタ、３１〜３４・・・アド
レス・データバッファ、４１〜４４・・・各ユニットの
シーケンス制御回路。
Claims (1)
- 主記憶装置と周辺装置とがデータとアドレスで共用され
るバスにより接続されているバスシステムにおいて、そ
のバスに接続されている各周辺装置からのバス占有要求
を調停する調停回路と、この調停回路から出力されるバ
ス占有装置番号信号を次回の調停サイクルまで保持する
バス占有装置番号保持回路と、各調停サイクルにおいて
前記バス占有装置番号信号と前記バス占有装置番号保持
回路の出力信号との一致を検出するバス占有装置判別回
路と、このバス占有装置判別回路で一致が検出された場
合、アドレス転送サイクルを省いて連続したアドレスと
見なしてデータ転送を連続するように制御するバスシー
ケンス制御回路を備え、前記各調停サイクルにおいて、
前記各周辺装置内にバス占有許可が返された場合にセッ
トされ、他装置に前記バス占有許可が返された場合にリ
セットされるバス占有状態表示レジスタと、前記バス占
有状態表示レジスタがセットされていて、かつ、連続し
たアドレスのデータを転送する場合にアドレス転送シー
ケンスを省いてデータ転送を連続して行うバスシーケン
ス制御回路とを含むことを特徴とするデータ転送制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10044789A JPH02278362A (ja) | 1989-04-19 | 1989-04-19 | データ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10044789A JPH02278362A (ja) | 1989-04-19 | 1989-04-19 | データ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278362A true JPH02278362A (ja) | 1990-11-14 |
Family
ID=14274174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10044789A Pending JPH02278362A (ja) | 1989-04-19 | 1989-04-19 | データ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278362A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5301282A (en) * | 1991-10-15 | 1994-04-05 | International Business Machines Corp. | Controlling bus allocation using arbitration hold |
-
1989
- 1989-04-19 JP JP10044789A patent/JPH02278362A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5301282A (en) * | 1991-10-15 | 1994-04-05 | International Business Machines Corp. | Controlling bus allocation using arbitration hold |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613162A (en) | Method and apparatus for performing efficient direct memory access data transfers | |
| EP0082683A2 (en) | Computer memory system | |
| EP0428330A2 (en) | Computer interface circuit | |
| US6115767A (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| JPH02278362A (ja) | データ転送制御方式 | |
| JP2723970B2 (ja) | データ転送制御装置 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPH06250970A (ja) | メモリ制御装置 | |
| JPH0962640A (ja) | 共有メモリのアクセス制御方法 | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JP2887476B2 (ja) | メモリ制御装置 | |
| JP2963696B2 (ja) | データ転送制御システム | |
| JP2001167049A (ja) | バス調停装置 | |
| JPH02219157A (ja) | コンピュータシステム内のバスアービタ | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JPH01205259A (ja) | ブロック転送回路 | |
| JPH09297730A (ja) | バスを介したデータ転送方法およびバスマスタ制御装置 | |
| JPS60151894A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| JPH04205452A (ja) | Ｄｍａコントローラ | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JP2002351816A (ja) | バスを介したデータ転送方法およびバスマスタ制御装置 | |
| JPH10214253A (ja) | リクエスト制御回路 | |
| JPH0652101A (ja) | データバッファ用マルチポートメモリ |