JPH04205452A - Ｄｍａコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は複数の転送チャネルを備えたＤＭＡコントロ
ーラに関するものである。

〔従来の技術〕

従来のＤＭＡコントローラのブロック図を第４図に示す
。図では６つの転送チャネルを持つＤＭＡコントローラ
の場合である。図において、（υは転送要求信号端子（
５）に入力された外部デバイスからの転送要求を調停し
全体制御部（２）に転送開始要求を送る転送要求制御部
、（２）は転送要求信号部（１）より転送開始要求を受
けろと制御レジスタ群（３）より制御情報を読みデータ
制御部（４）に転送を実行させろ制御信号を生成する全
体制御部、（３）は各転送チャネルの転送方法、転送側
割、チャネルの状態等に関する制御情報を保持する制御
レジスタ部、（４）は全体制御部（りにより送られた制
御信号により制御され外部デバイスとデータ、アドレス
、各種制御信号をやり取りをし転送を実行するデータ制
御部、（Ｓ）は外部デバイスかちの転送要求を入力する
転送要求信号端子、（６）はＤＭＡコントローラ内部の
ユニット間でデータ、アドレス、各種制御信号をやり取
りする内部バス、（７）はＤＭＡコントローラがＣＰＵ
。

Ｉｌｏ、メモリなどの外部デバイスとデー４１％アドレ
ス、各種制御信号をやり取りする外部バスである。

第５図は！！４図の制御レジスタ部（３）の内部ブロッ
ク図である０図において、（３０２）は各チャネルの制
御情報を格納するアドレスレジスタ、バイトカウントレ
ジスタ、転送モードレジスタ、チャネル状態レジスタ等
の制御レジスタ群である。

次に動作について説明する。外部デバイスから転送要求
信号端子（６１に転送要求信号があると、転送要求側回
部（１）はその要求を調停する。転送要求を受は付けた
場合、転送要求制御部（１）は全体制御部（２）に転送
を開始する要求と、転送を要求し転送を開始しようとす
るチャネル番号を送り、全体制御部＋２）は制御レジス
タ部（３）のレジスタ群の内そのチャネル番号に対応す
る制御レジスタ群（３０２）の保持する情報によって、
データ制御部（４）に送る制御信号を生成する。データ
制御部【４１はこの制御信号に制御され、外部バス（７
）を通して外部デバイスとＤＭＡ転送を行う。

〔発明が解決しようとする課題〕

従来のＤＭＡコントローラは以上のように構成されてい
たので、転送に必要な情報を格納するために、チャネル
数だけ制御レジスタ群をそなえなければなちないので、
制御レジスタ部を構成する素子数が多くなる。このＤＭ
Ａコントローラを半導体集積回路として実現する際、チ
ップ面積が増大し特にＤｊｉｌｌＡコントローラのマイ
クロコンピュータへの内蔵に困難を生じるなどの問題点
があった。

この発明は上記のような問題点を解決するためになされ
たもので、転送チャネル数よりも少ない組の制御レジス
タ群を備えることによって転送を実行し、ＤＭＡコント
ローラを構成する素子数を減らし、特にマイクロコンピ
ュータへの内蔵に適したＤＭＡコントローラを得ること
を目的とする。

〔課題を解決するための手段〕

コノ発明に係る複数のチャネルを持つＤＭＡ　：７ント
ローラは、全転送チャネルの一部のチャネルに対応した
各転送チャネル固有の転送方法、転送制御、チャネルの
状態等に関する制御情報を保持する１組以上の第１の制
御レジスタ群と、このｉｌｌの制御レジスタ群を持たな
い転送チャネルが転送を実行している時、その転送チャ
ネルの制御情報を保持する１組の第２の制御レジスタ群
と、 第１の制御レジスタ群を持たない各転送チャネルのメモ
リ上に格納されている制御情報の先頭アドレスを保持す
るチャネルごとの制御情報アドレスレジスタと、 転送要求が発生しチャネルがｉｌｌの制御レジスタ群を
持たない転送チャネルにおいてチャネルが切り変わる時
、笛２の制御レジスタ群の内容を制御情報アドレスレジ
スタの内チャネルが切り変わろ前の転送チャネルに対応
するアドレスレジスタが示す内容を先頭アドレスとする
メモリ領域に書き込み、次に制御情報アドレスレジスタ
の内転送を開始しようとするチャネルに対応するアドレ
スレジス々が示す内容を先頭アドレスとするメモリ領域
の内容を第２の制御レジスタ群に読み出すための制御信
号を生成する制御手段を備えたものである。

〔作用〕

この発明におけるＤＭＡコントＯ−ラは、チャネルが遷
移する時転送を開始しようとするチャネルがチャネル固
有の制御レジスタ群を持っている場合は、そのチャネル
に対応する制御レジスタ群の情報で転送を行い、転送を
開始しようとするチャえルがチャネル固有の制御レジス
タ群を持たない場合は、制御レジスゆ部に格納されてい
るチャネルが切り変わる前のチャネルの制御情報を制御
情報アドレスレジスタの内このチャネルに対応したレジ
スタの内容を先頭アドレスとするメモリ領域に書き込み
、次に制御情報アドレスレジスタの内転送を開始しよう
とするチャネルに対応するレジスタが示す内容を先頭ア
ドレスとするメモリ領域から、このチャネルの制御情報
を読み込み制御レジスタ部に格納し、この制御レジスタ
部に格納された情報を基にＤＭＡ転送を実行する。

〔実施例〕

以下、この発明の一実施例を図について説明する。

ｉｌｌ図はこの発明の一実施例であるＤＭＡコントロー
ラのブロック図である。図では６つの転送チャネルを持
つＤＭＡコントローラの場合である。転送チャネル１％
２は転送チャネル固有の第１の制御レジスタ群（３０２
）の情報によって、転送チャネル３．４．５．６はチャ
ネル固有の第１の制御レジスタ群（３０２）を持たず、
転送時にメモリより制Ｃ情報を読み込んだ！２の制御レ
ジスタ群（３０１）の情報によってそれぞれ転送を行う
。

図において、（１）は転送要求信号端子（ｒｌ）に入力
さねた外部デバイスかへの転送要求を調停し、全体制御
部（２）に転送開始要求と転送を開始しようとするチャ
ネル番号を送る転送要求制御部、＋２）は転送要求制御
部（１）より転送開始要求を受け、チャネル遷移が生じ
ると、そのチャネルがチャネル固有のｉｌｌの制御レジ
スタ群（３０１）を持つ場合は、制御レジスタ部（３）
のそのチャネルに対応した第１の制御レジスタ群（３０
２）より制御情報を読みデータ制御部（４）に転送を実
行させろ制御信号を生成し、そのチャネルがチャネル固
有の第１の制御レジスタ群（３０２）を持たない場合は
、第２の制御レジスタ＃　ｒＢｏｘ＞の内容をメモリ上
に退避させメモリから転送を開始しようとするチャネル
の制御情報を読み出し第２の制御レジスタ群（３０１）
に書λ込むという動作を行った後、制御レジスタ部（３
）より制御情報を読みデータ制御部亀４）に転送を実行
させる制御信号を生成する全体制御部である。ｃ３）は
チャネルの転送方法、転送制園、チャ木ルの状態等に関
する制御情報を保持する制御レジスタ部、＋４）は全体
制御部Ｌ２目こより送られた制御信号により制御され外
部デバイスとデータ、アドレス、各種制御信号をやり取
りし転送を実行するデータ制御部である。（８）はチャ
ネル固有の第１の制御レジスタ群（３０２）を持たない
各転送チャネルのメモリ上に格納されているチャネルの
制御情報の先頭アドレスを保持する制御情報アドレスレ
ジスタ部である。

（５）は外部デバイスからの転送要求を入力する転送要
求信号端子、（６）はＤＭＡコントローラ内部のユニッ
ト間でデータ、アドレス、各種制御信号をやり取りする
内部バス、（７）はＤＭＡコントローラがＣＰＵ。

工１０、メモリなどの外部デバイスとデータ、アドレス
、各種制御信号をやり取りする外部バスである。

第２図はｔＭ１図の制御レジスタ部（３）の内部ブロッ
ク図である。図において、　（３０１）はチャネル固有
のＭｌの制御レジスタ群（３０２）を持たない転送チャ
ネルが転送を実行する時、チャネルの制御情報を格納す
るアドレスレジスタ、バイトカウントレジスタ転送モー
ドレジスタ、チャネル状態レジスタ等のｆＭ２の制御レ
ジスタ群であろ＠　　（３０２）はチャネル固有の制御
情報を格納するアドレスレジスタ、バイトカウントレジ
スタ転送モードレジスタ、チャネル状態レジスタ等の第
１の制御レジスタ群である。

＠３図は１１１図の制御情報アドレスレジスタ部（８）
の内部ブロック図である。図において、（８０１）はチ
ャネル固有の第１の制御レジスタ群（３０２）を持たな
い転送チャネルのメモリ上に格納されているチャネルの
制御情報の先頭アドレスを保持する制御情報アドレスレ
ジスタである。

次に動作について説明する。外部デバイスから転送要求
信号端子（５）に転送要求があると転送要求制御部（１
）はその要求を調停する。要求を受付けた場合、転送要
求制御部（１）は全体制御部（２）に転送開始要求と転
送を要求し、転送を開始しようとするチャネル番号を送
る。ここで、そのチャネル番号がｌ、２の場合と３．４
．５．６の場合で動作が異なる。チャネル番号が１．２
、すなわちチャネル固有の笛ｌの制御レジスタを持つ転
送チャネルの時、全体制御部１２）は制御レジスタ部（
３）のレジスタ群の内そのチャネル番号に対応する第１
のレジスタ群（３０２）の保持する情報によって、デー
タ制御部（４］に送る制御信号を生成し、データ制御部
（４）はこの制御信号に制御され、外部バス（７）を通
して外部デバイスとＤＭＡ転送を行う、また、チャネル
番号が３．４．５．６、すなわちチャネル固有の第１の
制御レジスタを持たない転送チャネルの啄全体制御部（
２）はチャネル遷移が生じる場合には、制御レジスタ部
（３）の！！２の制御レジスタ群Ｃ３０１）の内容をメ
モリ上に退避させ、メモリから転送を開始しようとして
いるチャネルの制御情報を、第２の制御レジスタ群（３
０１）に読み込むための制御信号を生成し、データ制御
部（４）に送る。データ制御部（４）はこの割部信号に
よって制御され、第２の制御レジスタ群（３０１）の内
容を、制御情報アドレスレジスタ部（８）の内チャネル
が切り変わる前の転送チャネルに対応する制御情報アＦ
レスレジス々（８０１）が示す内容を先頭アドレスとす
るメモリ領域に書き込み、次に制御情報アドレスレジス
タ部（８）の内転送を開始しようとするチャネルに対応
する制御情報アドレスレジスタ（８０１）が示す内容を
、先頭アドレスとするメモリ領域の内容を第２の制御レ
ジスタ群（３０１）に読み出すという動作を行う。

この後、全体制御部（２）は第２の制御レジスタ群（３
０１）の保持する情報によって、データ制御部１４）に
送る制御！ｌ信号を生成し、データ制御部＋４）はこの
制御信号に制御され外部バス（７）を通して、外部デバ
イスとＤＭＡ転送を行う。

優先順位の高いチャネルや頻繁にチャネル遷移が起こる
チャネルは、チャネル固有の第１の制御レジスタ群（３
０２）を用い、優先順位が低いチャネルやチャネル遷移
があまり起こらないチャネルは、！！２の制御レジスタ
群（３０１）を用いて転送を行わせることによって、シ
ステム上の不都合やメモリ上の制御情報をアクセスする
ことによる転送速度の低下をそれほど受ける事はない。

〔発明の効果〕

以上のようにこの発明によれば、全体の転送速度を落と
すことなく、転送チャ木ル数よりも少ない組の制御レジ
スタ群で転送を行えるので、ＤＭＡコントローラを構成
する素子数を減少させることができ、特にＤＭＡコント
ローラのマイクロコンピュータへの内蔵が容易になると
いう効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例であるＤＭＡコントローラ
のブロック図、第２図は第１図の制御レジスタの内部ブ
ロック図、第３図は第１図の制御情報アドレスレジスタ
の内部ブロック図、第４図は従来のＤＭＡコントローラ
のブロック図、第５図は第４図の制御レジスタの内部ブ
ロック図である。 図において、（３０１）は第２の制御レジスタ群、（３
０２）は第１の制御レジスタ群、（８０１）は制御情報
アドレスレジス身、（２）は全体制御部を示す。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 複数の転送チャネルを持つＤＭＡコントローラにおいて
   、全転送チャネルの一部のチャネルに対応した各転送チ
   ャネル固有の転送方法、転送制御、チャネルの状態等に
   関する制御情報を保持する１組以上の第１の制御レジス
   タ群と、 前記第１の制御レジスタ群を持たない転送チャネルが転
   送を実行している時、その転送チャネルの前記制御情報
   を保持する１組の第２の制御レジスタ群と、 前記第１の制御レジスタ群を持たない各転送チャネルの
   メモリ上に格納されている前記制御情報の先頭アドレス
   を保持するチャネルごとの制御情報アドレスレジスタと
   、 転送要求が発生しチャネルが前記第１の制御レジスタ群
   を持たない転送チャネルにおいてチャネルが切りかわる
   時、前記第２の制御レジスタ群の内容を前記制御情報ア
   ドレスレジスタの内チャネルが切り変わる前の転送チャ
   ネルに対応する前記アドレスレジスタが示す内容を先頭
   アドレスとするメモリ領域に書き込み、次に前記制御情
   報アドレスレジスタの内転送を開始しようとするチャネ
   ルに対応する前記アドレスレジスタが示す内容を先頭ア
   ドレスとするメモリ領域の内容を前記第２の制御レジス
   タ群に読み出すための制御信号を生成する制御手段を備
   えたことを特徴とするＤＭＡコントローラ。