JPH02219157A - コンピュータシステム内のバスアービタ - Google Patents
コンピュータシステム内のバスアービタInfo
- Publication number
- JPH02219157A JPH02219157A JP3937289A JP3937289A JPH02219157A JP H02219157 A JPH02219157 A JP H02219157A JP 3937289 A JP3937289 A JP 3937289A JP 3937289 A JP3937289 A JP 3937289A JP H02219157 A JPH02219157 A JP H02219157A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- group
- signal
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 102100040299 Guided entry of tail-anchored proteins factor 1 Human genes 0.000 description 1
- 101001038390 Homo sapiens Guided entry of tail-anchored proteins factor 1 Proteins 0.000 description 1
- 101100094150 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rsm1 gene Proteins 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、コンピュータシステム内のバスに接続された
バースト転送タイプのマスタと緊急を要するシングル転
送タイプのマスタ等のバスの使用調停(バスアービトレ
ーションとも称する)を行なうバスアービタに関する。
バースト転送タイプのマスタと緊急を要するシングル転
送タイプのマスタ等のバスの使用調停(バスアービトレ
ーションとも称する)を行なうバスアービタに関する。
(従来の技術)
第3図は、従来のコンピュータシステムのブロック図を
示すもので、バス1にCPU2、通信コントローラ3、
表示コントローラ4、リフレッシュメモリのリフレッシ
ュを行なうリフレッシュコントローラ5、グラフィック
コントローラ6、ディスクコントローラ7の各種マスタ
とバス1の使用調停を行なうバスアービタ8が接続され
ている。
示すもので、バス1にCPU2、通信コントローラ3、
表示コントローラ4、リフレッシュメモリのリフレッシ
ュを行なうリフレッシュコントローラ5、グラフィック
コントローラ6、ディスクコントローラ7の各種マスタ
とバス1の使用調停を行なうバスアービタ8が接続され
ている。
従来、これら各種マスタのデータ転送の要求を調停する
バスの使用調停は、各マスタからのバス要求信号(RQ
:Request)およびバスアービタ8からの確認応
答信号(ACK:Aclc−nowlege)を用いて
行なわれている。例えば、各マスタからバスの使用の要
求信号があると、バスアービタ8はバス1の使用状態を
調べ、バス1が空いていれば当該マスタに確認応答信号
を送り、当該マスタはバス1の使用を開始する。
バスの使用調停は、各マスタからのバス要求信号(RQ
:Request)およびバスアービタ8からの確認応
答信号(ACK:Aclc−nowlege)を用いて
行なわれている。例えば、各マスタからバスの使用の要
求信号があると、バスアービタ8はバス1の使用状態を
調べ、バス1が空いていれば当該マスタに確認応答信号
を送り、当該マスタはバス1の使用を開始する。
(発明が解決しようとする課題)
上記のような従来のバスの使用調停では、バースト転送
タイプのマスタがバス1を使用しているときは、バース
ト転送が終了してバス1が空くまで他のマスタは待たな
ければならない。
タイプのマスタがバス1を使用しているときは、バース
ト転送が終了してバス1が空くまで他のマスタは待たな
ければならない。
すなわち、バースト転送中の間に他のマスタのデータが
損なわれてしまう可能性が生じるという欠点がある。
損なわれてしまう可能性が生じるという欠点がある。
上記各種マスタにおいては、バースト転送タイプのマス
タとしてディスクコントローラ7、グラフィックコント
ローラ6があり、外部との通信制御方式によっては、通
信コントローラ3もバースト転送タイプのマスタになり
得る。
タとしてディスクコントローラ7、グラフィックコント
ローラ6があり、外部との通信制御方式によっては、通
信コントローラ3もバースト転送タイプのマスタになり
得る。
また、緊急度の高いシングル転送タイプのマスタには表
示コントローラ4、リフレッシュコントローラ5がある
。この緊急度を要するシングル転送タイプの表示コント
ローラ4およびリフレッシュコントローラ5がバス1を
使用して行なうデータ転送は、いずれも予め定められた
時間内に行なわれないとデータが表示されず、リフレッ
シュメモリのデータが消失してしまう。
示コントローラ4、リフレッシュコントローラ5がある
。この緊急度を要するシングル転送タイプの表示コント
ローラ4およびリフレッシュコントローラ5がバス1を
使用して行なうデータ転送は、いずれも予め定められた
時間内に行なわれないとデータが表示されず、リフレッ
シュメモリのデータが消失してしまう。
本発明は、上述した従来のバスの使用調停の課題を解決
するために発明されたもので、バースト転送タイプのマ
スタがバス1を使用してバースト転送中に、緊急度の高
い他のシングル転送タイプのマスタからのバス1の使用
要求があるときは、バースト転送を行なっているバース
ト転送タイプのマスタのバス1の使用を開放し、バスの
使用要求のあった緊急度の高いシングル転送タイプのマ
スタにバス1を使用させ、このシングル転送タイプのマ
スタのデータ転送の終了後は、バースト転送の中断され
たバースト転送タイプのマスタのバス使用を再び行なう
ようにしたバスアービタを提供することを目的とする。
するために発明されたもので、バースト転送タイプのマ
スタがバス1を使用してバースト転送中に、緊急度の高
い他のシングル転送タイプのマスタからのバス1の使用
要求があるときは、バースト転送を行なっているバース
ト転送タイプのマスタのバス1の使用を開放し、バスの
使用要求のあった緊急度の高いシングル転送タイプのマ
スタにバス1を使用させ、このシングル転送タイプのマ
スタのデータ転送の終了後は、バースト転送の中断され
たバースト転送タイプのマスタのバス使用を再び行なう
ようにしたバスアービタを提供することを目的とする。
(課項を解決するための手段)
本発明は、バスに接続されている各種マスタを優先度の
高い第1のグループと優先度の低い第2グループに指定
し、これら各種マスタの第1・第2のグループの指定情
報を記憶手段に記憶し、優先度の低い第2のグループの
マスタがバスを使用中に、第1のグループのマスタから
のバスの使用要求があったときは、記憶手段に記憶され
たグループ指定情報に基づき、第2のグループのバスの
使用を一旦中断して優先度の高い第1グループのマスタ
にバスを使用させ、第1のグループのマスタのバスが終
了したとき、再び中断されていた第2のグループのマス
タの使用を再開することを特徴とする。
高い第1のグループと優先度の低い第2グループに指定
し、これら各種マスタの第1・第2のグループの指定情
報を記憶手段に記憶し、優先度の低い第2のグループの
マスタがバスを使用中に、第1のグループのマスタから
のバスの使用要求があったときは、記憶手段に記憶され
たグループ指定情報に基づき、第2のグループのバスの
使用を一旦中断して優先度の高い第1グループのマスタ
にバスを使用させ、第1のグループのマスタのバスが終
了したとき、再び中断されていた第2のグループのマス
タの使用を再開することを特徴とする。
(作用)
バースト転送タイプのマスタがバスを使用中であっても
、緊急を要するシングル転送タイプのマスタがバスを使
用できるので、データの消失を防止できる。
、緊急を要するシングル転送タイプのマスタがバスを使
用できるので、データの消失を防止できる。
(実施例)
次に本発明の実施例を図面に基づいて詳細に説明する。
本発明を適用したバスアービタを有するコンピュータシ
ステムのブロック構成は、第3図に示す従来のコンピュ
ータシステムと同一である。
ステムのブロック構成は、第3図に示す従来のコンピュ
ータシステムと同一である。
以下、本発明によるバスアービタの構成を示す第1図に
ついて説明する。
ついて説明する。
9は各マスタからのバス要求信号(RQ1〜n)を受信
し、その先着順序を判断して先着信号(PRQI〜n)
を出力する先着判断部、10は第1のレジスタであって
優先度の高い第1のグループのマスタを指定する第1グ
ループ指定情報を記憶し、11は第2のレジスタであっ
て優先度の低い第2のグループのマスタを指定する第2
グループ指定情報を記憶する。
し、その先着順序を判断して先着信号(PRQI〜n)
を出力する先着判断部、10は第1のレジスタであって
優先度の高い第1のグループのマスタを指定する第1グ
ループ指定情報を記憶し、11は第2のレジスタであっ
て優先度の低い第2のグループのマスタを指定する第2
グループ指定情報を記憶する。
12は、バス要求信号(RQI〜n)とバス使用信号(
GETI〜n)を受信し、前記第1のレジスタ10と第
2のレジスタ11に記憶されている第1および第2グル
ープ指定情報に基づいてバス開放要求信号(RLSRQ
I〜n)、開放許可信号(RLSACK1〜n) 、再
開信号(RSM1〜n)を出力するバス開放制御部であ
る。
GETI〜n)を受信し、前記第1のレジスタ10と第
2のレジスタ11に記憶されている第1および第2グル
ープ指定情報に基づいてバス開放要求信号(RLSRQ
I〜n)、開放許可信号(RLSACK1〜n) 、再
開信号(RSM1〜n)を出力するバス開放制御部であ
る。
13は、各マスタからのバス使用信号(GET1〜n)
を受信し、バス1が使用状態であること牽表すバス使用
状態信号(BUSY)を出力するバス使用検出部である
。
を受信し、バス1が使用状態であること牽表すバス使用
状態信号(BUSY)を出力するバス使用検出部である
。
14は前記先着判断部9、バス開放制御部12、バス使
用検出部13からの各信号を受信し、各マスタに確認応
答信号(ACKI〜n)を出力する応答信号出力部であ
る。
用検出部13からの各信号を受信し、各マスタに確認応
答信号(ACKI〜n)を出力する応答信号出力部であ
る。
上記各信号において(1〜n)は、バス1に接続されて
いるマスタがn個であることを示す。
いるマスタがn個であることを示す。
次に本発明の動作を第2図に示すタイミングチャートに
ついて説明する。
ついて説明する。
コンピュータシステム内のCPU2、通信コントローラ
、リフレッシュコントローラ5、ディスクコントローラ
7等の複数のマスタ(1,2・・・・・・1、 m、
n)のうちいくつかのマスタからバス要求信号(RQ
)が発生すると、先着判断部9では最先のバス要求信号
(RQ)を判断し、この最先のバス要求信号(RQ)が
アクティブとなり、その他のバス要求信号(RQ)はイ
ンアクティブとなる。この最先のバス要求信号(RQ)
がマスタmから発生したとすると、このバス要求信号(
RQ)を(RQm)と表わす(第2図参照)。
、リフレッシュコントローラ5、ディスクコントローラ
7等の複数のマスタ(1,2・・・・・・1、 m、
n)のうちいくつかのマスタからバス要求信号(RQ
)が発生すると、先着判断部9では最先のバス要求信号
(RQ)を判断し、この最先のバス要求信号(RQ)が
アクティブとなり、その他のバス要求信号(RQ)はイ
ンアクティブとなる。この最先のバス要求信号(RQ)
がマスタmから発生したとすると、このバス要求信号(
RQ)を(RQm)と表わす(第2図参照)。
次に先着判断部9からマスタmに対応する先着信号(P
RQm)が出力され、応答信号出力部14に人力される
。
RQm)が出力され、応答信号出力部14に人力される
。
一方、バス使用検出部13は、バス使用信号(GET)
を常に監視しており、各マスタのいずれかがバス1を使
用していれば、バス使用検出13部は、バス使用状態信
号(BUSY)をアクティブにする。
を常に監視しており、各マスタのいずれかがバス1を使
用していれば、バス使用検出13部は、バス使用状態信
号(BUSY)をアクティブにする。
上記のようにマスタmに対応する先着信号(PRQm)
が出力されたとき、バス使用状態信号(BUSY)がイ
ンアクティブであると、換言すればバス1が空いていれ
ば応答信号出力部14はマスタmに対応する確認応答信
号(ACKm)をアクティブにする(第2図参照)。
が出力されたとき、バス使用状態信号(BUSY)がイ
ンアクティブであると、換言すればバス1が空いていれ
ば応答信号出力部14はマスタmに対応する確認応答信
号(ACKm)をアクティブにする(第2図参照)。
マスタmは、確認応答信号(ACKm)を受信すると、
バス使用信号(GETm)を出力し、バスの使用を開始
する。マスタmからバス使用信号(G E Tm)がア
クティブにされると、バス使用検出部13は、これを検
出してバス使用状態信号(BUSY)をアクティブにす
る。
バス使用信号(GETm)を出力し、バスの使用を開始
する。マスタmからバス使用信号(G E Tm)がア
クティブにされると、バス使用検出部13は、これを検
出してバス使用状態信号(BUSY)をアクティブにす
る。
今、マスタmがディスクコントローラ7、グラフィック
コントローラ6等のバースト転送モードタイプであると
すると、マスタmは優先度の低い第2のグループに指定
されている。
コントローラ6等のバースト転送モードタイプであると
すると、マスタmは優先度の低い第2のグループに指定
されている。
したがって、第2のレジスタにおいてマスタmのバス要
求信号(RQm)に対応するビットが「1」に設定され
ている。他方、優先度の高い第1のグループには、表示
コントローラ4、リフレッシュコントローラ5等のシン
グル転送モードの各マスタ(1〜りが指定されていると
する。この場合、第1のレジスタにおいてマスタ1〜マ
スタlのバス要求信号(RQI〜l)に対応するビット
が「1」に設定されている。
求信号(RQm)に対応するビットが「1」に設定され
ている。他方、優先度の高い第1のグループには、表示
コントローラ4、リフレッシュコントローラ5等のシン
グル転送モードの各マスタ(1〜りが指定されていると
する。この場合、第1のレジスタにおいてマスタ1〜マ
スタlのバス要求信号(RQI〜l)に対応するビット
が「1」に設定されている。
すなわち、各マスタを優先度の高い第1グループと優先
度の低い第2のグループに指定するには、第1、第2の
レジスタ10.11において各マスタのバス要求信号(
RQ)に対応するビットに「1」を設定すれば良い。な
お同一マスタについて第1および第2のレジスタ10.
11に重複してビット「1」を設定しないものとする。
度の低い第2のグループに指定するには、第1、第2の
レジスタ10.11において各マスタのバス要求信号(
RQ)に対応するビットに「1」を設定すれば良い。な
お同一マスタについて第1および第2のレジスタ10.
11に重複してビット「1」を設定しないものとする。
上記のようにバースト転送タイプのマスタmがバス1を
使用しているときに、優先度の高い第1のグループに指
定されているマスタlからバス要求信号(RQI)が発
生したとする(第2図参照)バス開放制御部12にマス
タlからのバス要求信号(RQ 1)が入力されると、
バス開放制御部12は第1のレジスタ10、第2のレジ
スタ11の記憶内容を読み取る。マスタmのバス要求信
号(RQm)については第2のグループに、マスタlの
バス要求信号(RQI)については第1のグループに指
定されていることを検出して、バス開放飼偏部12はマ
スタmに対応するバス開放要求信号(RLSRQm)を
アクティブにする(第2図参照)。
使用しているときに、優先度の高い第1のグループに指
定されているマスタlからバス要求信号(RQI)が発
生したとする(第2図参照)バス開放制御部12にマス
タlからのバス要求信号(RQ 1)が入力されると、
バス開放制御部12は第1のレジスタ10、第2のレジ
スタ11の記憶内容を読み取る。マスタmのバス要求信
号(RQm)については第2のグループに、マスタlの
バス要求信号(RQI)については第1のグループに指
定されていることを検出して、バス開放飼偏部12はマ
スタmに対応するバス開放要求信号(RLSRQm)を
アクティブにする(第2図参照)。
マスタmに対応するバス開放要求信号
(RLSRQm)がアクティブになると、応答信号出力
部14は今までマスタmに対応する確認対応信号(AC
Km)をインアクティブにする(第2図参照)。
部14は今までマスタmに対応する確認対応信号(AC
Km)をインアクティブにする(第2図参照)。
確認応答信号(ACKm)がインアクティブになると、
マスタmはこれを受信してバス使用信号(G E Tm
)をインアクティブにする。
マスタmはこれを受信してバス使用信号(G E Tm
)をインアクティブにする。
バス開放制御部12はマスタmのバス使用信号(G E
Tm)がインアクティブになったことを検出すると、
マスタlについて開放許可信号(RLSACKI)をア
クティブにする。
Tm)がインアクティブになったことを検出すると、
マスタlについて開放許可信号(RLSACKI)をア
クティブにする。
応答信号出力部14では、バス使用状態信号(BUSY
)がインアクティブであることを確認して、マスタlに
対応する確認応答信号(AC−Kl)をアクティブにす
る。
)がインアクティブであることを確認して、マスタlに
対応する確認応答信号(AC−Kl)をアクティブにす
る。
マスタlは、確認応答信号(ACKI)がアクティブに
なるとバス使用信号(GETI)をアクティブにしバス
1の使用を開始する(第2図参照)マスタlのバス1の
使用が終了すると、マスタlはバス要求信号(RQI)
をインアクティブにする。
なるとバス使用信号(GETI)をアクティブにしバス
1の使用を開始する(第2図参照)マスタlのバス1の
使用が終了すると、マスタlはバス要求信号(RQI)
をインアクティブにする。
マスタlのバス要求信号(RQI)がインアクティブに
なったことをバス開放制御初12が検出すると、バス開
放制御部12はマスタmに対応する再開信号(RSMm
)をアクティブにする。再開信号(RSMm)がアクテ
ィブになると応答信号出力部14は再びマスタmに対応
する確認応答信号(ACKm)をアクティブにする。
なったことをバス開放制御初12が検出すると、バス開
放制御部12はマスタmに対応する再開信号(RSMm
)をアクティブにする。再開信号(RSMm)がアクテ
ィブになると応答信号出力部14は再びマスタmに対応
する確認応答信号(ACKm)をアクティブにする。
マスタmは、(ACKm)がアクティブになったことを
検出すると、バス使用信号(G E Tm)を再びアク
ティブにしバス1の使用を再開する。
検出すると、バス使用信号(G E Tm)を再びアク
ティブにしバス1の使用を再開する。
このように、優先度の低い第2グループのマスタmがバ
ス1を使用中に、優先度の高い第1グループのマスタl
からバスの使用の要求があったときは、第2グループの
マスタmのバス1の使用が中断され、第1グループのマ
スタ1がバスを使用でき、第1グループのマスタlのバ
ス1の使用が終了したときは、再び中断されていた第2
グループのマスタmのバス1の使用が再開される。
ス1を使用中に、優先度の高い第1グループのマスタl
からバスの使用の要求があったときは、第2グループの
マスタmのバス1の使用が中断され、第1グループのマ
スタ1がバスを使用でき、第1グループのマスタlのバ
ス1の使用が終了したときは、再び中断されていた第2
グループのマスタmのバス1の使用が再開される。
[発明の効果]
この発明によれば、バースト転送タイプのマスタがバス
を使用中であって、緊急を要するシングル転送タイプの
マスタからバスの使用要求があっても、バースト転送タ
イプのマスタのバスの使用が中断され、シングル転送タ
イプのマスタがバスを使用することができるので、デー
タを消失することはなく、さらにシングル転送タイプの
バスの使用が終了したときは、中断されていたバースト
転送タイプのバスの使用が再開される。
を使用中であって、緊急を要するシングル転送タイプの
マスタからバスの使用要求があっても、バースト転送タ
イプのマスタのバスの使用が中断され、シングル転送タ
イプのマスタがバスを使用することができるので、デー
タを消失することはなく、さらにシングル転送タイプの
バスの使用が終了したときは、中断されていたバースト
転送タイプのバスの使用が再開される。
第1図は、本発明の一実施例を示すもので、構成を示す
ブロック図、第2図は動作を示すタイミングチャート、
第3図は従来例を示すブロック図である。 1・・・バス、10・・・第1のレジスタ、11・・・
i2のレジスタ、12・・・バス開放制御部、13・・
・バス使用検出部。
ブロック図、第2図は動作を示すタイミングチャート、
第3図は従来例を示すブロック図である。 1・・・バス、10・・・第1のレジスタ、11・・・
i2のレジスタ、12・・・バス開放制御部、13・・
・バス使用検出部。
Claims (1)
- コンピュータシステム内のバスに各種データ転送モード
の複数個のマスタが接続され、このマスタが前記バスを
使用してデータ転送を行なうものであって、前記複数個
のマスタは、グループ指定情報によって優先度の高い第
1のグループのマスタと優先度の低い第2のグループの
マスタのいずれかに指定され、各マスタについてのグル
ープ指定情報を記憶するグループ指定情報記憶手段と、
各マスタから出力されるバス使用信号を検出して、バス
が使用状態であることを表わすバス使用状態信号を出力
するバス使用検出手段と、バスの使用状態のとき各マス
タからバス要求信号が出力された場合において、前記グ
ループ指定情報記憶手段からのグループ指定情報により
、バスを使用中のマスタが優先度の低い第2のグループ
に指定されており、バス要求信号を出力したマスタが優
先度の高い第1のグループに指定されているときは、優
先度の低い第2のグループに指定されている当該マスタ
のバスの使用を開放させるバス開放要求信号を出力する
バス開放制御手段とを具備することを特徴とするコンピ
ュータシステム内のバスアービタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3937289A JPH02219157A (ja) | 1989-02-21 | 1989-02-21 | コンピュータシステム内のバスアービタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3937289A JPH02219157A (ja) | 1989-02-21 | 1989-02-21 | コンピュータシステム内のバスアービタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02219157A true JPH02219157A (ja) | 1990-08-31 |
Family
ID=12551220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3937289A Pending JPH02219157A (ja) | 1989-02-21 | 1989-02-21 | コンピュータシステム内のバスアービタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02219157A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03271855A (ja) * | 1990-03-20 | 1991-12-03 | Hitachi Ltd | バス制御方式、情報処理システムおよびバス制御装置 |
JPH0635849A (ja) * | 1992-06-22 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | バスの使用を制御する方法及びコンピュータ・システム |
JP2002055941A (ja) * | 2000-07-17 | 2002-02-20 | Arm Ltd | データ処理装置 |
-
1989
- 1989-02-21 JP JP3937289A patent/JPH02219157A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03271855A (ja) * | 1990-03-20 | 1991-12-03 | Hitachi Ltd | バス制御方式、情報処理システムおよびバス制御装置 |
JPH0635849A (ja) * | 1992-06-22 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | バスの使用を制御する方法及びコンピュータ・システム |
JP2002055941A (ja) * | 2000-07-17 | 2002-02-20 | Arm Ltd | データ処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5613162A (en) | Method and apparatus for performing efficient direct memory access data transfers | |
JP2986176B2 (ja) | バス権制御方式およびバスシステム | |
JP3055917B2 (ja) | データ転送制御装置 | |
USRE40261E1 (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
JPH02219157A (ja) | コンピュータシステム内のバスアービタ | |
JPH06250970A (ja) | メモリ制御装置 | |
JP2897715B2 (ja) | 表示装置 | |
JPH04323755A (ja) | Dma装置 | |
JPH0830549A (ja) | バス制御装置 | |
JPH0844661A (ja) | 情報処理装置 | |
JP2000293480A (ja) | Dma転送装置 | |
JP3492139B2 (ja) | バスを介したデータ転送方法およびバスマスタ制御装置 | |
JP2001117862A (ja) | マイクロコンピュータ | |
JP3265582B2 (ja) | マイクロコンピュータ | |
JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
JPS6385955A (ja) | ダイレクトメモリアクセス転送制御装置 | |
JP3467188B2 (ja) | 多重化バスの順序保証システム | |
JP2991215B2 (ja) | 表示システム制御装置 | |
JP2806405B2 (ja) | マイクロプロセッサ | |
JPH05134980A (ja) | バスシステム | |
JPH02278362A (ja) | データ転送制御方式 | |
JP3063501B2 (ja) | メモリアクセス制御方式 | |
JPH07219836A (ja) | メモリ制御方式 | |
JP2002351816A (ja) | バスを介したデータ転送方法およびバスマスタ制御装置 |