JP2897715B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は、表示装置に関し、
特に画面表示のための表示要求とデータ保持のためのリ
フレッシュ要求とが同じポートを介して送付されるシン
グルポートメモリを含む表示装置に関する。

【０００１】

【従来の技術】シングルポート型のＤＲＡＭ等のような
ダイナミック型メモリ素子を画面表示用のフレームメモ
リとして用いる場合、フレームメモリには、画面表示の
ための表示読み出し要求とデータ保持のためのリフレッ
シュ動作の要求とが入力される。しかし、シングルポー
トメモリではポートが１つしかないため、同時に２つ以
上の要求をシングルポートメモリに入力することはでき
ない。したがって、表示読み出し要求およびリフレッシ
ュ要求の２つの要求を調停して入力する必要がある。

【０００２】従来この種の技術では、リフレッシュ要求
のタイミングを表示読み出し要求のタイミングとは相関
のない独立したタイミングで生成させていた。このた
め、リフレッシュ動作の要求と表示読み出しの要求とが
競合する場合には、リフレッシュ動作の要求を優先させ
ていた（以下、「従来技術１」という）。

【０００３】また、従来のこの種の他の技術では、たと
えば、特開平４−１３６９８５号公報に記載されている
ように、マルチポートＤＲＡＭをフレームバッファとし
て用いた画面表示システムにおいて、フレームバッファ
のリフレッシュ動作を水平非表示期間に同期してあらか
じめ定めた一定回数だけ実行させるようにしている（以
下、「従来技術２」という）。

【０００４】

【発明が解決しようとする課題】上述の従来技術１のよ
うに、リフレッシュ要求を表示読み出し要求とは相関の
ない独立したタイミングで生成させると、表示読み出し
動作期間中にメモリリフレッシュ動作の要求が行われる
場合がある。このため、表示読み出しのための時間が少
なくなり表示読み出し性能が低下するという問題があ
る。

【０００５】また、従来技術２のように、画面非表示期
間に同期して一定回数のリフレッシュ動作を行わせる
と、メモリに要求される本来のリフレッシュタイミング
とは異なるため、メモリに要求されるリフレッシュ動作
の回数より多く実行させざるをえない。このため、デー
タ書き込みのために使用できる時間が少なくなり、メモ
リへのデータ書き込み性能が低下してしまうという問題
がある。

【０００６】本発明の目的は、表示読み出し性能を向上
させた表示装置を提供することにある。

【０００７】また、本発明の他の目的は、メモリアクセ
ス効率を向上させた表示装置を提供することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明の表示装置は、フレームメモリと画面表示のた
めの表示要求を生成する表示要求生成手段とデータ保持
のためのリフレッシュ要求を生成するリフレッシュ要求
生成手段とを含み、前記表示要求と前記リフレッシュ要
求とが同じポートを介して前記フレームメモリに送出さ
れる表示装置であって、前記画面表示または画面非表示
のいずれの期間であるのかを検出する表示期間検出手段
と、この表示期間検出手段が前記画面表示の期間である
ことを検出したときには前記リフレッシュ要求を抑止す
る抑止手段とを含む。

【０００９】また、本発明の他の表示装置は、フレーム
メモリと画面表示のための表示要求を生成する表示要求
生成手段とデータ保持のためのリフレッシュ要求を生成
するリフレッシュ要求生成手段とを含み、前記表示要求
と前記リフレッシュ要求とが同じポートを介して前記フ
レームメモリに送出される表示装置であって、前記画面
表示または画面非表示のいずれの期間であるのかを検出
する表示期間検出手段と、前記表示期間検出手段が前記
画面表示の期間であることを検出したときには前記リフ
レッシュ要求を保留する保留手段と、前記表示期間検出
手段が前記画面非表示の期間であることを検出したとき
に前記保留手段が保留したリフレッシュ要求を順次送出
するリフレッシュ要求送出手段と、このリフレッシュ要
求送出手段からのリフレッシュ要求に基づいて前記フレ
ームメモリに対するリフレッシュ動作を実行させるメモ
リアクセス手段とを含む。

【００１０】また、本発明の他の表示装置は、前記保留
手段は前記リフレッシュ要求の保留回数を計数するカウ
ンタを含み、前記リフレッシュ要求送出手段が、前記カ
ウンタに格納された保留回数分のリフレッシュ要求を順
次送出するリフレッシュ回数管理手段とを含む。

【００１１】また、本発明の他の表示装置は、前記フレ
ームメモリの内容が表示される表示部に対して、水平帰
線の非表示期間を示す水平非表示期間と垂直帰線の非表
示期間を示す垂直非表示期間とを含むブランキング信号
を供給するブランキング信号供給手段を含み、前記表示
期間検出手段が、前記ブランキング信号を基に前記画面
表示または前記画面非表示のいずれの期間であるのかを
検出することを特徴とする。

【００１２】また、本発明の他の表示装置は、前記表示
期間検出手段が、前記ブランキング信号が水平非表示期
間であるときに前記画面非表示の期間であることを検出
することを特徴とする。

【００１３】また、本発明の他の表示装置は、前記表示
期間検出手段が、前記ブランキング信号が垂直非表示期
間であるときに前記画面非表示の期間であることを検出
することを特徴とする。

【００１４】また、本発明の他の表示装置は、前記表示
期間検出手段が、前記ブランキング信号の水平非表示期
間または垂直非表示期間のいずれかの期間に前記画面非
表示の期間であることを検出することを特徴とする。

【００１５】

【発明の実施の形態】次に本発明の表示装置の一実施例
について図面を参照して詳細に説明する。

【００１６】図１を参照すると、本発明の一実施例であ
る表示装置は、フレームメモリ１と、メモリ制御回路２
と、リフレッシュ要求回路３と、リフレッシュ保留回路
４と、表示タイミング制御回路５と、リフレッシュ制御
回路６と、表示部７とを含んで構成される。

【００１７】フレームメモリ１は、ダイナミック型かつ
ポートが１つのメモリであればよく、この実施例ではＤ
ＲＡＭであるとする。フレームメモリ１には、表示デー
タが格納されている。メモリ制御回路２は、フレームメ
モリ１へのアクセスを制御する。ＣＰＵや描画アクセラ
レータのような装置からメモリ制御回路２を介してフレ
ームメモリ１へのアクセスが送出され、表示部７へ表示
するデータを生成する。リフレッシュ要求回路３は、フ
レームメモリ１のデータ保持に必要なリフレッシュ動作
のためのリフレッシュ要求信号を生成する。リフレッシ
ュ保留回路４は、リフレッシュ要求回路３が表示期間中
に生成したリフレッシュ要求の回数を計数し保持する。
表示タイミング制御回路５は、表示部７への表示のタイ
ミングを決定する。リフレッシュ制御回路６は、リフレ
ッシュ保留回路４に保持された保留回数と表示タイミン
グ制御回路５からの表示のタイミングとからメモリ制御
回路２へのリフレッシュ要求の送出を制御する。表示部
７には、データが表示される。

【００１８】図２を参照すると、メモリ制御回路２は、
アクセス調停回路２１と、データ制御回路２２と、アド
レス制御回路２３と、タイミング制御回路２４と、表示
バッファ２５とを含んで構成される。

【００１９】アクセス調停回路２１は、メモリサイクル
を排他的に決定する。データ制御回路２２は、フレーム
メモリ１へのデータの入出力を制御する。アドレス制御
回路２３は、フレームメモリ１へのアクセスアドレスを
生成する。タイミング制御回路２４は、フレームメモリ
１へのアクセスに必要なタイミングを生成しＲＡＳ／Ｃ
ＡＳ等のような制御信号を出力する。表示バッファ２５
は、フレームメモリ１から読み出された表示データを一
時格納する。

【００２０】アクセス調停回路２１は、ＣＰＵ等のよう
な装置からのフレームメモリ１へのアクセス要求とリフ
レッシュ制御回路６からのリフレッシュ要求と表示タイ
ミング制御回路５からの表示読み出し要求とを調停し次
のメモリサイクルを排他的に決定する。この決定結果
は、データ制御回路２２とアドレス制御回路２３とタイ
ミング制御回路２４とに通知されそれぞれの回路の動作
を指定する。アクセス調停回路２１は、リフレッシュ要
求を受け付けた際には、リフレッシュ制御回路６に対し
アクノリッジ信号を送出しリフレッシュ要求を受け付け
た旨を通知する。

【００２１】データ制御回路２２は、フレームメモリ１
と接続され、ＣＰＵ等のような装置からのデータの書き
込みと表示部７への表示データの読み出しとを行う。読
み出した表示データは、表示バッファ２５に送付され
る。

【００２２】アドレス制御回路２３は、ＣＰＵ等のよう
な装置からのアクセスの場合にはこれらの装置からアク
セスアドレス情報を受け取る。また、表示読み出しの場
合には、表示タイミング制御回路５から表示読み出しア
ドレス情報を受け取り、フレームメモリ１へのアクセス
アドレスを生成する。

【００２３】表示バッファ２５に読み出された表示デー
タは、表示タイミング制御回路５からの指示にしたがっ
て一定の間隔で表示部７へ出力される。

【００２４】図３を参照すると、表示タイミング制御回
路５は、クロック生成回路５１と、Ｘカウンタ５２と、
Ｙカウンタ５３と、表示比較回路５４とから構成され
る。

【００２５】クロック生成回路５１は、表示部７におい
て表示を行うためのクロック信号を生成する。クロック
生成回路５１において生成されたクロック信号は、Ｘカ
ウンタ５２およびＹカウンタ５３の同期動作用クロック
として供給される。

【００２６】Ｘカウンタ５２は、クロック生成回路５１
からのクロック信号を計数し表示部７における現在の水
平表示位置を決定する。

【００２７】Ｙカウンタ５３は、Ｘカウンタ５２からの
信号をカウントすることで表示部７における現在の垂直
表示位置を決定する。

【００２８】表示比較回路５４は、Ｘカウンタ５２とＹ
カウンタ５３とから出力される水平表示位置および垂直
表示位置とあらかじめ決められた各種タイミング値とを
比較する。この比較の結果から、水平同期信号、垂直同
期信号および現在表示部７において表示するタイミング
であるか否かを示すブランキング信号を生成し表示部７
に送出する。ブランキング信号はリフレッシュ制御回路
６にも送出され、リフレッシュ要求を抑止すべきか否か
の判断に用いられる。また、表示比較回路５４は、フレ
ームメモリ１から表示バッファ２５への表示データ読み
出しのタイミングを決定する表示読み出し要求信号とフ
レームメモリ１における格納されているデータのアドレ
スを示す表示アドレスとを生成しメモリ制御回路２に出
力する。表示比較回路５４は、表示バッファ２５から表
示部７への表示読み出しのタイミングを決定する表示出
力信号を生成しメモリ制御回路２に出力する。

【００２９】図４を参照すると、表示比較回路５４にお
いて生成されるブランキング信号５００は、水平帰線お
よび垂直帰線を消去するために用いられるものであり、
現在表示部７において表示するタイミングであるか否か
を示す。ブランキング信号５００は、垂直非表示期間Ｖ
bと垂直表示期間Ｖdとからなる。垂直表示期間Ｖdは、
水平非表示期間Ｈbと水平表示期間Ｈdとからなる。垂直
非表示期間Ｖbは、垂直帰線を消去するものであり、こ
の期間中は表示部７に表示がなされない。水平表示期間
Ｈdは画面に表示が行われている期間であり、水平非表
示期間Ｈbは画面に表示が行われない期間である。そこ
で、ブランキング信号５００を表示部７において表示ま
たは非表示のいずれの期間が行われているのかを判定す
るための信号として用いる。水平同期信号５０１は、複
数の水平同期期間Ｈsを含む。垂直同期信号５０２は表
示部７での表示開始タイミングを与える信号であり、垂
直周期Ｖの期間中に１フレームの表示が行われる。

【００３０】図５を参照すると、Ａは図４のＡを拡大し
たものである。水平同期信号５０１は表示部７での表示
開始タイミングを与える信号であり、水平周期Ｈの期間
中に１水平線の表示が行われる。表示出力信号５０３
は、表示バッファ２５から表示部７への表示データ送出
のタイミングを与える信号である。

【００３１】図６を参照すると、リフレッシュ保留回路
４はリフレッシュ保留回数を計数するカウンタ４１から
構成される。カウンタ４１は、システムリセット時に初
期化され、リフレッシュ要求回路３からのリフレッシュ
要求信号を受けるたびに１つカウントアップする。リフ
レッシュ制御回路６からの減数信号により１つカウント
ダウンされる。

【００３２】図７を参照すると、リフレッシュ制御回路
６は、リフレッシュ要求が保留されているか否かを判定
する比較器６１と、非表示期間にリフレッシュ要求信号
をメモリ制御回路２に送出させる論理回路６２とから構
成される。

【００３３】比較器６１は、リフレッシュ保留回路４か
ら送付されたリフレッシュ保留回数を０と比較し、０と
一致した場合に一致信号を論理回路６２へ送出する。

【００３４】論理回路６２は、比較器６１からの一致信
号と表示タイミング制御回路５からのブランキング信号
５００とからメモリ制御回路２へ出力するリフレッシュ
要求信号とリフレッシュ保留回路４へ出力する減数信号
とを生成する。ブランキング信号５００が水平非表示期
間Ｈbまたは垂直非表示期間Ｖbのうちのいずれかである
場合に比較器６１から一致信号が送付されると、論理回
路６２は、メモリ制御回路２へリフレッシュ要求信号
を、リフレッシュ保留回路４へ減数信号を送出する。論
理回路６２は、メモリ制御回路２からのアクノリッジ信
号を受け取るまでは待ち状態となり、リフレッシュ要求
状態を保持し続ける。アクノリッジ信号を受け取ると、
論理回路６２は、再び比較器６１からの一致信号と表示
タイミング制御回路５からのブランキング信号５００と
を用いてリフレッシュ要求の送出を実行するか否かを判
定し一連の動作を繰り返す。ブランキング信号５００
が、水平表示期間Ｈdであることを示す場合には、論理
回路６２は比較器６１から一致信号が送付されていても
リフレッシュ要求信号を送出せず、リフレッシュ要求を
抑止する働きをする。

【００３５】次に、本発明の表示装置の一実施例の動作
について図面を参照して詳細に説明する。

【００３６】図６を参照すると、リフレッシュ保留回路
４のカウンタ４１は、リフレッシュ要求回路３からリフ
レッシュ要求信号を受信すると、リフレッシュ保留回数
を１だけカウントアップする。カウンタ４１は、リフレ
ッシュ要求信号を受ける毎に保留回数をカウントアップ
し続け、この保留回数をリフレッシュ制御回路６に送出
する。

【００３７】図７を参照すると、リフレッシュ制御回路
６では、比較器６１が保留回数を受け取り、この保留回
数が０であるか否かを判定することにより、リフレッシ
ュ要求が保留されているか否かの判定を行う。保留回数
が１以上であり、リフレッシュ動作が保留されている場
合には、比較器６１は論理回路６２に一致信号を送出す
る。

【００３８】論理回路６２は、比較器６１から一致信号
を受けたとき、表示タイミング制御回路５からのブラン
キング信号が非表示期間であることを示す場合に、メモ
リ制御回路２にリフレッシュ要求信号を送出し、リフレ
ッシュ保留回路４に減数信号を送出する。論理回路６２
は、リフレッシュ要求信号が送出されると、メモリ制御
回路２からアクノリッジ信号が返るまでリフレッシュ要
求状態を保持し続ける。メモリ制御回路２からアクノリ
ッジ信号が返ってきたときには、論理回路６２は再び比
較器６１からの一致信号と表示タイミング制御回路５か
らのブランキング信号とからリフレッシュ保留回数が０
でなくかつ非表示期間であるかを判定し、リフレッシュ
要求信号と減数信号とを出力する。

【００３９】図６を参照すると、リフレッシュ保留回路
４のカウンタ４１は、減数信号を受け取ると保持されて
いるリフレッシュ保留回数を１つだけ減数する。

【００４０】図２を参照すると、リフレッシュ制御回路
６からのリフレッシュ要求は、メモリ制御回路２のアク
セス調停回路２１に送出される。アクセス調停回路２１
は、このリフレッシュ要求と、ＣＰＵ等のような装置か
らのフレームメモリ１に対するアクセス要求と、表示タ
イミング制御回路５からの表示読み出し要求とを調停す
る。このとき、ＣＰＵ等のような装置からのフレームメ
モリ１に対するアクセス要求よりリフレッシュ要求また
は表示タイミング制御回路５からの表示読み出し要求が
優先される。リフレッシュ要求と表示タイミング制御回
路５からの表示読み出し要求とは、競合することはな
い。これは、リフレッシュ要求が非表示期間に送出され
るためである。アクセス調停回路２１により調停された
要求は、データ制御回路２２、アドレス制御回路２３お
よびタイミング制御回路２４に送付される。また、アク
セス調停回路２１は、リフレッシュ制御回路６からのリ
フレッシュ要求を受け付けた場合には、リフレッシュ制
御回路６に対してアクノリッジ信号を送付しリフレッシ
ュ要求を受け付けた旨を通知する。タイミング制御回路
２４はフレームメモリ１のアクセスに必要なタイミング
を生成する。このタイミングによりアドレス制御回路２
３により生成されたフレームメモリ１のアドレスにデー
タ制御回路２２を介して要求に応じたフレームメモリ１
とのデータの書き込みまたは読み出しを行う。

【００４１】図８を参照すると、ブランキング信号７０
０はＩＢＭ−ＶＧＡ表示規格に対応するものである。Ｉ
ＢＭ−ＶＧＡ表示規格では、水平周期が約３１．７８μ
ｓｅｃであり、水平ブランキング期間は約６．３６μｓ
ｅｃ、水平表示期間は約２５．４２μｓｅｃである。

【００４２】いま、フレームメモリとして用いたＤＲＡ
Ｍのデータを保持するために１６ｍｓｅｃの間に１０２
４回のリフレッシュ動作が必要であるとすると、平均し
て１５．６２５μｓｅｃに１回のリフレッシュ動作が必
要である。メモリサイクル７０１は、従来例による水平
非表示期間中に固定回数のリフレッシュ動作を実行させ
る場合である。ＩＢＭ−ＶＧＡ表示規格では、水平周期
の期間に３回のリフレッシュ動作を起こさねばならない
ため、水平非表示期間に３回のリフレッシュ動作を常に
実行することになる。メモリサイクル７０２は、本発明
の表示装置によるメモリサイクルであり、リフレッシュ
要求回路３からのリフレッシュ要求信号は１５．６２５
μｓｅｃの周期で発生され、１水平非表示期間に２回ま
たは３回のリフレッシュ動作が実行され、１６ｍｓｅｃ
の期間でみた際には必要かつ少ない回数のリフレッシュ
回数とすることができる。

【００４３】このように、本発明の一実施例である表示
装置によれば、ブランキング信号を用いて表示期間にあ
るか否かを判定し、表示期間中である場合には表示読み
出しを優先させ、リフレッシュ要求を抑止するようにし
た。このため、表示期間中に表示読み出しのための時間
が充分に確保でき、高い表示性能が得られる。

【００４４】また、本発明によると、メモリリフレッシ
ュ要求を保留させ、この保留のリフレッシュ要求の回数
をカウンタ４１に保持させるようにした。この保留して
おいた回数のリフレッシュ動作は、非表示期間に行わせ
るようにした。このため、メモリに要求される必要最小
限の回数のリフレッシュ動作のみですむため、データ書
き込み等のようなメモリに対する他のアクセスに配分す
る時間が充分に確保でき、メモリアクセス性能が向上す
る。

【００４５】

【発明の効果】以上の説明で明らかなように、本発明に
よると、表示期間中は表示読み出し要求が優先され、メ
モリリフレッシュ要求が保留される。このため、表示期
間中に表示読み出しのための時間が充分に確保でき、高
い表示性能が得られる。

【００４６】また、本発明によると、保留しておいた回
数のメモリリフレッシュ動作が非表示期間に行われる。
これにより、リフレッシュ要求回路の要求した回数のリ
フレッシュ動作のみですむため、リフレッシュ動作が必
要最小限に抑えられる。よって、データ書き込み等のよ
うなメモリに対する他のアクセスに配分される時間が充
分に確保でき、メモリアクセス性能が向上する。

【図面の簡単な説明】

【図１】本発明の表示装置の一実施例の構成を示すブロ
ック図である。

【図２】本発明の一実施例のメモリ制御回路２の構成を
示すブロック図である。

【図３】本発明の一実施例の表示タイミング制御回路５
の構成を示すブロック図である。

【図４】本発明の一実施例の制御信号の一例を示す図で
ある。

【図５】本発明の一実施例の制御信号の一例を示す図で
ある。

【図６】本発明の一実施例のリフレッシュ保留回路４の
構成を示すブロック図である。

【図７】本発明の一実施例のリフレッシュ制御回路６の
構成を示すブロック図である。

【図８】本発明の一実施例の表示装置のメモリサイクル
を説明するための図である。

【符号の説明】

１ フレームメモリ ２ メモリ制御回路 ３ リフレッシュ要求回路 ４ リフレッシュ保留回路 ５ 表示タイミング制御回路 ６ リフレッシュ制御回路 ７ 表示部

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 フレームメモリと画面表示のための表示
   要求を生成する表示要求生成手段とデータ保持のための
   リフレッシュ要求を生成するリフレッシュ要求生成手段
   とを含み、前記表示要求と前記リフレッシュ要求とが同
   じポートを介して前記フレームメモリに送出される表示
   装置において、 前記画面表示または画面非表示のいずれの期間であるの
   かを検出する表示期間検出手段と、 前記表示期間検出手段が前記画面表示の期間であること
   を検出したときには前記リフレッシュ要求を保留する保
   留手段と、 前記表示期間検出手段が前記画面非表示の期間であるこ
   とを検出したときに前記保留手段が保留したリフレッシ
   ュ要求を順次送出するリフレッシュ要求送出手段と、 このリフレッシュ要求送出手段からのリフレッシュ要求
   に基づいて前記フレームメモリに対するリフレッシュ動
   作を実行させるメモリアクセス手段とを含み、 前記保留手段は前記リフレッシュ要求の保留回数を計数
   するカウンタを含み、 前記リフレッシュ要求送出手段は前記カウンタに格納さ
   れた保留回数分のリフレッシュ要求を順次送出するリフ
   レッシュ回数管理手段とを含むことを特徴とするの表示
   装置。