JP2595007B2 - ビデオインターフェイス装置 - Google Patents
ビデオインターフェイス装置Info
- Publication number
- JP2595007B2 JP2595007B2 JP63017096A JP1709688A JP2595007B2 JP 2595007 B2 JP2595007 B2 JP 2595007B2 JP 63017096 A JP63017096 A JP 63017096A JP 1709688 A JP1709688 A JP 1709688A JP 2595007 B2 JP2595007 B2 JP 2595007B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display data
- frame memory
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、第１の映像表示装置、例えば陰極線管ディ
スプレイ用に構成されたCRT用表示データを第２の映像
表示装置、例えば液晶表示装置用の液晶用表示データに
変換する装置（以下、ビデオインターフェイス装置とい
う）に係り、特に第２の映像表示装置の表示画面サイズ
が第１の映像表示装置の画面サイズより大きい場合に好
適なビデオインターフェイス装置に関する。
スプレイ用に構成されたCRT用表示データを第２の映像
表示装置、例えば液晶表示装置用の液晶用表示データに
変換する装置（以下、ビデオインターフェイス装置とい
う）に係り、特に第２の映像表示装置の表示画面サイズ
が第１の映像表示装置の画面サイズより大きい場合に好
適なビデオインターフェイス装置に関する。
従来、液晶表示装置として、特開昭61−174595号公報
で示されているように、CRT用表示データを液晶用表示
データに変換する装置（ビデオインターフェイス装置
が）発表されている。
で示されているように、CRT用表示データを液晶用表示
データに変換する装置（ビデオインターフェイス装置
が）発表されている。
第２はこの種のビデオイターフェイス装置を使用した
システムの概略図である。同図において、100はCRT用の
表示信号を作成するCRT表示装置、104はCRT表示装置か
ら送られてくる表示情報を可視情報として表示するCRT
ディスプレイである。101はCRT用表示データを液晶用に
変換するビデオインターフェイス装置、103はLCD（液晶
表示装置）である。102はフレームメモリである。ビデ
オインターフェイス装置は、従来のCRT表示装置に追加
するだけで、LCD（液晶表示装置）にCRT用表示データを
表示可能とする。この場合、CRT表示データとLCD用表示
データとでは、（ａ）転送スピードの相違（１画面分の
データを形成するのに要する周波数、すなわちフレーム
周波数が異なる）、（ｂ）表示データの与え方の相違
（上画面、下画面の上下２分割された画面構造のLCDで
は、上画面用表示データと下画面表示データとを同時に
与える必要があるため）等の理由により、CRT用表示デ
ータを一度メモリに書込み（ライト）、LCDの仕様に合
わせてLCD用表示データを出力するため、メモリからデ
ータを読出す（リード）。
システムの概略図である。同図において、100はCRT用の
表示信号を作成するCRT表示装置、104はCRT表示装置か
ら送られてくる表示情報を可視情報として表示するCRT
ディスプレイである。101はCRT用表示データを液晶用に
変換するビデオインターフェイス装置、103はLCD（液晶
表示装置）である。102はフレームメモリである。ビデ
オインターフェイス装置は、従来のCRT表示装置に追加
するだけで、LCD（液晶表示装置）にCRT用表示データを
表示可能とする。この場合、CRT表示データとLCD用表示
データとでは、（ａ）転送スピードの相違（１画面分の
データを形成するのに要する周波数、すなわちフレーム
周波数が異なる）、（ｂ）表示データの与え方の相違
（上画面、下画面の上下２分割された画面構造のLCDで
は、上画面用表示データと下画面表示データとを同時に
与える必要があるため）等の理由により、CRT用表示デ
ータを一度メモリに書込み（ライト）、LCDの仕様に合
わせてLCD用表示データを出力するため、メモリからデ
ータを読出す（リード）。
第３図はビデオインターフェイス装置101のメモリ102
に対するリード、ライトの行なわれ方を示す図で、横軸
が時間である。同図で、a,b,cはそれぞれ、CRT用表示の
データのライト期間,LCD用表示データを作成するための
リード期間リード、ライトを行なわない中止期間（本
来、ライト期間だが、帰線期間のCRT用表示データが無
効データのため）である。このように、CRT用表示デー
タが帰線期間の無効データを除き、リード、ライトが交
互に行なわれる。
に対するリード、ライトの行なわれ方を示す図で、横軸
が時間である。同図で、a,b,cはそれぞれ、CRT用表示の
データのライト期間,LCD用表示データを作成するための
リード期間リード、ライトを行なわない中止期間（本
来、ライト期間だが、帰線期間のCRT用表示データが無
効データのため）である。このように、CRT用表示デー
タが帰線期間の無効データを除き、リード、ライトが交
互に行なわれる。
通常、表示画面サイズはCRTとLCDとで等しい。パーソ
ナルコンピュータ、例えばアイビーエム社製IBM−PC等
では、グラフィック拡張カードを変えることにより、表
示画面サイズを簡単に変更可能で、例えば640×400（ド
ット）,640×480の表示が可能となる。そこで、LCDの表
示画面サイズ640×480を固定とし、上記二つの表示を行
なう場合、640×400モードでは、第４図に示すように80
ラインが使用されないままとなる。
ナルコンピュータ、例えばアイビーエム社製IBM−PC等
では、グラフィック拡張カードを変えることにより、表
示画面サイズを簡単に変更可能で、例えば640×400（ド
ット）,640×480の表示が可能となる。そこで、LCDの表
示画面サイズ640×480を固定とし、上記二つの表示を行
なう場合、640×400モードでは、第４図に示すように80
ラインが使用されないままとなる。
前述にしたように、上記従来技術では、液晶表示画面
サイズがCRTの画面サイズより大きい場合、LCD側に表示
可能領域（CRTの画面サイズより大きい領域）があるに
もかかわらず、有効な表示が不可能であった。
サイズがCRTの画面サイズより大きい場合、LCD側に表示
可能領域（CRTの画面サイズより大きい領域）があるに
もかかわらず、有効な表示が不可能であった。
本発明の目的は、液晶表示画面サイズがCRTの画面サ
イズより大きい場合でも、液晶表示画面全体を有効に使
用可能とするビデオインターフェイス装置を提供するこ
とにある。
イズより大きい場合でも、液晶表示画面全体を有効に使
用可能とするビデオインターフェイス装置を提供するこ
とにある。
本発明の他の目的は、ビデオインタフェース装置内の
フレームメモリに対して、外部のメモリアクセス装置に
よる読み書きを可能とすることである。
フレームメモリに対して、外部のメモリアクセス装置に
よる読み書きを可能とすることである。
上記目的を達成するために、本発明は、 第１映像表示装置からシリアルに伝送されてくる第１
表示データをフレームメモリに一旦書込んだ後、読出し
て第２映像表示装置用の第２表示データに変換して出力
するため、上記フレームメモリのアドレス発生部と、上
記第１表示データを受けるシリアル・パラレル変換部と
を有するビデオインターフェイス装置において、 上記第１映像表示装置内にある中央処理装置のアドレ
スバスと上記アドレス発生部のアドレスバスとを切替え
る第切替手段と、 上記中央処理装置のデータバスと上記シリアルパラレ
変換部の出力データバスとを切替える第２切替手段と、 上記第１および第２切替手段の切替並びに上記フレー
ムメモリのリード、ライトを制御するフレームメモリ制
御手段とを設けたことを特徴とするものである。
表示データをフレームメモリに一旦書込んだ後、読出し
て第２映像表示装置用の第２表示データに変換して出力
するため、上記フレームメモリのアドレス発生部と、上
記第１表示データを受けるシリアル・パラレル変換部と
を有するビデオインターフェイス装置において、 上記第１映像表示装置内にある中央処理装置のアドレ
スバスと上記アドレス発生部のアドレスバスとを切替え
る第切替手段と、 上記中央処理装置のデータバスと上記シリアルパラレ
変換部の出力データバスとを切替える第２切替手段と、 上記第１および第２切替手段の切替並びに上記フレー
ムメモリのリード、ライトを制御するフレームメモリ制
御手段とを設けたことを特徴とするものである。
上記フレームメモリ制御手段は、上記フレームメモリ
のリード、ライトがない中止期間に、上記中央処理装置
の上記フレームメモリのアクセスを許可する他、上記第
１表示データを上記フレームメモリへ書込むライト期間
にも、上記中央処理装置の上記フレームメモリへのアク
セスを許可するようにしてもよい。
のリード、ライトがない中止期間に、上記中央処理装置
の上記フレームメモリのアクセスを許可する他、上記第
１表示データを上記フレームメモリへ書込むライト期間
にも、上記中央処理装置の上記フレームメモリへのアク
セスを許可するようにしてもよい。
MPU等からフレームメモリに対し、リードまたはライ
トを行なう場合、第１および第２切替手段によりメモリ
アドレスにはMPU等のアドレスが選択され、メモリデー
タにはMPU等のデータバスが選択され、フレームメモリ
制御手段により、リードまたはライトが可能となるよう
にMPU等のリード制御信号、またはライト制御信号を制
御する。それによって、MPU等からフレームメモリに対
してリードまたはライトが行なえるので、LCD,CRTの画
面サイズの違いからLCD画面に空領域が生じても、この
空領域が有効に利用することが可能になる。
トを行なう場合、第１および第２切替手段によりメモリ
アドレスにはMPU等のアドレスが選択され、メモリデー
タにはMPU等のデータバスが選択され、フレームメモリ
制御手段により、リードまたはライトが可能となるよう
にMPU等のリード制御信号、またはライト制御信号を制
御する。それによって、MPU等からフレームメモリに対
してリードまたはライトが行なえるので、LCD,CRTの画
面サイズの違いからLCD画面に空領域が生じても、この
空領域が有効に利用することが可能になる。
以下、本発明の一実施例を第１図により説明する。
本実施例では、第１および第２映像表示装置の例とし
て、それぞれCRT表示装置およびLCD表示装置を挙げる。
て、それぞれCRT表示装置およびLCD表示装置を挙げる。
同図において、６は表示制御信号（表示期間信号DIS
P,垂直帰線信号VSYNC）20,ドットクロック信号DOTCK2を
受けて、各種タイミング信号（信号29,30）を作成する
基本タイミング信号発生部、２はシリアルなCRT表示デ
ータ22（DOTCK21に同期）をパラレルデータ（８ドッ
ト、１文字）に変換するシリアル・パラレル変換回路
（Ｓ→Ｐ）、４はメモリの制御信号を発生するメモリタ
イミング発生部、７はCRT表示データ27をフレームメモ
リ102に書込むためのライトアドレス信号31を発生するC
RT用ライトアドレス発生部、８はフレームメモリ102か
らデータを読出すためのリードアドレス信号32を発生す
るリードアドレス発生部、９はリード／ライト信号R/
40の値“L",“H"により、それぞれライトアドレス信号3
1またはリードアドレス信号32を選択するセレクタ、３
は信号▲▼41の値“L",“H"により、それぞれM
PUデータ26またはＳ→P2の出力データ28を選択するセレ
クタである。信号▲▼41はMPU（マイクロプロ
セッサ）がメモリ102に対し、リードまたはライトを行
なう場合、（“L"）の値をとる。５はスリー・ステート
のバッファであり、信号▲▼43の値が０の場
合、セレクタ３の出力信号34をメモリデータ45とし、信
号43の値が１の場合、信号34と信号45は非接続状態（ハ
イ・インピーダンス）とする。10は信号▲▼41
の値0,1により、それぞれMPUアドレス25またはセレクタ
９の出力信号33を選択するセレクタ、11はメモリデータ
45と信号29とからLCD用出力信号46を発生するLCD信号発
生部、１はMPUのリード制御信号▲▼22またはライ
ト制御信号▲▼23のアクティブ（“L"）期間を制御
する信号READY24を発生するREADY信号発生部である。な
お、メモリ102はSRAM（例えば日立社製HM62256）であ
る。
P,垂直帰線信号VSYNC）20,ドットクロック信号DOTCK2を
受けて、各種タイミング信号（信号29,30）を作成する
基本タイミング信号発生部、２はシリアルなCRT表示デ
ータ22（DOTCK21に同期）をパラレルデータ（８ドッ
ト、１文字）に変換するシリアル・パラレル変換回路
（Ｓ→Ｐ）、４はメモリの制御信号を発生するメモリタ
イミング発生部、７はCRT表示データ27をフレームメモ
リ102に書込むためのライトアドレス信号31を発生するC
RT用ライトアドレス発生部、８はフレームメモリ102か
らデータを読出すためのリードアドレス信号32を発生す
るリードアドレス発生部、９はリード／ライト信号R/
40の値“L",“H"により、それぞれライトアドレス信号3
1またはリードアドレス信号32を選択するセレクタ、３
は信号▲▼41の値“L",“H"により、それぞれM
PUデータ26またはＳ→P2の出力データ28を選択するセレ
クタである。信号▲▼41はMPU（マイクロプロ
セッサ）がメモリ102に対し、リードまたはライトを行
なう場合、（“L"）の値をとる。５はスリー・ステート
のバッファであり、信号▲▼43の値が０の場
合、セレクタ３の出力信号34をメモリデータ45とし、信
号43の値が１の場合、信号34と信号45は非接続状態（ハ
イ・インピーダンス）とする。10は信号▲▼41
の値0,1により、それぞれMPUアドレス25またはセレクタ
９の出力信号33を選択するセレクタ、11はメモリデータ
45と信号29とからLCD用出力信号46を発生するLCD信号発
生部、１はMPUのリード制御信号▲▼22またはライ
ト制御信号▲▼23のアクティブ（“L"）期間を制御
する信号READY24を発生するREADY信号発生部である。な
お、メモリ102はSRAM（例えば日立社製HM62256）であ
る。
本実施例では、セレクタ10が第１切替手段を構成し、
セレクタ３が第２切替手段を構成する。また、フレーム
メモリ制御手段は、READY信号発生部１、メモリタイミ
ング発生部４および基本タイミング信号発生部６から構
成される。
セレクタ３が第２切替手段を構成する。また、フレーム
メモリ制御手段は、READY信号発生部１、メモリタイミ
ング発生部４および基本タイミング信号発生部６から構
成される。
本実施例では、MPUがメモリ102に対しモードライトを
行なうのは以下の二つの期間である。
行なうのは以下の二つの期間である。
（１） メモリに対し、リード、ライトを実行していな
い期間。（例えば、帰線期間中、CRT表示データは無効
なので、データをメモリに書込まない。） （２） CRT表示データのライト期間。
い期間。（例えば、帰線期間中、CRT表示データは無効
なので、データをメモリに書込まない。） （２） CRT表示データのライト期間。
第５図は、本実施例のメモリ102に対するリード、ラ
イトの行なわれ方を示す図である。同図でMPUのアクセ
ス期間ｄをかっこ書きしたのは、MPUのアクセス要求時
に、中止期間ｃ（リード、ライトを実行していない期
間）またはCRT表示データのライト期間ａに代わって行
なわれることを意味する。
イトの行なわれ方を示す図である。同図でMPUのアクセ
ス期間ｄをかっこ書きしたのは、MPUのアクセス要求時
に、中止期間ｃ（リード、ライトを実行していない期
間）またはCRT表示データのライト期間ａに代わって行
なわれることを意味する。
次に、MPUのアクセスをCRT表示データのライトより優
先させる理由について述べる。
先させる理由について述べる。
MPUがメモリ102に対し、リード、ライオを行なう場合
（それぞれ、信号▲▼22、▲▼23を出力）、す
でにメモリ102がリードまたはライト中では、その処理
が終了するまで、MPUはウェイト状態となる。このた
め、MPUが頻繁にメモリ102をアクセスする場合には、上
記（２）の期間も利用して、MPUの処理速度を低下させ
ないようにする。ただし、この場合、MPUのリード、ラ
イトを優先するため、CRT表示データのライトができな
いという欠点があるが、通常、MPUが連続して数秒もリ
ード、ライトを行なうことはないので、LCD表示画面上
では特に問題がない。
（それぞれ、信号▲▼22、▲▼23を出力）、す
でにメモリ102がリードまたはライト中では、その処理
が終了するまで、MPUはウェイト状態となる。このた
め、MPUが頻繁にメモリ102をアクセスする場合には、上
記（２）の期間も利用して、MPUの処理速度を低下させ
ないようにする。ただし、この場合、MPUのリード、ラ
イトを優先するため、CRT表示データのライトができな
いという欠点があるが、通常、MPUが連続して数秒もリ
ード、ライトを行なうことはないので、LCD表示画面上
では特に問題がない。
以下、本実施例の動作、特にメモリ102へのリード、
ライト制御に関し具体的に述べる。
ライト制御に関し具体的に述べる。
第６図はCRT表示データのシリアル・パラレル変換
と、メモリ102に対するリード、ライト制御を示すタイ
ムチャートである。同図で、CRT表示データ27をその１
ドッド周期を示す信号DOTCK21を用い、Ｓ→P2でシフト
（同図シフト１〜シフト７）し、“１−0"から“１−7"
までの８ビット、１文字の表示データを揃え、揃ったと
ころをクロックCCLK30の立下がりで取込み、パラレルデ
ータ28とする。CRT表示データのメモリライト時は、こ
のデータ28がメモリ102に書込まれる。
と、メモリ102に対するリード、ライト制御を示すタイ
ムチャートである。同図で、CRT表示データ27をその１
ドッド周期を示す信号DOTCK21を用い、Ｓ→P2でシフト
（同図シフト１〜シフト７）し、“１−0"から“１−7"
までの８ビット、１文字の表示データを揃え、揃ったと
ころをクロックCCLK30の立下がりで取込み、パラレルデ
ータ28とする。CRT表示データのメモリライト時は、こ
のデータ28がメモリ102に書込まれる。
メモリ102に対するリード、ライトは第６図に示した
通りで、MPUのライト期間ｄはCRT表示データのライト期
間ａの代わりに行なわれた例を示す。CRT表示データの
ライト期間a,LCD表示データ用のリード期間b,MPUのライ
ト期間d,それぞれにおけるメモリ制御信号（▲▼4
2、R/40、メモリアドレス44）は同図に示す通りであ
る。MPUのライト期間ｄでは、信号▲▼41を図
のようにアクティブ（“L"）としメモリアドレス44とし
てMPUのライトアドレスを出力させる。
通りで、MPUのライト期間ｄはCRT表示データのライト期
間ａの代わりに行なわれた例を示す。CRT表示データの
ライト期間a,LCD表示データ用のリード期間b,MPUのライ
ト期間d,それぞれにおけるメモリ制御信号（▲▼4
2、R/40、メモリアドレス44）は同図に示す通りであ
る。MPUのライト期間ｄでは、信号▲▼41を図
のようにアクティブ（“L"）としメモリアドレス44とし
てMPUのライトアドレスを出力させる。
次に、CRT表示のデータのライト期間に代わり、MPUの
リード、ライトを可能とさせる信号READY24について述
べる。ここで、信号24は、MPUのリードとライトで区別
がないため、MPUのライトを例にする。
リード、ライトを可能とさせる信号READY24について述
べる。ここで、信号24は、MPUのリードとライトで区別
がないため、MPUのライトを例にする。
第７図は信号READY24のタイムチャートである。CRTラ
イト期間200ns（DOTCK21の周波数20MHzの場合）に対
し、MPUのライト制御信号▲▼23のアクティブ
（“L"）期間は最低500ns必要である（MPU8086、動作ク
ロック周波数20MHzの場合）。このため、第７図では▲
▼23の“L"を検出するための▲▼60（▲
▼23を立上りでチェック）は信号2CCLK35の周期で
発生し、▲▼23の“L"を検出後、▲▼23の“L"
期間を最低50ns保持するように、READY24を発生させて
いる。ここで、2CCLK35はCCLK30を２分周した信号であ
る。▲▼41はREADY24との関係を示すため参考
までに記した。
イト期間200ns（DOTCK21の周波数20MHzの場合）に対
し、MPUのライト制御信号▲▼23のアクティブ
（“L"）期間は最低500ns必要である（MPU8086、動作ク
ロック周波数20MHzの場合）。このため、第７図では▲
▼23の“L"を検出するための▲▼60（▲
▼23を立上りでチェック）は信号2CCLK35の周期で
発生し、▲▼23の“L"を検出後、▲▼23の“L"
期間を最低50ns保持するように、READY24を発生させて
いる。ここで、2CCLK35はCCLK30を２分周した信号であ
る。▲▼41はREADY24との関係を示すため参考
までに記した。
次に、READY24の生成回路について述べる。
第８図はREADY信号発生部１の詳細ブロック図であ
る。50は▲▼22と▲▼23とを入力とするNAND回
路、51はMPUがメモリ102をアクセスする場合にアクティ
ブとなる信号62を出力するデコーダ回路、60は信号62,D
OTCK21およびCCLK30から▲▼60を生成する▲
▼発生部、53は信号63の“H"を▲
▼60の立上りで検出するフリップフロップ、54は信号62
とDOTCK21とからREADY24と信号61（フリップフロップ62
へのクリア信号）とを生成するタイミング信号発生部で
ある。
る。50は▲▼22と▲▼23とを入力とするNAND回
路、51はMPUがメモリ102をアクセスする場合にアクティ
ブとなる信号62を出力するデコーダ回路、60は信号62,D
OTCK21およびCCLK30から▲▼60を生成する▲
▼発生部、53は信号63の“H"を▲
▼60の立上りで検出するフリップフロップ、54は信号62
とDOTCK21とからREADY24と信号61（フリップフロップ62
へのクリア信号）とを生成するタイミング信号発生部で
ある。
以下、本実施例の効果について述べる。
（１） MPUがフレームメモリ102に対するアクセスを可
能とするため、液晶表示画面サイズがCRTの画面サイズ
より大きい領域に、有効な表示（カレンダー表示、通信
メッセージの表示、周辺装置のエラー表示、キーボード
のファンクション機能表示等を行なうことが可能であ
る。また、CRT表示画面と１対１に対応する液晶表示領
域にも、MPUからのデータを表示可能である。
能とするため、液晶表示画面サイズがCRTの画面サイズ
より大きい領域に、有効な表示（カレンダー表示、通信
メッセージの表示、周辺装置のエラー表示、キーボード
のファンクション機能表示等を行なうことが可能であ
る。また、CRT表示画面と１対１に対応する液晶表示領
域にも、MPUからのデータを表示可能である。
なお、MPUのメモリアクセスを、帰線期間（メモリに
リード、ライトを実行していない期間）だけでなく、CR
T表示データのライト期間でも可能としたため、MPUのウ
ェイト時間を短くし、処理速度の低下を防ぐ効果があ
る。
リード、ライトを実行していない期間）だけでなく、CR
T表示データのライト期間でも可能としたため、MPUのウ
ェイト時間を短くし、処理速度の低下を防ぐ効果があ
る。
（２） 本実施例をLSI化した場合、上記（１）の使用
法以外に、モードの設定により次の２通りの使用が可能
で、LSIの汎用性を高める効果がある。
法以外に、モードの設定により次の２通りの使用が可能
で、LSIの汎用性を高める効果がある。
（ａ） 本回路のCRT表示データの書込みを禁止するこ
とにより、ポータブルパーソナルコンピュータ等の内部
のシステムバスに直結するLCDコントローラとして使用
することができる。
とにより、ポータブルパーソナルコンピュータ等の内部
のシステムバスに直結するLCDコントローラとして使用
することができる。
（ｂ） MPUのメモリアクセスを禁止することにより、
従来のビデオインターフェイス装置として使用すること
ができる。
従来のビデオインターフェイス装置として使用すること
ができる。
本発明によれば、MPU等により、フレームメモリに対
し、リード、ライトが可能となるため、液晶表示画面サ
イズがCRTの画面サイズより大きい場合においても、液
晶表示画面の全体を有効に利用することが可能になる。
し、リード、ライトが可能となるため、液晶表示画面サ
イズがCRTの画面サイズより大きい場合においても、液
晶表示画面の全体を有効に利用することが可能になる。
また、ビデオインターフェース装置内のフレームメモ
リに対して、外部のメモリアクセス装置による読み書き
が可能になる。
リに対して、外部のメモリアクセス装置による読み書き
が可能になる。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明のビデオインターフェイス装置を使用するシステ
ムの概略図、第３図と第４図はそれぞれ従来方法による
メモリに対するリード、ライトのタイムチャート,CRTと
LCDの表示のされ方を示した説明図、第５図は実施例に
よるメモリに対するリード、ライトのタイムチャート、
第６図と第７図は実施例を説明するためのタイミングチ
ャート、第８図は第１図中のREADY信号発生部のブロッ
ク図である。 １……READY信号発生部 ２……シリアル・パラレル変換部（Ｓ→Ｐ） 3,10……セレクタ ４……メモリタイミング発生部 ６……基本タイミング信号発生部 7,8……アドレス発生部 101……ビデオインターフェイス装置 102……フレームメモリ
本発明のビデオインターフェイス装置を使用するシステ
ムの概略図、第３図と第４図はそれぞれ従来方法による
メモリに対するリード、ライトのタイムチャート,CRTと
LCDの表示のされ方を示した説明図、第５図は実施例に
よるメモリに対するリード、ライトのタイムチャート、
第６図と第７図は実施例を説明するためのタイミングチ
ャート、第８図は第１図中のREADY信号発生部のブロッ
ク図である。 １……READY信号発生部 ２……シリアル・パラレル変換部（Ｓ→Ｐ） 3,10……セレクタ ４……メモリタイミング発生部 ６……基本タイミング信号発生部 7,8……アドレス発生部 101……ビデオインターフェイス装置 102……フレームメモリ
Claims (4)
- 【請求項１】第１の経路から入力される第１の形式を有
する表示データを、フレームメモリに書き込み、第２の
形式を有する表示データとして第２の経路から出力する
ために前記フレームメモリから読み出す、書き込み／読
み出しアドレスを発生するアドレス発生部を備えたビデ
オインターフェイス装置において、 第３の経路で入出力されるデータを前記フレームメモリ
に読み書きするために第４の経路から入力されるアドレ
スと、前記書き込み／読み出しアドレスとを切り替える
アドレス切り替え手段と、 前記第１の形式を有する表示データと前記第３の経路で
入出力されるデータとを切り替えるデータ切り替え手段
と、 前記アドレス切り替え手段と、前記データ切り替え手段
と、前記フレームメモリの読み書きとを制御するフレー
ムメモリ制御手段と を設けたことを特徴とするビデオインターフェイス装
置。 - 【請求項２】前記フレームメモリ制御手段は、 前記フレームメモリへ行う前記第１の形式を有する表示
データの書き込みと、前記第２の形式を有する表示デー
タを生成するため前記フレームメモリへ行う読み出しと
行わない期間に、前記第３の経路から入出力されるデー
タと前記第４の経路から入力されるアドレスとを用いた
前記フレームメモリへのアクセスを許可する請求項１記
載のビデオインターフェイス装置。 - 【請求項３】前記フレームメモリ制御手段は、 前記フレームメモリへ行う前記第１の形式を有する表示
データの書き込み期間に、前記第３の経路から入出力さ
れるデータと前記第４図の経路から入力されるアドレス
とを用いた前記フレームメモリへのアクセスを許可する
請求項２記載のビデオインターフェイス装置。 - 【請求項４】第１のフォーマットを有する表示データを
フレームメモリに書き込み、前記フレームメモリから読
みだし第２のフォーマットを有する表示データを出力す
るための、アドレス生成回路と表示データ制御回路とを
有し、 前記アドレス生成回路の出力と外部のメモリアクセス回
路が出力するアドレスとを切り替えるアドレス切り替え
回路と、 前記表示データ制御回路の出力するデータと前記メモリ
アクセス回路が入出力するデータとを切り替えるデータ
バス切り替え回路とを備え、 前記メモリアクセス回路による前記フレームメモリへの
書き込み／読みだしを許可するビデオインターフェイス
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017096A JP2595007B2 (ja) | 1988-01-29 | 1988-01-29 | ビデオインターフェイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017096A JP2595007B2 (ja) | 1988-01-29 | 1988-01-29 | ビデオインターフェイス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01193783A JPH01193783A (ja) | 1989-08-03 |
| JP2595007B2 true JP2595007B2 (ja) | 1997-03-26 |
Family
ID=11934472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017096A Expired - Lifetime JP2595007B2 (ja) | 1988-01-29 | 1988-01-29 | ビデオインターフェイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595007B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220386A (ja) * | 1984-04-17 | 1985-11-05 | 三菱電機株式会社 | フレ−ムメモリアクセス方式 |
| JPH0659106B2 (ja) * | 1985-03-04 | 1994-08-03 | 凸版印刷株式会社 | ビデオ画像処理装置 |
| JPH084340B2 (ja) * | 1985-08-07 | 1996-01-17 | セイコーエプソン株式会社 | インタ−フエイス装置 |
| JPS62263781A (ja) * | 1986-05-09 | 1987-11-16 | Matsushita Electric Ind Co Ltd | 高品位テレビジヨン受信装置 |
| JPH0782306B2 (ja) * | 1986-05-30 | 1995-09-06 | 株式会社日立製作所 | ビデオインターフェース方法及び装置 |
-
1988
- 1988-01-29 JP JP63017096A patent/JP2595007B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01193783A (ja) | 1989-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0863135A (ja) | 情報処理装置 | |
| JPH084340B2 (ja) | インタ−フエイス装置 | |
| US4924432A (en) | Display information processing apparatus | |
| JP2595007B2 (ja) | ビデオインターフェイス装置 | |
| CN115101025B (zh) | 一种支持虚拟帧缓冲的lcd控制电路及其控制方法 | |
| JP2687986B2 (ja) | 表示装置 | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| US5197119A (en) | External synchronism control circuit | |
| JPS63131176A (ja) | 画像表示装置 | |
| JP2000181416A (ja) | 表示制御装置および方法 | |
| JP2506959B2 (ja) | 表示デ―タ処理装置 | |
| JP3124166B2 (ja) | Ｖｒａｍの表示アドレス演算回路 | |
| US7030849B2 (en) | Robust LCD controller | |
| JPH09292244A (ja) | 車両用ナビゲーション装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH0916142A (ja) | 表示装置 | |
| JP2606474B2 (ja) | パネルディスプレイ制御装置 | |
| JPS60218131A (ja) | 表示装置 | |
| JPH0683282A (ja) | 表示制御装置 | |
| JPS60158488A (ja) | 液晶表示方式 | |
| JPH04141724A (ja) | 表示信号変換装置 | |
| JPH04158464A (ja) | メモリ制御装置 | |
| JPH05265425A (ja) | テキスト画面グラフィックコントローラ |