JPH01193783A - ビデオインターフェイス装置 - Google Patents
ビデオインターフェイス装置Info
- Publication number
- JPH01193783A JPH01193783A JP63017096A JP1709688A JPH01193783A JP H01193783 A JPH01193783 A JP H01193783A JP 63017096 A JP63017096 A JP 63017096A JP 1709688 A JP1709688 A JP 1709688A JP H01193783 A JPH01193783 A JP H01193783A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- mpu
- data
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000725 suspension Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 206010021033 Hypomenorrhoea Diseases 0.000 description 1
- 241000237503 Pectinidae Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000020637 scallop Nutrition 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、第１の映像表示装置、例えば陰極線管デイス
プレィ用に構成されたＣＲＴ用表示データを第２の映像
表示装置、例えば液晶表示装置用の液晶用表示データに
変換する装置（以下、ビデオインターフェイス装置とい
う）に係り、特に第２の映像表示装置の表示画面サイズ
が第１の映像表示装置の画面サイズより大きい場合に好
適なビデオインターフェイス装置に関する。
プレィ用に構成されたＣＲＴ用表示データを第２の映像
表示装置、例えば液晶表示装置用の液晶用表示データに
変換する装置（以下、ビデオインターフェイス装置とい
う）に係り、特に第２の映像表示装置の表示画面サイズ
が第１の映像表示装置の画面サイズより大きい場合に好
適なビデオインターフェイス装置に関する。
従来、液晶表示装置として、特開昭６１−１７４５９５
号公報で示されているように、 ＣＲＴ用表不表示デー
タ晶用表示データに変換する装置（ビデオインターフェ
イス装置）が発表されている。
号公報で示されているように、 ＣＲＴ用表不表示デー
タ晶用表示データに変換する装置（ビデオインターフェ
イス装置）が発表されている。
第２図はこの檻のビデオインターフェイス装置を使用し
たシステムの概略図である。同図において、１００はＣ
ＲＴ用の表示信号を作成するＣＲ７表示装置、１０４は
ＣＲ７表示装置から送られてくる表示情報を可視情報と
して表示するＣＲＴデイスプレィである。１０１はＣＲ
Ｔ用表不表示データ晶用に変換するビデオインターフェ
イス装置、１０３はＬＣＤ（液晶表示装置）である。１
０２はフレームメモリである。ビデオインターフェイス
装置は、従来のＣＲ７表示装置に追加するだけで、ＬＣ
Ｄ（液晶表示装置）にＣＲＴ用表不表示データ示可能と
する。この場合、ＣＲＴ用表不表示データＣＤ用表示デ
ータとでは、（、）転送スピードの相違（１画面分のデ
ータを形成するのに要する周波数、すなわちフレーム周
波数が異なる） 、 （ｈ１表示デアタの与え方の相違
（上画面、下画面の上下２分割された画面構成のＬＣＤ
では、上画面用表示データと下画面用表示データとを同
時に与える必要があるため）等の理由により、ＣＲＴ用
表不表示データ度メモリに書込み（ライト）、ＬＣＤの
仕様に合わせてＬＣＤ用表示データを出力するため、メ
モリからデータを読出す（リ − ド ） 。
たシステムの概略図である。同図において、１００はＣ
ＲＴ用の表示信号を作成するＣＲ７表示装置、１０４は
ＣＲ７表示装置から送られてくる表示情報を可視情報と
して表示するＣＲＴデイスプレィである。１０１はＣＲ
Ｔ用表不表示データ晶用に変換するビデオインターフェ
イス装置、１０３はＬＣＤ（液晶表示装置）である。１
０２はフレームメモリである。ビデオインターフェイス
装置は、従来のＣＲ７表示装置に追加するだけで、ＬＣ
Ｄ（液晶表示装置）にＣＲＴ用表不表示データ示可能と
する。この場合、ＣＲＴ用表不表示データＣＤ用表示デ
ータとでは、（、）転送スピードの相違（１画面分のデ
ータを形成するのに要する周波数、すなわちフレーム周
波数が異なる） 、 （ｈ１表示デアタの与え方の相違
（上画面、下画面の上下２分割された画面構成のＬＣＤ
では、上画面用表示データと下画面用表示データとを同
時に与える必要があるため）等の理由により、ＣＲＴ用
表不表示データ度メモリに書込み（ライト）、ＬＣＤの
仕様に合わせてＬＣＤ用表示データを出力するため、メ
モリからデータを読出す（リ − ド ） 。
第３図はビデオインターフェイス装置１０１のメモリ１
０２に対するリード、ライトの行なわれ方を示す図で、
横軸が時間である。同図で、α＋ｂ＋ｃはそれぞれ、Ｃ
ＲＴ用表不表示データイト期間。
０２に対するリード、ライトの行なわれ方を示す図で、
横軸が時間である。同図で、α＋ｂ＋ｃはそれぞれ、Ｃ
ＲＴ用表不表示データイト期間。
ＬＣＤ用表示データを作成するためのリード期間リード
、ライトを行なわない中止期間（本来、ライト期間だが
、帰線期間のＣＲＴ用表不表示データ効データのため）
である。このように、 ＣＲＴ用表不表示データ線期間
の無効データを除き、リード、ライトが交互に行なわれ
る。
、ライトを行なわない中止期間（本来、ライト期間だが
、帰線期間のＣＲＴ用表不表示データ効データのため）
である。このように、 ＣＲＴ用表不表示データ線期間
の無効データを除き、リード、ライトが交互に行なわれ
る。
通常、表示画面サイズはＣＲＴとＬＣＤとで等しい。
パーソナルコンピュータ、例えばアイビーエム社製ＩＢ
Ｍ −ＰＣ等では、グラフィック拡張カードを変えるこ
とにより、表示画面サイズを簡単に変更可能で、例えば
６４０Ｘ４００ （ドツト） 、 ６４０ Ｘ ４８０
の表示が可能となる。そこで、ＬＣＤの表示画面サイズ
６４０ Ｘ ４８０を固定とし、上記二つの表示を行な
う場合、６４０ Ｘ ４００モードでは、第４図に示す
ように８０ラインが使用されないままとなる。
Ｍ −ＰＣ等では、グラフィック拡張カードを変えるこ
とにより、表示画面サイズを簡単に変更可能で、例えば
６４０Ｘ４００ （ドツト） 、 ６４０ Ｘ ４８０
の表示が可能となる。そこで、ＬＣＤの表示画面サイズ
６４０ Ｘ ４８０を固定とし、上記二つの表示を行な
う場合、６４０ Ｘ ４００モードでは、第４図に示す
ように８０ラインが使用されないままとなる。
前述したように、上記従来技術では、液晶表示画面サイ
ズがＣＲＴの画面サイズより大きい場合、ＬＣＤ側に表
示可能領域（ｃＲｒの画面サイズより大きい領域）があ
るにもかかわらず、有効な表示が不可能であった。
ズがＣＲＴの画面サイズより大きい場合、ＬＣＤ側に表
示可能領域（ｃＲｒの画面サイズより大きい領域）があ
るにもかかわらず、有効な表示が不可能であった。
本発明の目的は、液晶表示画面サイズがＣＲＴの画面サ
イズより大きい場合でも、液晶表示画面全体を有効に使
用可能とするビデオインターフェイス装置を提供するこ
とにおる。
イズより大きい場合でも、液晶表示画面全体を有効に使
用可能とするビデオインターフェイス装置を提供するこ
とにおる。
上記目的を達成するために１本発明は、第１映像表示装
置からシリアルに伝送されてくる第１表示データをフレ
ームメモリに一旦書込んだ後、読出して第２映像表示装
置用の第２表示データに変換して出力するため、上記フ
レームメモリのアドレス発生部と、上記第１表示データ
を受けるシリアル・パラレル変換部とを有するビデオイ
ンターフェイス装置において、 上記第１映像表示装置内にある中央処理装置のアドレス
バスと上記アドレス発生部のアドレスバスとを切替える
第１切替手段と、 上記中央処理装置のデータバスと上記シリアル・パラレ
ル変換部の出力データバスとを切替える第２切替手段と
、 上記第１および第２切替手段の切替並びに上記フレーム
メモリのリード、ライトを制御するフレームメモリ制御
手段とを設けたことを可能にするものである。
置からシリアルに伝送されてくる第１表示データをフレ
ームメモリに一旦書込んだ後、読出して第２映像表示装
置用の第２表示データに変換して出力するため、上記フ
レームメモリのアドレス発生部と、上記第１表示データ
を受けるシリアル・パラレル変換部とを有するビデオイ
ンターフェイス装置において、 上記第１映像表示装置内にある中央処理装置のアドレス
バスと上記アドレス発生部のアドレスバスとを切替える
第１切替手段と、 上記中央処理装置のデータバスと上記シリアル・パラレ
ル変換部の出力データバスとを切替える第２切替手段と
、 上記第１および第２切替手段の切替並びに上記フレーム
メモリのリード、ライトを制御するフレームメモリ制御
手段とを設けたことを可能にするものである。
上記フレームメモリ制御手段は、上記フレームメモリの
リード、ライトがない中止期間に、上記中央処理装置の
上記フレームメモリへのアクセスを許可する他、上記第
１表示データを上記フレ−ムメモリへ書込むライト期間
にも、上記中央処理装置の上記フレームメモリへのアク
セスを許可するようにしてもよい。
リード、ライトがない中止期間に、上記中央処理装置の
上記フレームメモリへのアクセスを許可する他、上記第
１表示データを上記フレ−ムメモリへ書込むライト期間
にも、上記中央処理装置の上記フレームメモリへのアク
セスを許可するようにしてもよい。
ＭＰＵ等からフレームメモリに対し、リードまたはライ
トを行なう場合、第１および第２切替手段によりメモリ
アドレスにはＭＰＵ等のアドレスが選択され、メモリデ
ータにはＭＰＵ等のデータバスが選択され、フレームメ
モリ制御手段により、リードまたはライトが可能となる
ようにＭＰＵ等のリード制御信号、またはライト制御信
号を制御する。
トを行なう場合、第１および第２切替手段によりメモリ
アドレスにはＭＰＵ等のアドレスが選択され、メモリデ
ータにはＭＰＵ等のデータバスが選択され、フレームメ
モリ制御手段により、リードまたはライトが可能となる
ようにＭＰＵ等のリード制御信号、またはライト制御信
号を制御する。
それによって、ＭＰＵ等からフレームメモリに対してリ
ードまたはライトが行なえるので、ＬＣＤ 。
ードまたはライトが行なえるので、ＬＣＤ 。
ＣＲＴの画面サイズの違いからＬＣＤ画面に空領域が生
じても、この空領域を有効に利用することが可能になる
。
じても、この空領域を有効に利用することが可能になる
。
以下、本発明の一実施例を第１図により説明する。
本実施例では、第１および第２映像表示装置の例として
、それぞれＣＲ７表示装置およびＬＣＤ表示装置を挙げ
る。
、それぞれＣＲ７表示装置およびＬＣＤ表示装置を挙げ
る。
同図において、６は表示制御信号（表示期間信号ＤＩＳ
Ｐ 、垂直帰線信号ｙｓｙｙｃ ） ２０ 、ドツトク
ロック信号１）ＯＴＣＫ２を受けて、各糧タイミング信
号（信号２９．３０ ）を作成する基本タイミング信号
発生部、２はシリアルなＣＲ７表示データ２２ （ｎｏ
ｒｃｘ２１に同期）をパラレルデータ（８ドツト、１文
字）に変換するシリアル・パラレル変換回路（５−＋ｐ
）、４はメモリの制御信号を発生するメモリタイミン
グ発生部、７はＣＲ７表示データ２７をフレームメモリ
１０２に書込むためのライトアドレス信号６１を発生す
るＣＲＴ用ライうアドレス発生部、８はフレームメモリ
１０２からデータを読出すためのリードアドレス信号３
２を発生するリードアドレス発生部、９はリード／ライ
ト信号Ｒ／Ｗ４０の値”Ｌ”、°Ｈ°により、それぞれ
ライトアドレス信号３１またはリードアドレス信号３２
を選択するセレクタ、３は信号ＭＡＤＲ４１の値°Ｌ”
、。Ｈ”により、それぞれＭＰＵデータ２６マたはＳ−
＋Ｐ２の出力データ２８を選択するセレクタである。信
号ＭＡＤＲ４１はＭＰＵ （マイクロプロセッサ）がメ
モリ１０２に対し、リードまたはライトを行なう場合、
（”Ｌ“）の値をとる。５はスリー・ステートのバッフ
ァであり、信号ＢＵＳＥ ４５の値が００場合、セレク
タ３の出力信号３４をメモリデータ４５とし、信号４３
の値が１の場合、信号６４と信号４５とは非接続状態（
ハイ・インピーダンス）とする、１０は信号ＭＡＤＲ４
１の値０，１により、それぞれＭＰＵアドレス２５マた
はセレクタ９の出力信号易を選択するセレクタ、１１は
メモリデータ４５と信号２９とからＬＣＤ用出力信号４
６を発生するＬＣＤ信号発生部、１はＭＰＵのリード制
御信号ＲＤ ２２またはライト制御信号ＦＴ２３のアク
ティブ（°Ｌ”）期間を制御する信号ＲＥＡＤＹ ２４
を発生するＲＥＡＤＹ信号発生部である。なお、メモリ
１０２はＳＲＡＭ（例えば日立社製ＨＭ６２２５６）で
ある。
Ｐ 、垂直帰線信号ｙｓｙｙｃ ） ２０ 、ドツトク
ロック信号１）ＯＴＣＫ２を受けて、各糧タイミング信
号（信号２９．３０ ）を作成する基本タイミング信号
発生部、２はシリアルなＣＲ７表示データ２２ （ｎｏ
ｒｃｘ２１に同期）をパラレルデータ（８ドツト、１文
字）に変換するシリアル・パラレル変換回路（５−＋ｐ
）、４はメモリの制御信号を発生するメモリタイミン
グ発生部、７はＣＲ７表示データ２７をフレームメモリ
１０２に書込むためのライトアドレス信号６１を発生す
るＣＲＴ用ライうアドレス発生部、８はフレームメモリ
１０２からデータを読出すためのリードアドレス信号３
２を発生するリードアドレス発生部、９はリード／ライ
ト信号Ｒ／Ｗ４０の値”Ｌ”、°Ｈ°により、それぞれ
ライトアドレス信号３１またはリードアドレス信号３２
を選択するセレクタ、３は信号ＭＡＤＲ４１の値°Ｌ”
、。Ｈ”により、それぞれＭＰＵデータ２６マたはＳ−
＋Ｐ２の出力データ２８を選択するセレクタである。信
号ＭＡＤＲ４１はＭＰＵ （マイクロプロセッサ）がメ
モリ１０２に対し、リードまたはライトを行なう場合、
（”Ｌ“）の値をとる。５はスリー・ステートのバッフ
ァであり、信号ＢＵＳＥ ４５の値が００場合、セレク
タ３の出力信号３４をメモリデータ４５とし、信号４３
の値が１の場合、信号６４と信号４５とは非接続状態（
ハイ・インピーダンス）とする、１０は信号ＭＡＤＲ４
１の値０，１により、それぞれＭＰＵアドレス２５マた
はセレクタ９の出力信号易を選択するセレクタ、１１は
メモリデータ４５と信号２９とからＬＣＤ用出力信号４
６を発生するＬＣＤ信号発生部、１はＭＰＵのリード制
御信号ＲＤ ２２またはライト制御信号ＦＴ２３のアク
ティブ（°Ｌ”）期間を制御する信号ＲＥＡＤＹ ２４
を発生するＲＥＡＤＹ信号発生部である。なお、メモリ
１０２はＳＲＡＭ（例えば日立社製ＨＭ６２２５６）で
ある。
本実施例では、セレクタ１０が第１切替手段を構成し、
セレクタ３が第２切替手段を構成する。また、フレーム
メモリ制御手段は、 ＲＥＡＤＹ信号発生信号発生上１
タイミング発生部４および基本タイミンク信号発生部６
から構成される。
セレクタ３が第２切替手段を構成する。また、フレーム
メモリ制御手段は、 ＲＥＡＤＹ信号発生信号発生上１
タイミング発生部４および基本タイミンク信号発生部６
から構成される。
本実施例では、ＭＰＵがメモリ１０２に対しリード、ラ
イトを行なうのは以下の二つの期間である。
イトを行なうのは以下の二つの期間である。
（１） メモリに対し、リード、ライトを実行してい
ない期間。（例えば、帰線期間中、 ＣＲ７表示データ
は無効なので、データをメモリに書込まない。） （２＋ ＣＲ７表示データのライト期間。
ない期間。（例えば、帰線期間中、 ＣＲ７表示データ
は無効なので、データをメモリに書込まない。） （２＋ ＣＲ７表示データのライト期間。
第５図は、本実施例のメモリ１０２に対するリード、ラ
イトの行なわれ方を示す図である。同図でＭＰＵ （１
）アクセス期間ｄをかっこ書きしたのは。
イトの行なわれ方を示す図である。同図でＭＰＵ （１
）アクセス期間ｄをかっこ書きしたのは。
ＭＰＵのアクセス要求時に、中止期間Ｃ（リード。
ライトを実行していない期間）またはＣＲ７表示データ
のライト期間αに代わって行なわれることを意味する。
のライト期間αに代わって行なわれることを意味する。
次ニ、ＭＰＵのアクセスをＣＲ７表示データのライトよ
り優先させる理由について述べる。
り優先させる理由について述べる。
ＭＰＵがメモリ１０２に対し、リード、ライトを行なう
場合（それぞれ、信号π２２． ＷＴ２３を出力）。
場合（それぞれ、信号π２２． ＷＴ２３を出力）。
すでにメモリ１０２がリードまたはライト中では、その
処理が終了するまで、ＭＰＵはウェイト状態となる。こ
のため、ＭＰＵが頻繁にメモリ１０２をアクセスする場
合には、上記（２）の期間も利用して。
処理が終了するまで、ＭＰＵはウェイト状態となる。こ
のため、ＭＰＵが頻繁にメモリ１０２をアクセスする場
合には、上記（２）の期間も利用して。
ＭＰＵの処理速度を低下させないようにする。ただし、
この場合、ＭＰＵのリード、ライトを優先するため、Ｃ
Ｒ７表示データのライトができないという欠点があるが
、通常、ＭＰＵが連続して数秒もリード、ライトを行な
うことはないので、ＬＣＤ表示画面上では特に問題がな
い。
この場合、ＭＰＵのリード、ライトを優先するため、Ｃ
Ｒ７表示データのライトができないという欠点があるが
、通常、ＭＰＵが連続して数秒もリード、ライトを行な
うことはないので、ＬＣＤ表示画面上では特に問題がな
い。
以下、本実施例の動作、特にメモリ１０２へのリード、
ライト制御に関し具体的に述べる。
ライト制御に関し具体的に述べる。
第６図はＣＲ７表示データのシリアル・パラレル変換と
、メモリ１０２に対するリード、ライト制御を示すタイ
ムチャートである。同図で、ＣＲ７表示データ２７をそ
の１ドツト周期を示す信号ＤＯＴ ＣＫ２１を用い、Ｓ
−＋Ｐ２でシフト（同図シフト１〜シフト７）し、°１
−０°から”１−７°までの８ビツト、１文字の表示デ
ータを揃え、揃ったところをクロックＣＣＬＫ ３０の
立下りで取込み、パラレルデータ２８とする。ＣＲ７表
示データのメモリライト時は、このデータ２８がメモリ
１０２に書込まれる。
、メモリ１０２に対するリード、ライト制御を示すタイ
ムチャートである。同図で、ＣＲ７表示データ２７をそ
の１ドツト周期を示す信号ＤＯＴ ＣＫ２１を用い、Ｓ
−＋Ｐ２でシフト（同図シフト１〜シフト７）し、°１
−０°から”１−７°までの８ビツト、１文字の表示デ
ータを揃え、揃ったところをクロックＣＣＬＫ ３０の
立下りで取込み、パラレルデータ２８とする。ＣＲ７表
示データのメモリライト時は、このデータ２８がメモリ
１０２に書込まれる。
メモリ１０２に対するリード、ライトは第６図に示した
通りで、ＭＰＵのライト期間ｄはＣＲ７表示データのラ
イト期間αの代わりに行なわれた例を示す。ＣＲ７表示
データのライト期間α、 ＬＣＤ表示データ用のリード
期間Ａ 、 ＭＰＵのライト期間ｄ、それぞれにおける
メモリ制御信号（７丁４２．Ｒ／Ｆ４０、メモリアドレ
ス４４）は同図に示す通りでおる。
通りで、ＭＰＵのライト期間ｄはＣＲ７表示データのラ
イト期間αの代わりに行なわれた例を示す。ＣＲ７表示
データのライト期間α、 ＬＣＤ表示データ用のリード
期間Ａ 、 ＭＰＵのライト期間ｄ、それぞれにおける
メモリ制御信号（７丁４２．Ｒ／Ｆ４０、メモリアドレ
ス４４）は同図に示す通りでおる。
ＭＰＵのライト期間ｄでは、信号ＭＡＤＲ４１を図のよ
うにアクティブ（”Ｌ”）としメモリアドレス４４とし
てＭＰＵのライトアドレスを出力させる。
うにアクティブ（”Ｌ”）としメモリアドレス４４とし
てＭＰＵのライトアドレスを出力させる。
次に、ＣＲ７表示データのライト期間に代わり、ＭＰＵ
のリード、ライトを可能とさせる信号ＲＥＡＤＹ２４に
ついて述べる。ここで、信号２４は、 ＭＰＵのリード
とライトで区別がないため、 ＭＰＵのライトを例にす
る。
のリード、ライトを可能とさせる信号ＲＥＡＤＹ２４に
ついて述べる。ここで、信号２４は、 ＭＰＵのリード
とライトで区別がないため、 ＭＰＵのライトを例にす
る。
第７図は信号ＲＥＡＤＹ ２４のタイムチャートである
。 ＣＲＴライト期間２００ ｎｓ （ＤＯＴＣＫ ２
１の周波数２（］ＭＨｚの場合）に対し、ＭＰＵのライ
ト制御信号ＷＴ ２３のアクティブ（“Ｌｏ）期間は最
低５００ｎｔ必要である（ ｘｐｖ ５ｏｓ６．動作ク
ロック周波数２０Ｍｆｆｚの場合）。このため、第７図
ではＦＴ２５の＠Ｌ”を検出するためのｐｔｎｙｘｓ
６ｏ （ｗｒｒ ２３を立上りでチエツク）は信号２
ＣＣＬＫ ３５の周期で発生し、ＦＴ２５の＠Ｌ′を検
出後、ＷＴ２５の＠五〇期間を最低５００１保持するよ
うに、ＲＥＡＤＹ ２４を発生させている。
。 ＣＲＴライト期間２００ ｎｓ （ＤＯＴＣＫ ２
１の周波数２（］ＭＨｚの場合）に対し、ＭＰＵのライ
ト制御信号ＷＴ ２３のアクティブ（“Ｌｏ）期間は最
低５００ｎｔ必要である（ ｘｐｖ ５ｏｓ６．動作ク
ロック周波数２０Ｍｆｆｚの場合）。このため、第７図
ではＦＴ２５の＠Ｌ”を検出するためのｐｔｎｙｘｓ
６ｏ （ｗｒｒ ２３を立上りでチエツク）は信号２
ＣＣＬＫ ３５の周期で発生し、ＦＴ２５の＠Ｌ′を検
出後、ＷＴ２５の＠五〇期間を最低５００１保持するよ
うに、ＲＥＡＤＹ ２４を発生させている。
ここで、２ ＣＣＬＫ ３５はＣＣＬＫ３０を２分周し
た信号である。ＭＡＤＲ４１はＲＥＡＤＹ ２４との関
係を示すため参考までに記した。
た信号である。ＭＡＤＲ４１はＲＥＡＤＹ ２４との関
係を示すため参考までに記した。
次に、ＲＥＡＤＹ ２４の生成回路について述べる。
第８図はＲＥＡＤＹ信号発生部１の詳細ブロック図であ
る。５０はＲＤ ２２とＦ７”２３とを入力とするＮＡ
ＮＤ回路、５１はＭＰＵがメモリ１０２をアクセスする
場合にアクティブとなる信号６２を出力するデコーダ回
路、６０は信号６２ 、 ＤＯＴＣＫ２’ＩおよびＣＣ
ＬＫ５０からＲＤＹＥＮ ６０を生成するＲＤＹＥＮ発
生部、５３は信号６３の１Ｈ″をＲＤＹＥＮ ６０の立
上りで検出するフリップフロップ、５４は信号６２とＤ
ＯＴＣＫ ２１とからＲＥＡＤＹ ２４と信号６１（フ
リップフロップ６２へのクリア信号）とを生成するタイ
ミング信号発生部である。
る。５０はＲＤ ２２とＦ７”２３とを入力とするＮＡ
ＮＤ回路、５１はＭＰＵがメモリ１０２をアクセスする
場合にアクティブとなる信号６２を出力するデコーダ回
路、６０は信号６２ 、 ＤＯＴＣＫ２’ＩおよびＣＣ
ＬＫ５０からＲＤＹＥＮ ６０を生成するＲＤＹＥＮ発
生部、５３は信号６３の１Ｈ″をＲＤＹＥＮ ６０の立
上りで検出するフリップフロップ、５４は信号６２とＤ
ＯＴＣＫ ２１とからＲＥＡＤＹ ２４と信号６１（フ
リップフロップ６２へのクリア信号）とを生成するタイ
ミング信号発生部である。
以下、本実施例の効果について述べる。
（１１ＭＰＵカフレームメモリ１０２に対するアクセス
を可能とするため、液晶表示画面サイズがＣＲＴの画面
サイズより大きい領域に、有効な表示（カレンダー表示
、通信メツセージの表示、周辺装置のエラー表示、キー
ボードのファンクション機能表示等）を行なうことが可
能である。
を可能とするため、液晶表示画面サイズがＣＲＴの画面
サイズより大きい領域に、有効な表示（カレンダー表示
、通信メツセージの表示、周辺装置のエラー表示、キー
ボードのファンクション機能表示等）を行なうことが可
能である。
着た、ＣＲＴ表示画面と１対１に対応する液晶表示領域
にも、 ＭＰＵからのデータを表示可能である。
にも、 ＭＰＵからのデータを表示可能である。
なお、ＭＰＵのメモリアクセスを、帰線期間（メモリに
リード、ライトを実行していない期間）だけでなく、Ｃ
Ｒ７表示データのライト期間でも可能としたため、 Ｍ
ＰＵのウェイト時間を短くし、処理速度の低下を防ぐ効
果がある。
リード、ライトを実行していない期間）だけでなく、Ｃ
Ｒ７表示データのライト期間でも可能としたため、 Ｍ
ＰＵのウェイト時間を短くし、処理速度の低下を防ぐ効
果がある。
（２） 本実施例をＬＳＩ化した場合、上記！１）の
使用法以外に、モードの設定により次の２通りの使用が
可能で、 ＬＳＩの汎用性を高める効果がある。
使用法以外に、モードの設定により次の２通りの使用が
可能で、 ＬＳＩの汎用性を高める効果がある。
（α）本回路のＣＲ７表示データの書込みを禁止するこ
とにより、ポータプルパーソナルコンピュータ等の内部
システムバスに直結するＬＣＤコントローラとして使用
することができる。
とにより、ポータプルパーソナルコンピュータ等の内部
システムバスに直結するＬＣＤコントローラとして使用
することができる。
（ｂ） ＭＰＵのメモリアクセスを禁止することによ
り、従来のビデオインターフェイス装置として使用する
ことができる。
り、従来のビデオインターフェイス装置として使用する
ことができる。
本発明によれば、ＭＰＵ等により、フレームメモリに対
し、リード、ライトが可能となるため、液晶表示画面サ
イズがＣＲＴの画面サイズより大きい場合においても、
液晶表示画面の全体を有効に利用することが可能になる
。
し、リード、ライトが可能となるため、液晶表示画面サ
イズがＣＲＴの画面サイズより大きい場合においても、
液晶表示画面の全体を有効に利用することが可能になる
。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明のビデオインターフェイス装置ヲ使用するシステ
ムの概略図、第３図と第４図はそれぞれ従来方法による
メモリに対するリード、ライトのタイムチャート、 Ｃ
ＲＴとＬＣＤの表示のされ方を示した説明図、第５図は
実施例によるメモリに対するリード、ライトのタイムチ
ャート、第６図と第７図は実施例を説明するためのタイ
ミングチャート、第８図は第１図中のＲＥＡＤＹ信号発
生部のブロック図である。 １・・・・・・・・・・・・・・・・・・ＲＥＡＤＹ信
号発生部２・・・・・・・・・・・・・・・・・・シリ
アル・パラレル変換部（ｓ−＋Ｐ）３．１０・・・・・
・・・・セレクタ ４・・・・・・・・・・・・・・・・・・メモリタイミ
ング発生部６・・・・・・・・・・・・・・・・・・基
本タイミング信号発生部７．８・・・・・・・・・アド
レス発生部１０１・・・・・・・・・・・・ビデオイン
ターフェイス装置１０２・・・・・・・・・・・・フレ
ームメモリ〒５図 ユ 、 ライト期間（Ｃ尺丁表ホテータ用）ｂ 、 リ
ード共月間（ＬＣＤ夛３Ｌテータ周ンＣ４中止期間（゛
Ｉ！林期閉期 間２図 Ｃ尺Ｔ ＬＣＤＣゴテ 山 ライト丼月間（ＣＲＴ六ホテ゛−り用〕ｂ 、
リート期間（ＬＣＤ倉ホナ゛−タ用）Ｃ中止期間
本発明のビデオインターフェイス装置ヲ使用するシステ
ムの概略図、第３図と第４図はそれぞれ従来方法による
メモリに対するリード、ライトのタイムチャート、 Ｃ
ＲＴとＬＣＤの表示のされ方を示した説明図、第５図は
実施例によるメモリに対するリード、ライトのタイムチ
ャート、第６図と第７図は実施例を説明するためのタイ
ミングチャート、第８図は第１図中のＲＥＡＤＹ信号発
生部のブロック図である。 １・・・・・・・・・・・・・・・・・・ＲＥＡＤＹ信
号発生部２・・・・・・・・・・・・・・・・・・シリ
アル・パラレル変換部（ｓ−＋Ｐ）３．１０・・・・・
・・・・セレクタ ４・・・・・・・・・・・・・・・・・・メモリタイミ
ング発生部６・・・・・・・・・・・・・・・・・・基
本タイミング信号発生部７．８・・・・・・・・・アド
レス発生部１０１・・・・・・・・・・・・ビデオイン
ターフェイス装置１０２・・・・・・・・・・・・フレ
ームメモリ〒５図 ユ 、 ライト期間（Ｃ尺丁表ホテータ用）ｂ 、 リ
ード共月間（ＬＣＤ夛３Ｌテータ周ンＣ４中止期間（゛
Ｉ！林期閉期 間２図 Ｃ尺Ｔ ＬＣＤＣゴテ 山 ライト丼月間（ＣＲＴ六ホテ゛−り用〕ｂ 、
リート期間（ＬＣＤ倉ホナ゛−タ用）Ｃ中止期間
Claims (1)
- 【特許請求の範囲】 １、第１映像表示装置からシリアルに伝送されてくる第
１表示データをフレームメモリに一旦書込んだ後、読出
して第２映像表示装置用の第２表示データに変換して出
力するため、上記フレームメモリのアドレス発生部と、
上記第１表示データを受けるシリアル・パラレル変換部
とを有するビデオインターフェイス装置において、上記
第１映像表示装置内にある中央処理装置のアドレスバス
と上記アドレス発生部のアドレスバスとを切替える第１
切替手段と、 上記中央処理装置のデータバスと上記シリアル・パラレ
ル変換部の出力データバスとを切替える第２切替手段と
、 上記第１および第２切替手段の切替並びに上記フレーム
メモリのリード、ライトを制御するフレームメモリ制御
手段とを設けたことを特徴とするビデオインターフェイ
ス装置。 ２、上記フレームメモリ制御手段は、上記フレームメモ
リのリード、ライトがない中止期間に、上記中央処理装
置の上記フレームメモリへのアクセスを許可する特許請
求の範囲第１項記載のビデオインターフェイス装置。 ３、上記フレームメモリ制御手段は、上記第１表示デー
タを上記フレームメモリへ書込むライト期間にも、上記
中央処理装置の上記フレームメモリへのアクセスを可能
にする特許請求の範囲第２項記載のビデオインターフェ
イス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017096A JP2595007B2 (ja) | 1988-01-29 | 1988-01-29 | ビデオインターフェイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017096A JP2595007B2 (ja) | 1988-01-29 | 1988-01-29 | ビデオインターフェイス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01193783A true JPH01193783A (ja) | 1989-08-03 |
| JP2595007B2 JP2595007B2 (ja) | 1997-03-26 |
Family
ID=11934472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017096A Expired - Lifetime JP2595007B2 (ja) | 1988-01-29 | 1988-01-29 | ビデオインターフェイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595007B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220386A (ja) * | 1984-04-17 | 1985-11-05 | 三菱電機株式会社 | フレ−ムメモリアクセス方式 |
| JPS61201591A (ja) * | 1985-03-04 | 1986-09-06 | Toppan Printing Co Ltd | ビデオ画像処理装置 |
| JPS62122387A (ja) * | 1985-08-07 | 1987-06-03 | Seiko Epson Corp | インタ−フエイス装置 |
| JPS62263781A (ja) * | 1986-05-09 | 1987-11-16 | Matsushita Electric Ind Co Ltd | 高品位テレビジヨン受信装置 |
| JPS62280799A (ja) * | 1986-05-30 | 1987-12-05 | 株式会社日立製作所 | ビデオインターフェース方法及び装置 |
-
1988
- 1988-01-29 JP JP63017096A patent/JP2595007B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220386A (ja) * | 1984-04-17 | 1985-11-05 | 三菱電機株式会社 | フレ−ムメモリアクセス方式 |
| JPS61201591A (ja) * | 1985-03-04 | 1986-09-06 | Toppan Printing Co Ltd | ビデオ画像処理装置 |
| JPS62122387A (ja) * | 1985-08-07 | 1987-06-03 | Seiko Epson Corp | インタ−フエイス装置 |
| JPS62263781A (ja) * | 1986-05-09 | 1987-11-16 | Matsushita Electric Ind Co Ltd | 高品位テレビジヨン受信装置 |
| JPS62280799A (ja) * | 1986-05-30 | 1987-12-05 | 株式会社日立製作所 | ビデオインターフェース方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2595007B2 (ja) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309168A (en) | Panel display control device | |
| US5710570A (en) | Information processing unit having display functions | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| JPH07140941A (ja) | 液晶表示変換装置 | |
| JPH11508056A (ja) | 二重パネルｌｃｄ表示装置を備えたコンピュータ・システム | |
| JP2956738B2 (ja) | 映像表示装置およびコンピュータ | |
| JPH01193783A (ja) | ビデオインターフェイス装置 | |
| JPH07234773A (ja) | 表示制御装置 | |
| JP3015140B2 (ja) | 表示制御装置 | |
| JP2002221952A (ja) | 画像データ伝送方法並びに該伝送方法を用いた画像表示システム及び表示装置 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JPH08146926A (ja) | 液晶表示パネルの駆動装置 | |
| JP2001183625A (ja) | 単純マトリックス型液晶表示装置 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JP2616214B2 (ja) | パネルディスプレイ制御装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JP3124166B2 (ja) | Ｖｒａｍの表示アドレス演算回路 | |
| JP2506959B2 (ja) | 表示デ―タ処理装置 | |
| JPH1195728A (ja) | 液晶表示制御装置 | |
| JPH0895535A (ja) | 表示制御装置およびその装置におけるピクセルクロック切り替え方法 | |
| JP2606474B2 (ja) | パネルディスプレイ制御装置 | |
| JPH09292244A (ja) | 車両用ナビゲーション装置 | |
| JPH0887247A (ja) | 画像表示装置 | |
| JPS5960482A (ja) | Ｃｒｔ装置 |