JP3015140B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JP3015140B2 JP3015140B2 JP3126133A JP12613391A JP3015140B2 JP 3015140 B2 JP3015140 B2 JP 3015140B2 JP 3126133 A JP3126133 A JP 3126133A JP 12613391 A JP12613391 A JP 12613391A JP 3015140 B2 JP3015140 B2 JP 3015140B2
- Authority
- JP
- Japan
- Prior art keywords
- display control
- display
- signal
- control means
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/022—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数個のプレーンを有
する画像メモリに格納された画像データを表示装置に表
示し、１つ以上のプレーンからなるプレーン群を制御す
る複数個の表示制御手段を有する表示制御装置に関す
る。
する画像メモリに格納された画像データを表示装置に表
示し、１つ以上のプレーンからなるプレーン群を制御す
る複数個の表示制御手段を有する表示制御装置に関す
る。
【０００２】
【従来の技術】従来の表示制御装置の一例を図１に示
す。
す。
【０００３】図１において、１は表示制御ＬＳＩ２０と
コンピュータ装置本体（図示せず）との間のデータの受
け渡しを行う画像バスである。表示制御ＬＳＩ２０に
は、画像メモリ３０が接続されている。４はカラールッ
クアップテーブルであり、画像メモリ３０の各々のプレ
ーンから読み出した画素の値を、画素の色に変換するテ
ーブルである。画素の値でテーブルを引いた結果が、表
示装置５に出力される。本例では、画像メモリ３０を画
像用デュアルポートメモリで構成している。
コンピュータ装置本体（図示せず）との間のデータの受
け渡しを行う画像バスである。表示制御ＬＳＩ２０に
は、画像メモリ３０が接続されている。４はカラールッ
クアップテーブルであり、画像メモリ３０の各々のプレ
ーンから読み出した画素の値を、画素の色に変換するテ
ーブルである。画素の値でテーブルを引いた結果が、表
示装置５に出力される。本例では、画像メモリ３０を画
像用デュアルポートメモリで構成している。
【０００４】表示制御ＬＳＩ２０は、画像バス１との間
のインタフェースを制御する画像バスＩ／Ｆ部１００
と、表示装置５の制御を行う表示装置制御部１０２と、
画像用デュアルポートメモリ３０の記憶内容を保持する
ために、定期的に画像用デュアルポートメモリ３０のリ
フレッシュを起動するリフレッシュ起動部１０５と、表
示装置制御部１０２からのリード転送要求１１２とリフ
レッシュ起動部１０５からのリフレッシュ要求１１４と
の間の調停を行い、画像用デュアルポートメモリ３０の
サイクルを起こす画像メモリＩ／Ｆ部１０４とを有して
いる。なお、画像メモリ３０を通常のスタティックメモ
リまたはダイナミックメモリで構成した場合は、リード
転送要求１１２は、データ読み出し要求となる。
のインタフェースを制御する画像バスＩ／Ｆ部１００
と、表示装置５の制御を行う表示装置制御部１０２と、
画像用デュアルポートメモリ３０の記憶内容を保持する
ために、定期的に画像用デュアルポートメモリ３０のリ
フレッシュを起動するリフレッシュ起動部１０５と、表
示装置制御部１０２からのリード転送要求１１２とリフ
レッシュ起動部１０５からのリフレッシュ要求１１４と
の間の調停を行い、画像用デュアルポートメモリ３０の
サイクルを起こす画像メモリＩ／Ｆ部１０４とを有して
いる。なお、画像メモリ３０を通常のスタティックメモ
リまたはダイナミックメモリで構成した場合は、リード
転送要求１１２は、データ読み出し要求となる。
【０００５】表示装置制御部１０２は、表示装置５の制
御を行うための水平同期信号１２０，垂直同期信号１２
１，表示期間信号１２２の作成を行う。また、リード転
送要求１１２，シリアルクロックの作成を行う。
御を行うための水平同期信号１２０，垂直同期信号１２
１，表示期間信号１２２の作成を行う。また、リード転
送要求１１２，シリアルクロックの作成を行う。
【０００６】表示制御ＬＳＩ２０は、表示装置５を制御
するタイミングの基準となるクロック６（以下、表示用
クロックと称す。）、および、画像用デュアルポートメ
モリ３０を制御するタイミングの基準となるクロック７
（以下、描画用クロックと称す。）を入力しており、リ
ード転送要求１１２の元になる信号は、表示用クロック
６から作成されるが、リード転送要求１１２は、画像メ
モリＩ／Ｆ部１０４の動作クロック（描画用クロック
７）に同期していなければならず、表示用クロック６と
描画用クロック７とが非同期の場合には、表示装置制御
部１０２内で、リード転送要求１１２の元になる信号を
描画用クロック７に同期化していた。
するタイミングの基準となるクロック６（以下、表示用
クロックと称す。）、および、画像用デュアルポートメ
モリ３０を制御するタイミングの基準となるクロック７
（以下、描画用クロックと称す。）を入力しており、リ
ード転送要求１１２の元になる信号は、表示用クロック
６から作成されるが、リード転送要求１１２は、画像メ
モリＩ／Ｆ部１０４の動作クロック（描画用クロック
７）に同期していなければならず、表示用クロック６と
描画用クロック７とが非同期の場合には、表示装置制御
部１０２内で、リード転送要求１１２の元になる信号を
描画用クロック７に同期化していた。
【０００７】このように、表示用クロック６と描画用ク
ロック７とが非同期の場合に、信号の同期化を行うこと
により対応していた表示制御装置の例としては、特開昭
６３−１４８２９２号公報に記載の画像メモリアクセス
装置が挙げられる。
ロック７とが非同期の場合に、信号の同期化を行うこと
により対応していた表示制御装置の例としては、特開昭
６３−１４８２９２号公報に記載の画像メモリアクセス
装置が挙げられる。
【０００８】
【発明が解決しようとする課題】上記従来技術は、表示
制御装置が１つの表示制御ＬＳＩを有する場合には、問
題なく機能する。ところが、複数個の表示制御ＬＳＩを
有し、それぞれが同期して動作し、１つの表示装置に同
時に表示するデータを生成する場合には、対応していな
い。特に、表示用クロックと描画用クロックとが非同期
の場合には、各々の表示制御ＬＳＩ内で独立に同期化を
行うので、表示制御ＬＳＩ間で、同期化を行った後の信
号のタイミングがずれるという問題があった。
制御装置が１つの表示制御ＬＳＩを有する場合には、問
題なく機能する。ところが、複数個の表示制御ＬＳＩを
有し、それぞれが同期して動作し、１つの表示装置に同
時に表示するデータを生成する場合には、対応していな
い。特に、表示用クロックと描画用クロックとが非同期
の場合には、各々の表示制御ＬＳＩ内で独立に同期化を
行うので、表示制御ＬＳＩ間で、同期化を行った後の信
号のタイミングがずれるという問題があった。
【０００９】そこで、表示制御装置が複数個の表示制御
ＬＳＩを有し、表示用クロックと描画用クロックとが非
同期の場合でさえも、各表示制御ＬＳＩを同期させ、１
つの表示装置に同時に表示するデータを生成することを
可能とする表示制御装置を提供することができれば、例
えば、１画素を構成するビット数を増やすことにより表
示色を増やす場合に、単に、プレーン数と増やしたプレ
ーンを制御する表示制御ＬＳＩとを増やすだけで済む。
ＬＳＩを有し、表示用クロックと描画用クロックとが非
同期の場合でさえも、各表示制御ＬＳＩを同期させ、１
つの表示装置に同時に表示するデータを生成することを
可能とする表示制御装置を提供することができれば、例
えば、１画素を構成するビット数を増やすことにより表
示色を増やす場合に、単に、プレーン数と増やしたプレ
ーンを制御する表示制御ＬＳＩとを増やすだけで済む。
【００１０】なお、この際に、増やす表示制御ＬＳＩ
は、元からある表示制御ＬＳＩと同じ構成で済むように
すれば、１種類のＬＳＩを製作すれば済むので、製作効
率がよい。
は、元からある表示制御ＬＳＩと同じ構成で済むように
すれば、１種類のＬＳＩを製作すれば済むので、製作効
率がよい。
【００１１】本発明の目的は、複数個のプレーンを有す
る画像メモリに格納された画像データを表示装置に表示
し、１つ以上のプレーンからなるプレーン群を制御する
複数個の表示制御手段を有する表示制御装置において、
全ての表示制御手段が同期して動作し、１つの表示装置
に同時に表示するデータを生成することを可能とするこ
とにある。また、特に、表示用クロックと描画用クロッ
クとが非同期の場合でさえも、全ての表示制御手段を同
期させ、１つの表示装置に同時に表示するデータを生成
することを可能とすることにある。
る画像メモリに格納された画像データを表示装置に表示
し、１つ以上のプレーンからなるプレーン群を制御する
複数個の表示制御手段を有する表示制御装置において、
全ての表示制御手段が同期して動作し、１つの表示装置
に同時に表示するデータを生成することを可能とするこ
とにある。また、特に、表示用クロックと描画用クロッ
クとが非同期の場合でさえも、全ての表示制御手段を同
期させ、１つの表示装置に同時に表示するデータを生成
することを可能とすることにある。
【００１２】さらに、本発明の目的は、表示制御手段の
構成を変更せずに、その数を変えるだけで、１画素を構
成するビット数が異なるようにすることを可能とするこ
とにある。
構成を変更せずに、その数を変えるだけで、１画素を構
成するビット数が異なるようにすることを可能とするこ
とにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数個の表示制御手段のうちの他と区別
された１つの表示制御手段が、自表示制御手段を含めた
全ての表示制御手段に対して、互いに同期して動作させ
るための１種類以上の同期信号を供給するようにしてい
る。
に、本発明は、複数個の表示制御手段のうちの他と区別
された１つの表示制御手段が、自表示制御手段を含めた
全ての表示制御手段に対して、互いに同期して動作させ
るための１種類以上の同期信号を供給するようにしてい
る。
【００１４】具体的には、複数個の表示制御ＬＳＩの各
々に、複数個の表示制御ＬＳＩ間の同期を得るための１
種類以上の同期信号（以下、表示制御ＬＳＩ間同期信号
と称す。）を入出力する１つ以上の入出力ピンと、複数
個の表示制御ＬＳＩのうちの１つを他と区別することを
示す情報を入力する入力ピンとを設け、同じ種類の表示
制御ＬＳＩ間同期信号を入出力する入出力ピン同士を信
号線で接続する。そして、入力ピンにより入力された情
報が他と区別することを示す情報である１つの表示制御
ＬＳＩが、表示制御ＬＳＩ間同期信号をドライブし、他
と区別された１つの表示制御ＬＳＩを含む全ての表示制
御ＬＳＩが、表示制御ＬＳＩ間同期信号を入力し、使用
するようにしている。
々に、複数個の表示制御ＬＳＩ間の同期を得るための１
種類以上の同期信号（以下、表示制御ＬＳＩ間同期信号
と称す。）を入出力する１つ以上の入出力ピンと、複数
個の表示制御ＬＳＩのうちの１つを他と区別することを
示す情報を入力する入力ピンとを設け、同じ種類の表示
制御ＬＳＩ間同期信号を入出力する入出力ピン同士を信
号線で接続する。そして、入力ピンにより入力された情
報が他と区別することを示す情報である１つの表示制御
ＬＳＩが、表示制御ＬＳＩ間同期信号をドライブし、他
と区別された１つの表示制御ＬＳＩを含む全ての表示制
御ＬＳＩが、表示制御ＬＳＩ間同期信号を入力し、使用
するようにしている。
【００１５】表示制御ＬＳＩ間同期信号としては、例え
ば、画像メモリが画像用デュアルポートメモリで構成さ
れている場合には、表示装置の制御状態をフレームの先
頭時の状態に遷移させるフレーム同期信号と、画像用デ
ュアルポートメモリのランダムアクセスメモリからシリ
アルアクセスメモリへの転送サイクルを起こすタイミン
グの元になるリード転送同期信号と、画像用デュアルポ
ートメモリのリフレッシュサイクルを起こすタイミング
の元となるリフレッシュ同期信号とが挙げられる。
ば、画像メモリが画像用デュアルポートメモリで構成さ
れている場合には、表示装置の制御状態をフレームの先
頭時の状態に遷移させるフレーム同期信号と、画像用デ
ュアルポートメモリのランダムアクセスメモリからシリ
アルアクセスメモリへの転送サイクルを起こすタイミン
グの元になるリード転送同期信号と、画像用デュアルポ
ートメモリのリフレッシュサイクルを起こすタイミング
の元となるリフレッシュ同期信号とが挙げられる。
【００１６】また、画像メモリがダイナミックメモリで
構成されている場合には、表示装置の制御状態をフレー
ムの先頭時の状態に遷移させるフレーム同期信号と、ダ
イナミックメモリの通常ポートからのデータの読み出し
タイミングの元になるデータ読み出し同期信号と、ダイ
ナミックメモリメモリのリフレッシュサイクルを起こす
タイミングの元となるリフレッシュ同期信号とが挙げら
れる。
構成されている場合には、表示装置の制御状態をフレー
ムの先頭時の状態に遷移させるフレーム同期信号と、ダ
イナミックメモリの通常ポートからのデータの読み出し
タイミングの元になるデータ読み出し同期信号と、ダイ
ナミックメモリメモリのリフレッシュサイクルを起こす
タイミングの元となるリフレッシュ同期信号とが挙げら
れる。
【００１７】また、画像メモリがスタティックメモリで
構成されている場合には、表示装置の制御状態をフレー
ムの先頭時の状態に遷移させるフレーム同期信号と、ス
タティックメモリの通常ポートからのデータの読み出し
タイミングの元になるデータ読み出し同期信号とが挙げ
られる。
構成されている場合には、表示装置の制御状態をフレー
ムの先頭時の状態に遷移させるフレーム同期信号と、ス
タティックメモリの通常ポートからのデータの読み出し
タイミングの元になるデータ読み出し同期信号とが挙げ
られる。
【００１８】なお、フレーム同期信号は、表示制御装置
と接続されたコンピュータ本体から入力された、表示装
置の制御を起動するタイミングの元となる信号の反転信
号と、表示装置の最終フレームの１クロック期間を示す
信号との論理和をとることにより、作成される。
と接続されたコンピュータ本体から入力された、表示装
置の制御を起動するタイミングの元となる信号の反転信
号と、表示装置の最終フレームの１クロック期間を示す
信号との論理和をとることにより、作成される。
【００１９】そして、特に、画像メモリが画像用デュア
ルポートメモリで構成されているならば、表示用クロッ
クと描画用クロックとが非同期である場合に、リード転
送同期信号の元となる信号は、表示用クロックに同期し
ているので、描画用クロックに同期化させる。また、フ
レーム同期信号を作成する際に用いられる、表示装置の
制御を起動するタイミングの元となる信号は、描画用ク
ロックに同期してコンピュータ本体から入力されるの
で、表示用クロックに同期化させる。
ルポートメモリで構成されているならば、表示用クロッ
クと描画用クロックとが非同期である場合に、リード転
送同期信号の元となる信号は、表示用クロックに同期し
ているので、描画用クロックに同期化させる。また、フ
レーム同期信号を作成する際に用いられる、表示装置の
制御を起動するタイミングの元となる信号は、描画用ク
ロックに同期してコンピュータ本体から入力されるの
で、表示用クロックに同期化させる。
【００２０】
【作用】１つだけ他と区別された表示制御ＬＳＩのみ
が、表示制御ＬＳＩ間同期信号をドライブし、１つだけ
他と区別された表示制御ＬＳＩを含む全ての表示制御Ｌ
ＳＩが、表示制御ＬＳＩ間同期信号を入力して使用する
ので、全ての表示制御ＬＳＩは、表示制御ＬＳＩ間同期
信号に同期して動作する。
が、表示制御ＬＳＩ間同期信号をドライブし、１つだけ
他と区別された表示制御ＬＳＩを含む全ての表示制御Ｌ
ＳＩが、表示制御ＬＳＩ間同期信号を入力して使用する
ので、全ての表示制御ＬＳＩは、表示制御ＬＳＩ間同期
信号に同期して動作する。
【００２１】これにより、各表示制御ＬＳＩが作成した
表示データを１つの表示装置に同時に表示することがで
きる。
表示データを１つの表示装置に同時に表示することがで
きる。
【００２２】また、本発明では、１つだけ他と区別され
た表示制御ＬＳＩのみが、表示制御ＬＳＩ間同期信号を
ドライブし、他の表示制御ＬＳＩは表示制御ＬＳＩ間同
期信号を入力して使用するだけであり、他の表示制御Ｌ
ＳＩがつながれているか否かにより、１つだけ他と区別
された表示制御ＬＳＩは何の影響も受けないので、表示
制御装置を構成する表示制御ＬＳＩの数には、制限がな
い。
た表示制御ＬＳＩのみが、表示制御ＬＳＩ間同期信号を
ドライブし、他の表示制御ＬＳＩは表示制御ＬＳＩ間同
期信号を入力して使用するだけであり、他の表示制御Ｌ
ＳＩがつながれているか否かにより、１つだけ他と区別
された表示制御ＬＳＩは何の影響も受けないので、表示
制御装置を構成する表示制御ＬＳＩの数には、制限がな
い。
【００２３】これにより、表示制御ＬＳＩを変更せず
に、１画素を構成するビット数が異なる表示制御装置を
構成することができる。
に、１画素を構成するビット数が異なる表示制御装置を
構成することができる。
【００２４】なお、画像メモリが画像用デュアルポート
メモリで構成されている場合には、表示制御ＬＳＩの各
々は、画像用デュアルポ−トメモリのランダムアクセス
メモリからシリアルアクセスメモリへの転送アドレスと
して、表示装置の垂直方向のタイミングを生成するため
のカウンタの値を兼用して使用するようにすれば、論理
量を削減することができる。
メモリで構成されている場合には、表示制御ＬＳＩの各
々は、画像用デュアルポ−トメモリのランダムアクセス
メモリからシリアルアクセスメモリへの転送アドレスと
して、表示装置の垂直方向のタイミングを生成するため
のカウンタの値を兼用して使用するようにすれば、論理
量を削減することができる。
【００２５】また、画像メモリがスタティックメモリま
たはダイナミックメモリで構成されてている場合には、
表示制御ＬＳＩの各々は、スタティックメモリまたはダ
イナミックメモリに書き込まれているデ−タを表示する
ための読み出しアドレスとして、表示装置の垂直方向の
タイミングを発生するためのカウンタの値および水平方
向のタイミングを発生するためのカウンタの値を兼用し
て使用するようにすれば、論理量を削減することができ
る。この場合には、表示用クロックと描画用クロックと
が同期していなければならない。
たはダイナミックメモリで構成されてている場合には、
表示制御ＬＳＩの各々は、スタティックメモリまたはダ
イナミックメモリに書き込まれているデ−タを表示する
ための読み出しアドレスとして、表示装置の垂直方向の
タイミングを発生するためのカウンタの値および水平方
向のタイミングを発生するためのカウンタの値を兼用し
て使用するようにすれば、論理量を削減することができ
る。この場合には、表示用クロックと描画用クロックと
が同期していなければならない。
【００２６】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００２７】図２は本発明の一実施例の画像表示ボード
の構成を示すブロック図である。
の構成を示すブロック図である。
【００２８】図２において、１は複数個の表示制御ＬＳ
Ｉ２０，２１，…，２ｎが接続されている画像バスであ
る。各々の表示制御ＬＳＩ２０，２１，…，２ｎには、
同じ容量の画像メモリ３０，３１，…，３ｎが接続され
ている。
Ｉ２０，２１，…，２ｎが接続されている画像バスであ
る。各々の表示制御ＬＳＩ２０，２１，…，２ｎには、
同じ容量の画像メモリ３０，３１，…，３ｎが接続され
ている。
【００２９】各々の画像メモリ３０，３１，…，３ｎ
は、１つまたは複数個のプレーンから構成され、各々の
プレーンの個々のビットは表示装置５上の１画素に対応
し、複数個のプレーンは表示装置５上では同じ位置に対
応する。つまり、１画素にプレーン数分のビットが対応
するので、「２のプレーン数乗」の色を表示することが
できる。複数個の表示制御ＬＳＩに接続されている複数
個のプレーンは、全て画像上では同じ位置に対応し、表
示制御ＬＳＩの数を増やすことにより、表示できる色の
数を増やすことができる。
は、１つまたは複数個のプレーンから構成され、各々の
プレーンの個々のビットは表示装置５上の１画素に対応
し、複数個のプレーンは表示装置５上では同じ位置に対
応する。つまり、１画素にプレーン数分のビットが対応
するので、「２のプレーン数乗」の色を表示することが
できる。複数個の表示制御ＬＳＩに接続されている複数
個のプレーンは、全て画像上では同じ位置に対応し、表
示制御ＬＳＩの数を増やすことにより、表示できる色の
数を増やすことができる。
【００３０】各々の表示制御ＬＳＩ２０，２１，…，２
ｎには、自分が何番目の表示制御ＬＳＩであるか（以
下、ＩＤ情報と称す。）を認識するための入力ピン２０
０，２１０，…，２ｎ０が設けられており、各々の表示
制御ＬＳＩ２０，２１，…，２ｎに異なる値を設定する
ようにする。図２においては、入力ピン２００，２１
０，…，２ｎ０が３本であるので、最大８個の表示制御
ＬＳＩを設けることができる。
ｎには、自分が何番目の表示制御ＬＳＩであるか（以
下、ＩＤ情報と称す。）を認識するための入力ピン２０
０，２１０，…，２ｎ０が設けられており、各々の表示
制御ＬＳＩ２０，２１，…，２ｎに異なる値を設定する
ようにする。図２においては、入力ピン２００，２１
０，…，２ｎ０が３本であるので、最大８個の表示制御
ＬＳＩを設けることができる。
【００３１】また、入力ピン２００，２１０，…，２ｎ
０は、各々の表示制御ＬＳＩ２０，２１，…，２ｎに対
して１本とし、複数個の表示制御ＬＳＩ２０，２１，
…，２ｎのうちの１つに、他と違う値を設定することに
より、他と区別するようにしてもよい。このようにすれ
ば、設けることができる表示制御ＬＳＩの数には制限が
なくなる。
０は、各々の表示制御ＬＳＩ２０，２１，…，２ｎに対
して１本とし、複数個の表示制御ＬＳＩ２０，２１，
…，２ｎのうちの１つに、他と違う値を設定することに
より、他と区別するようにしてもよい。このようにすれ
ば、設けることができる表示制御ＬＳＩの数には制限が
なくなる。
【００３２】表示制御ＬＳＩ２０，２１，…，２ｎに
は、互いの表示制御ＬＳＩと同期して動作するようにす
るために、入出力ピン２０１，２１１，…，２ｎ１が設
けられており、互いの入出力ピンは、信号線により接続
されている。そして、入出力ピン２０１，２１１，…，
２ｎ１は、全て入出力バッファで構成されるようにし、
例えば、０番目の表示制御ＬＳＩ２０（または、他と区
別された１つの表示制御ＬＳＩ２０）のみが入出力ピン
を接続した信号線をドライブし、ドライブした表示制御
ＬＳＩ２０を含め、全ての表示ＬＳＩ２０，２１，…，
２ｎが、入出力ピンから入力された信号（以下、表示制
御ＬＳＩ間同期信号と称す。）で動作するようにする。
このようにすることにより、全ての表示制御ＬＳＩ２
０，２１，…，２ｎに同一の信号で同期をかけることが
できる。なお、入出力ピン２０１，２１１，…，２ｎ１
は、１つの表示制御ＬＳＩに対して、１本または複数本
存在する。
は、互いの表示制御ＬＳＩと同期して動作するようにす
るために、入出力ピン２０１，２１１，…，２ｎ１が設
けられており、互いの入出力ピンは、信号線により接続
されている。そして、入出力ピン２０１，２１１，…，
２ｎ１は、全て入出力バッファで構成されるようにし、
例えば、０番目の表示制御ＬＳＩ２０（または、他と区
別された１つの表示制御ＬＳＩ２０）のみが入出力ピン
を接続した信号線をドライブし、ドライブした表示制御
ＬＳＩ２０を含め、全ての表示ＬＳＩ２０，２１，…，
２ｎが、入出力ピンから入力された信号（以下、表示制
御ＬＳＩ間同期信号と称す。）で動作するようにする。
このようにすることにより、全ての表示制御ＬＳＩ２
０，２１，…，２ｎに同一の信号で同期をかけることが
できる。なお、入出力ピン２０１，２１１，…，２ｎ１
は、１つの表示制御ＬＳＩに対して、１本または複数本
存在する。
【００３３】さて、画像メモリ３０，３１，…，３ｎの
内容を表示装置５に表示するためには、表示装置５に同
期して画像メモリの内容を読み出すか、または、画像メ
モリを画像用デュアルポートメモリで構成し、シリアル
ポート側から表示データを読み出す。図２は、画像メモ
リを画像用デュアルポートメモリで構成した例を示して
いる。
内容を表示装置５に表示するためには、表示装置５に同
期して画像メモリの内容を読み出すか、または、画像メ
モリを画像用デュアルポートメモリで構成し、シリアル
ポート側から表示データを読み出す。図２は、画像メモ
リを画像用デュアルポートメモリで構成した例を示して
いる。
【００３４】次に、表示制御ＬＳＩ２０，２１，…，２
ｎの内部構成を図３に示す。
ｎの内部構成を図３に示す。
【００３５】表示制御ＬＳＩ２０，２１，…，２ｎは、
全て同じ構成である。
全て同じ構成である。
【００３６】図３において、１００は画像バス１との間
のインタフェースを制御する画像バスＩ／Ｆ部、１０１
はＩＤ情報を認知するＩＤ認知部、１０２は表示装置５
の制御を行う表示装置制御部、１０４は画像メモリとの
間のインタフェースを制御する画像メモリＩ／Ｆ部、１
０５は画像メモリのリフレッシュを起動するリフレッシ
ュ起動部である。
のインタフェースを制御する画像バスＩ／Ｆ部、１０１
はＩＤ情報を認知するＩＤ認知部、１０２は表示装置５
の制御を行う表示装置制御部、１０４は画像メモリとの
間のインタフェースを制御する画像メモリＩ／Ｆ部、１
０５は画像メモリのリフレッシュを起動するリフレッシ
ュ起動部である。
【００３７】また、１０６，１０７は、表示装置制御部
１０２が他の表示制御ＬＳＩの表示装置制御部１０２と
同期して動くために、フレームの同期をかける信号２０
１０（以下、フレーム同期信号と称す。）、および、画
像用デュアルポートメモリのランダムアクセスメモリか
らシリアルアクセスメモリへの表示データの転送（リー
ド転送）の同期をかける信号２０１１（以下、リード転
送同期信号と称す。）を入出力するためのバッファであ
る。
１０２が他の表示制御ＬＳＩの表示装置制御部１０２と
同期して動くために、フレームの同期をかける信号２０
１０（以下、フレーム同期信号と称す。）、および、画
像用デュアルポートメモリのランダムアクセスメモリか
らシリアルアクセスメモリへの表示データの転送（リー
ド転送）の同期をかける信号２０１１（以下、リード転
送同期信号と称す。）を入出力するためのバッファであ
る。
【００３８】また、１０８は、リフレッシュ起動部１０
５が他の表示制御ＬＳＩのリフレッシュ起動部１０５と
同期して動くための同期信号２０１２（以下、リフレッ
シュ同期信号と称す。）を入出力するためのバッファで
ある。
５が他の表示制御ＬＳＩのリフレッシュ起動部１０５と
同期して動くための同期信号２０１２（以下、リフレッ
シュ同期信号と称す。）を入出力するためのバッファで
ある。
【００３９】図３においては、図２においてまとめて図
示していた表示制御ＬＳＩ間同期信号を、個々の信号２
０１０，２０１１，２０１２に分解して図示している。
示していた表示制御ＬＳＩ間同期信号を、個々の信号２
０１０，２０１１，２０１２に分解して図示している。
【００４０】なお、画像メモリがスタティックメモリで
構成されているときには、リフレッシュ起動部１０５お
よび入出力バッファ１０８は不要となる。
構成されているときには、リフレッシュ起動部１０５お
よび入出力バッファ１０８は不要となる。
【００４１】ＩＤ情報認知部１０１は、例えば、自分が
０番目の表示制御ＬＳＩならば（または、自分が他と区
別された１つの表示制御ＬＳＩならば）、表示制御ＬＳ
Ｉ間同期信号２０１０，２０１１，２０１２をドライブ
するための信号１１０（以下、０番目ＬＳＩ信号と称
す。）をアサートする。
０番目の表示制御ＬＳＩならば（または、自分が他と区
別された１つの表示制御ＬＳＩならば）、表示制御ＬＳ
Ｉ間同期信号２０１０，２０１１，２０１２をドライブ
するための信号１１０（以下、０番目ＬＳＩ信号と称
す。）をアサートする。
【００４２】表示装置制御部１０２は、表示装置５の制
御を行うための水平同期信号１２０，垂直同期信号１２
１，表示期間信号１２２の作成を行う。また、画像メモ
リが画像用デュアルポートメモリで構成されているとき
には、リード転送サイクルの起動，シリアルクロックの
作成を行い、画像メモリが通常のダイナミックメモリや
スタティックメモリで構成されているときには、表示期
間に合わせて通常ポートからの表示データの読み出しサ
イクルの起動を行う。
御を行うための水平同期信号１２０，垂直同期信号１２
１，表示期間信号１２２の作成を行う。また、画像メモ
リが画像用デュアルポートメモリで構成されているとき
には、リード転送サイクルの起動，シリアルクロックの
作成を行い、画像メモリが通常のダイナミックメモリや
スタティックメモリで構成されているときには、表示期
間に合わせて通常ポートからの表示データの読み出しサ
イクルの起動を行う。
【００４３】画像メモリＩ／Ｆ部１０４は、表示装置制
御部１０２からのリード転送要求１１２とリフレッシュ
起動部１０４からのリフレッシュ要求１１４との間の調
停を行い、画像メモリのサイクルを起こす。
御部１０２からのリード転送要求１１２とリフレッシュ
起動部１０４からのリフレッシュ要求１１４との間の調
停を行い、画像メモリのサイクルを起こす。
【００４４】本実施例では、コンピュータシステムの本
体のクロック（描画用クロック７）を変えずに、表示装
置５のクロック（表示用クロック６）が異なるシステ
ム、例えば、表示装置５がＣＲＴディスプレイと液晶デ
ィスプレイとのシステムに対応できるようにするため
に、表示装置制御部１０２は、表示用クロック６で動作
させ、その他の部分は、表示クロック６と非同期の描画
用クロック７で動作させる。しかし、本実施例では、表
示用クロック６が描画用クロック７と非同期の場合に対
応できるのは、画像メモリを画像用デュアルポートメモ
リで構成した場合であり、後述する理由により、画像メ
モリを通常のダイナミックメモリやスタティックメモリ
で構成した場合には、表示用クロック６が描画用クロッ
ク７と同期していなければならない。
体のクロック（描画用クロック７）を変えずに、表示装
置５のクロック（表示用クロック６）が異なるシステ
ム、例えば、表示装置５がＣＲＴディスプレイと液晶デ
ィスプレイとのシステムに対応できるようにするため
に、表示装置制御部１０２は、表示用クロック６で動作
させ、その他の部分は、表示クロック６と非同期の描画
用クロック７で動作させる。しかし、本実施例では、表
示用クロック６が描画用クロック７と非同期の場合に対
応できるのは、画像メモリを画像用デュアルポートメモ
リで構成した場合であり、後述する理由により、画像メ
モリを通常のダイナミックメモリやスタティックメモリ
で構成した場合には、表示用クロック６が描画用クロッ
ク７と同期していなければならない。
【００４５】次に、表示装置制御部１０２の内部構成を
図４に示す。
図４に示す。
【００４６】表示装置５の制御を行うためのパラメータ
設定および表示動作の起動／停止制御は、画像バスから
のレジスタ設定により行われる。表示装置５の制御を行
うためのパラメータは、縦横の表示期間，水平同期信号
のアサート期間，水平同期信号のアサート期間と水平表
示期間との間隔を示す水平バックポーチおよび水平フロ
ントポーチ，垂直同期信号のアサート期間と垂直表示期
間との間隔を示す垂直バックポーチおよび垂直フロント
ポーチである。なお、レジスタに設定する値は、必ずし
も上記パラメータそのものである必要はなく、例えば、
水平，垂直の各タイミングを発生するために、カウンタ
を設け、カウンタのカウント値から各タイミングを発生
させる場合に、各タイミングのときのカウント値をレジ
スタに設定する方法も考えられる。
設定および表示動作の起動／停止制御は、画像バスから
のレジスタ設定により行われる。表示装置５の制御を行
うためのパラメータは、縦横の表示期間，水平同期信号
のアサート期間，水平同期信号のアサート期間と水平表
示期間との間隔を示す水平バックポーチおよび水平フロ
ントポーチ，垂直同期信号のアサート期間と垂直表示期
間との間隔を示す垂直バックポーチおよび垂直フロント
ポーチである。なお、レジスタに設定する値は、必ずし
も上記パラメータそのものである必要はなく、例えば、
水平，垂直の各タイミングを発生するために、カウンタ
を設け、カウンタのカウント値から各タイミングを発生
させる場合に、各タイミングのときのカウント値をレジ
スタに設定する方法も考えられる。
【００４７】画像バスには、複数の表示制御ＬＳＩがつ
ながっているが、各々の表示制御ＬＳＩの同じレジスタ
は同じアドレスにマッピングされており、同じアドレス
への書き込みにより同時に書き込まれる。
ながっているが、各々の表示制御ＬＳＩの同じレジスタ
は同じアドレスにマッピングされており、同じアドレス
への書き込みにより同時に書き込まれる。
【００４８】図４において、１０２０は表示動作の起動
ビットであり、このビットは、表示制御ＬＳＩの１つの
レジスタの１ビットに対応しており、画像バスから、こ
のレジスタの対応するビットに１を書き込むことによ
り、起動ビット１０２０が立てられる。図では、このビ
ットへの書き込みパスは示していない。
ビットであり、このビットは、表示制御ＬＳＩの１つの
レジスタの１ビットに対応しており、画像バスから、こ
のレジスタの対応するビットに１を書き込むことによ
り、起動ビット１０２０が立てられる。図では、このビ
ットへの書き込みパスは示していない。
【００４９】表示用クロック６と描画用クロック７とが
同期していない場合には、起動ビット１０２０を同期化
回路１０２１により表示用クロック６に同期化させた信
号を、表示装置制御部１０２の起動用の信号１０４０と
して使用する。これは、表示装置制御部１０２は、表示
用クロック６で動作させる必要があり、この回路の起動
／停止を制御する信号も、表示用クロック６に同期して
変化しなければならないからである。表示用クロック６
と描画用クロック７とが同期している場合には、同期化
回路１０２１は不要である。
同期していない場合には、起動ビット１０２０を同期化
回路１０２１により表示用クロック６に同期化させた信
号を、表示装置制御部１０２の起動用の信号１０４０と
して使用する。これは、表示装置制御部１０２は、表示
用クロック６で動作させる必要があり、この回路の起動
／停止を制御する信号も、表示用クロック６に同期して
変化しなければならないからである。表示用クロック６
と描画用クロック７とが同期している場合には、同期化
回路１０２１は不要である。
【００５０】１０２３は、水平同期信号１２０および水
平表示期間信号１０４８のタイミングを作成するための
水平カウンタ、１０２４は、水平カウンタ１０２３を制
御し、水平カウンタ１０２３の値から水平同期信号１２
０，水平表示期間信号１０４８，水平カウンタ１０２３
の値が全カウント値の半分であることを示す半カウント
信号１０４５（インタレース方式の表示装置を制御する
ときに使用する。），垂直カウンタ更新信号１０４４，
リード転送要求信号の元となる信号１０４９を作成する
水平カウンタ制御回路である。
平表示期間信号１０４８のタイミングを作成するための
水平カウンタ、１０２４は、水平カウンタ１０２３を制
御し、水平カウンタ１０２３の値から水平同期信号１２
０，水平表示期間信号１０４８，水平カウンタ１０２３
の値が全カウント値の半分であることを示す半カウント
信号１０４５（インタレース方式の表示装置を制御する
ときに使用する。），垂直カウンタ更新信号１０４４，
リード転送要求信号の元となる信号１０４９を作成する
水平カウンタ制御回路である。
【００５１】また、１０２５は、垂直同期信号１２１お
よび垂直表示期間信号１０４７のタイミングを作成する
ための垂直カウンタ、１０２６は、垂直カウンタ１０２
５を制御し、垂直カウンタ１０２５の値から垂直同期信
号１２１，垂直表示期間信号１０４７，現在奇数フィー
ルドであることを示す奇数フィールド信号１１４１（イ
ンタレース方式の表示装置を制御するときに使用す
る。），本回路全体をフレームの先頭の状態に戻すフレ
ーム最終信号１０４６を作成する垂直カウンタ制御回路
である。
よび垂直表示期間信号１０４７のタイミングを作成する
ための垂直カウンタ、１０２６は、垂直カウンタ１０２
５を制御し、垂直カウンタ１０２５の値から垂直同期信
号１２１，垂直表示期間信号１０４７，現在奇数フィー
ルドであることを示す奇数フィールド信号１１４１（イ
ンタレース方式の表示装置を制御するときに使用す
る。），本回路全体をフレームの先頭の状態に戻すフレ
ーム最終信号１０４６を作成する垂直カウンタ制御回路
である。
【００５２】水平カウンタ１０２３は、０から表示用ク
ロック６が入るごとに１つずつカウントアップしてい
き、水平カウンタ制御回路１０２４から出力される水平
カウンタクリア信号１０４２により０に戻る。また、水
平カウンタ制御回路１０２４から出力される水平カウン
タ初期設定信号により水平カウンタ１０２３の初期値が
設定された後、表示用クロック６が入るごとに１ずつカ
ウントダウンし、０に到達したら初期値に戻るようにし
てもよい。
ロック６が入るごとに１つずつカウントアップしてい
き、水平カウンタ制御回路１０２４から出力される水平
カウンタクリア信号１０４２により０に戻る。また、水
平カウンタ制御回路１０２４から出力される水平カウン
タ初期設定信号により水平カウンタ１０２３の初期値が
設定された後、表示用クロック６が入るごとに１ずつカ
ウントダウンし、０に到達したら初期値に戻るようにし
てもよい。
【００５３】垂直カウンタ１０２５は、水平カウンタ制
御回路１０２４から出力される垂直カウンタ更新信号１
０４４がアサートされるごとに１ずつカウントアップし
ていき、垂直カウンタ制御回路１０２６から出力される
垂直カウンタクリア信号１０４３により０に戻る。後述
する理由により、垂直カウンタ１０２５は、ダウンカウ
ンタで構成しない。
御回路１０２４から出力される垂直カウンタ更新信号１
０４４がアサートされるごとに１ずつカウントアップし
ていき、垂直カウンタ制御回路１０２６から出力される
垂直カウンタクリア信号１０４３により０に戻る。後述
する理由により、垂直カウンタ１０２５は、ダウンカウ
ンタで構成しない。
【００５４】次に、図５を用いて、水平カウンタ１０２
３の制御方法を、ハードウェアの論理量および制御の簡
単さの点から比較して説明する。
３の制御方法を、ハードウェアの論理量および制御の簡
単さの点から比較して説明する。
【００５５】図５において、ＨＡは水平の全期間に対応
するカウント値、ＨＤは水平の表示期間に対応するカウ
ント値、ＨＫは非表示期間に対応するカウント値であ
る。
するカウント値、ＨＤは水平の表示期間に対応するカウ
ント値、ＨＫは非表示期間に対応するカウント値であ
る。
【００５６】図５において、ａ２，ａ３，ａ４は、水平
カウンタ１０２３をアップカウンタで構成した例であ
り、ｂ１，ｂ２，ｂ４は、ダウンカウンタで構成した例
である。また、ａ２，ｂ１，ｂ２は、表示期間の後に非
表示期間がくる例であり、ａ３，ａ４，ｂ４は、非表示
期間の後に表示期間がくる例である。また、ａ３，ｂ１
は、１水平期間を通じて、水平カウンタ１０２３が１回
だけカウントアップまたはカウントダウンする例であ
り、ａ２，ｂ２，ａ４，ｂ４は、表示期間と非表示期間
とで、それぞれ、カウントアップまたはカウントダウン
する例である。
カウンタ１０２３をアップカウンタで構成した例であ
り、ｂ１，ｂ２，ｂ４は、ダウンカウンタで構成した例
である。また、ａ２，ｂ１，ｂ２は、表示期間の後に非
表示期間がくる例であり、ａ３，ａ４，ｂ４は、非表示
期間の後に表示期間がくる例である。また、ａ３，ｂ１
は、１水平期間を通じて、水平カウンタ１０２３が１回
だけカウントアップまたはカウントダウンする例であ
り、ａ２，ｂ２，ａ４，ｂ４は、表示期間と非表示期間
とで、それぞれ、カウントアップまたはカウントダウン
する例である。
【００５７】画像メモリが通常のダイナミックメモリや
スタティックメモリで構成されていて、表示期間に通常
のデータ入出力ポートから表示データを読み出さなけれ
ばならない場合に、ａ２またはａ４に示した制御方法を
採用すれば、水平カウンタの値１０４１が、水平表示期
間の先頭で０を示し、水平表示期間の間インクリメント
するので、水平カウンタの値１０４１を表示データの読
み出し用アドレスの一部として使用することができる。
スタティックメモリで構成されていて、表示期間に通常
のデータ入出力ポートから表示データを読み出さなけれ
ばならない場合に、ａ２またはａ４に示した制御方法を
採用すれば、水平カウンタの値１０４１が、水平表示期
間の先頭で０を示し、水平表示期間の間インクリメント
するので、水平カウンタの値１０４１を表示データの読
み出し用アドレスの一部として使用することができる。
【００５８】また、画像メモリが画像用デュアルポート
メモリで構成されている場合には、１水平表示期間の最
初に読み出しアドレスを指定して、リード転送サイクル
を起こせばよく、ライン途中のアドレスは必要ないの
で、どの制御方法を用いてもよい。
メモリで構成されている場合には、１水平表示期間の最
初に読み出しアドレスを指定して、リード転送サイクル
を起こせばよく、ライン途中のアドレスは必要ないの
で、どの制御方法を用いてもよい。
【００５９】次に、図６を用いて、水平カウンタの値１
０４１から水平同期信号１２０，水平表示期間信号１０
４８を作成する方法の一例を説明する。
０４１から水平同期信号１２０，水平表示期間信号１０
４８を作成する方法の一例を説明する。
【００６０】図６では、水平カウンタ１０２３をアップ
カウンタで構成しており、表示装置の制御を行うための
水平方向のパラメータ設定は、水平同期信号の立ち上げ
時，立ち下げ時，水平表示期間開始時，水平表示期間終
了時に、水平カウンタ１０２３の値を設定することによ
り行う。図６では、これらのレジスタ設定値をＨＦ，Ｈ
Ｂ，ＨＫ，ＨＡと示している。なお、図６において、Ｈ
Ｈは（ＨＡ＋１）／２の整数部であり、インタレース方
式の表示装置の垂直同期信号のタイミングを作成するた
めに使用する。
カウンタで構成しており、表示装置の制御を行うための
水平方向のパラメータ設定は、水平同期信号の立ち上げ
時，立ち下げ時，水平表示期間開始時，水平表示期間終
了時に、水平カウンタ１０２３の値を設定することによ
り行う。図６では、これらのレジスタ設定値をＨＦ，Ｈ
Ｂ，ＨＫ，ＨＡと示している。なお、図６において、Ｈ
Ｈは（ＨＡ＋１）／２の整数部であり、インタレース方
式の表示装置の垂直同期信号のタイミングを作成するた
めに使用する。
【００６１】ここで、水平カウンタの値１０４１を表示
データ読み出し用のアドレスの一部として使用する点の
みを考慮して、水平カウンタ１０２３の制御方法を考え
ると、図７に示す方法も考えれるが、水平同期信号１２
０の立ち上げタイミング，立ち下げタイミングを設定す
る方法としては、表示制御ＬＳＩのレジスタに、立ち上
げタイミング，立ち下げタイミングでの水平カウンタの
値を設定する方法の方が、ハードウェア的には簡単であ
るが、このようにした場合、これらのタイミングは、水
平非表示期間に集中しているので、図７に示す制御方法
だと、設定するレジスタのビット数が増えるという問題
がある。
データ読み出し用のアドレスの一部として使用する点の
みを考慮して、水平カウンタ１０２３の制御方法を考え
ると、図７に示す方法も考えれるが、水平同期信号１２
０の立ち上げタイミング，立ち下げタイミングを設定す
る方法としては、表示制御ＬＳＩのレジスタに、立ち上
げタイミング，立ち下げタイミングでの水平カウンタの
値を設定する方法の方が、ハードウェア的には簡単であ
るが、このようにした場合、これらのタイミングは、水
平非表示期間に集中しているので、図７に示す制御方法
だと、設定するレジスタのビット数が増えるという問題
がある。
【００６２】画像メモリが画像用デュアルポートメモリ
構成されている場合には、図５のａ３，ｂ１の制御方法
がレジスタのビット数が少なく、かつ、制御が簡単にな
るという点から優れている。
構成されている場合には、図５のａ３，ｂ１の制御方法
がレジスタのビット数が少なく、かつ、制御が簡単にな
るという点から優れている。
【００６３】垂直カウンタ１０２５の制御方法も水平カ
ウンタ１０２３の制御情報と同じだけ存在するが、表示
データの読み出し用のアドレスは、画像メモリが通常の
ダイナミックメモリやスタティックメモリで構成されて
いる場合にも、画像用デュアルポートメモリで構成され
ている場合にも、必要である。
ウンタ１０２３の制御情報と同じだけ存在するが、表示
データの読み出し用のアドレスは、画像メモリが通常の
ダイナミックメモリやスタティックメモリで構成されて
いる場合にも、画像用デュアルポートメモリで構成され
ている場合にも、必要である。
【００６４】垂直カウンタ１０２５の制御方法を図８に
示す。
示す。
【００６５】垂直カウンタの値１１４０を表示データの
読み出し用アドレスとして使用するために、垂直表示期
間の先頭で０を示し、１水平期間ごとにインクリメント
するように制御する。また、インタレース方式の表示装
置を制御する場合には、偶数フィールドの表示期間から
奇数フィールドの表示期間までの間が、奇数フィールド
の表示期間から偶数フィールドの表示期間までの間より
も１水平期間だけ長くなるように制御しなければならな
い。
読み出し用アドレスとして使用するために、垂直表示期
間の先頭で０を示し、１水平期間ごとにインクリメント
するように制御する。また、インタレース方式の表示装
置を制御する場合には、偶数フィールドの表示期間から
奇数フィールドの表示期間までの間が、奇数フィールド
の表示期間から偶数フィールドの表示期間までの間より
も１水平期間だけ長くなるように制御しなければならな
い。
【００６６】そこで、垂直カウンタの値１１４０を、表
示データの読み出し用アドレスとして使用することを考
慮に入れると、垂直カウンタ１０２５の制御方法は、図
８に示す方法となる。このように制御するためには、垂
直カウンタ制御回路１０２６内に、１画面表示内の状態
を制御する垂直シーケンサを設け、図８に示すように、
ノンインタレース方式の場合には、状態Ｃ１，Ｃ２を繰
り返し、インタレース方式の場合には、状態Ｃ１，Ｃ
２，Ｃ３，Ｃ４，Ｃ５を繰り返すようにすればよい。
示データの読み出し用アドレスとして使用することを考
慮に入れると、垂直カウンタ１０２５の制御方法は、図
８に示す方法となる。このように制御するためには、垂
直カウンタ制御回路１０２６内に、１画面表示内の状態
を制御する垂直シーケンサを設け、図８に示すように、
ノンインタレース方式の場合には、状態Ｃ１，Ｃ２を繰
り返し、インタレース方式の場合には、状態Ｃ１，Ｃ
２，Ｃ３，Ｃ４，Ｃ５を繰り返すようにすればよい。
【００６７】上述したように、画像メモリを画像用デュ
アルポートメモリで構成した場合に、画像用デュアルポ
ートメモリのリード転送アドレスとして、垂直カウンタ
の値１１４０を使用することができ、また、画像メモリ
を通常のスタティックメモリまたはダイナミックメモリ
で構成した場合に、通常ポートからの読み出しアドレス
として、水平カウンタの値１０４１および垂直カウンタ
の値１１４０を使用することができる。従って、アドレ
スカウンタを別途設ける必要がないので、論理量を削減
することができる。
アルポートメモリで構成した場合に、画像用デュアルポ
ートメモリのリード転送アドレスとして、垂直カウンタ
の値１１４０を使用することができ、また、画像メモリ
を通常のスタティックメモリまたはダイナミックメモリ
で構成した場合に、通常ポートからの読み出しアドレス
として、水平カウンタの値１０４１および垂直カウンタ
の値１１４０を使用することができる。従って、アドレ
スカウンタを別途設ける必要がないので、論理量を削減
することができる。
【００６８】なお、この際に、各表示制御ＬＳＩは同期
して動作するので、各表示制御ＬＳＩが、自表示制御Ｌ
ＳＩの水平カウンタの値１０４１の値、または、水平カ
ウンタの値１０４１および垂直カウンタの値１１４０
を、画像用デュアルポートメモリのリード転送アドレス
または通常ポートからの読み出しアドレスとして使用す
るようにしてもよいが、図１０に示すように、表示制御
ＬＳＩ間同期信号２０１０，２０１１，２０１２をドラ
イブする１つの表示制御ＬＳＩのみが、アドレスを出力
するようにしてもよい。
して動作するので、各表示制御ＬＳＩが、自表示制御Ｌ
ＳＩの水平カウンタの値１０４１の値、または、水平カ
ウンタの値１０４１および垂直カウンタの値１１４０
を、画像用デュアルポートメモリのリード転送アドレス
または通常ポートからの読み出しアドレスとして使用す
るようにしてもよいが、図１０に示すように、表示制御
ＬＳＩ間同期信号２０１０，２０１１，２０１２をドラ
イブする１つの表示制御ＬＳＩのみが、アドレスを出力
するようにしてもよい。
【００６９】図１０に示す画像表示ボードにおいては、
表示制御ＬＳＩ２０と画像メモリ３０，３１，…，３ｎ
との間のみに、画像メモリアドレスを転送するバスが接
続されており、表示制御ＬＳＩ２０，２１，…，２ｎと
画像メモリ３０，３１，…，３ｎとの間には、画像メモ
リデータを転送するバスが接続されている。
表示制御ＬＳＩ２０と画像メモリ３０，３１，…，３ｎ
との間のみに、画像メモリアドレスを転送するバスが接
続されており、表示制御ＬＳＩ２０，２１，…，２ｎと
画像メモリ３０，３１，…，３ｎとの間には、画像メモ
リデータを転送するバスが接続されている。
【００７０】次に、図４に戻って、複数個の表示制御Ｌ
ＳＩの表示装置制御部１０２の間の同期法について説明
する。
ＳＩの表示装置制御部１０２の間の同期法について説明
する。
【００７１】図４において、フレーム同期信号２０１
０，リード転送同期信号２０１１が表示装置制御部１０
２を同期させるための信号であり、これらの信号が出力
された次の表示クロック６の立ち上がりタイミングで、
水平カウンタ１０２３，水平カウンタ制御回路１０２
４，垂直カウンタ１０２５，垂直カウンタ制御回路１０
２６は、偶数フィールドの先頭の状態に戻る。表示装置
制御部１０２の起動ビット１０２０が立っていないとき
には、論理和ゲート１０２２の働きにより、フレーム同
期信号２０１０は常に出力されていて、水平カウンタ１
０２３，水平カウンタ制御回路１０２４，垂直カウンタ
１０２５，垂直カウンタ制御回路１０２６は、偶数フィ
ールドの先頭の状態に固定されている。
０，リード転送同期信号２０１１が表示装置制御部１０
２を同期させるための信号であり、これらの信号が出力
された次の表示クロック６の立ち上がりタイミングで、
水平カウンタ１０２３，水平カウンタ制御回路１０２
４，垂直カウンタ１０２５，垂直カウンタ制御回路１０
２６は、偶数フィールドの先頭の状態に戻る。表示装置
制御部１０２の起動ビット１０２０が立っていないとき
には、論理和ゲート１０２２の働きにより、フレーム同
期信号２０１０は常に出力されていて、水平カウンタ１
０２３，水平カウンタ制御回路１０２４，垂直カウンタ
１０２５，垂直カウンタ制御回路１０２６は、偶数フィ
ールドの先頭の状態に固定されている。
【００７２】フレーム同期信号２０１０は、複数個の表
示制御ＬＳＩのうちの１つがドライブし、ドライブした
表示制御ＬＳＩを含めて全ての表示制御ＬＳＩが、この
信号を受け取る。受け取った信号は、フレーム初期化信
号２０１０１として、水平カウンタ制御回路１０２４お
よび垂直カウンタ制御回路１０２６に入力される。
示制御ＬＳＩのうちの１つがドライブし、ドライブした
表示制御ＬＳＩを含めて全ての表示制御ＬＳＩが、この
信号を受け取る。受け取った信号は、フレーム初期化信
号２０１０１として、水平カウンタ制御回路１０２４お
よび垂直カウンタ制御回路１０２６に入力される。
【００７３】１つの表示制御ＬＳＩが作成したフレーム
同期信号２０１０を全ての表示制御ＬＳＩで使用しなけ
ればならない２つの理由を以下に示す。
同期信号２０１０を全ての表示制御ＬＳＩで使用しなけ
ればならない２つの理由を以下に示す。
【００７４】１つ目の理由は、複数個の表示制御ＬＳＩ
は、同一の構成をしており、個々の表示制御ＬＳＩは、
ＩＤ情報を区別するための入力ピン２００，２１０，
…，２ｎ０の固定値が違うだけで、全ての表示制御ＬＳ
Ｉの同一のレジスタへの書き込みは、同時に行われるの
で、起動ビット１０２０も、全ての表示ＬＳＩで同時に
変化するが、個々の表示制御ＬＳＩで独立に同期化を行
った場合は、ずれる可能性があるので、１つの表示制御
ＬＳＩで同期化した信号を全ての表示制御ＬＳＩで使用
するようにしなければならないからである。
は、同一の構成をしており、個々の表示制御ＬＳＩは、
ＩＤ情報を区別するための入力ピン２００，２１０，
…，２ｎ０の固定値が違うだけで、全ての表示制御ＬＳ
Ｉの同一のレジスタへの書き込みは、同時に行われるの
で、起動ビット１０２０も、全ての表示ＬＳＩで同時に
変化するが、個々の表示制御ＬＳＩで独立に同期化を行
った場合は、ずれる可能性があるので、１つの表示制御
ＬＳＩで同期化した信号を全ての表示制御ＬＳＩで使用
するようにしなければならないからである。
【００７５】２つ目の理由は、個々の表示制御ＬＳＩは
独立に動作しているので、電源ノイズ，電波，アルファ
線などの外来ノイズにより、表示装置の制御を行う回路
の同期がずれた場合でも、同期が回復するようにしなけ
ればならないからである。
独立に動作しているので、電源ノイズ，電波，アルファ
線などの外来ノイズにより、表示装置の制御を行う回路
の同期がずれた場合でも、同期が回復するようにしなけ
ればならないからである。
【００７６】個々の表示制御ＬＳＩ間の同期がずれた場
合にも、フレーム同期信号２０１０を出力した表示制御
ＬＳＩがフレームの先頭の状態に移るときに、全ての表
示制御ＬＳＩの表示装置制御部１０２の同期が得られ
る。２つ目の理由は、表示用クロック６と描画用クロッ
ク７とが同期している場合にも有効である。
合にも、フレーム同期信号２０１０を出力した表示制御
ＬＳＩがフレームの先頭の状態に移るときに、全ての表
示制御ＬＳＩの表示装置制御部１０２の同期が得られ
る。２つ目の理由は、表示用クロック６と描画用クロッ
ク７とが同期している場合にも有効である。
【００７７】上述したように、フレーム同期信号２０１
０は、全ての表示制御ＬＳＩ内の表示装置制御部１０２
をフレームの先頭の状態に遷移させるので、ノイズによ
り複数個の表示制御ＬＳＩの表示装置制御部間のフレー
ムの同期がずれた場合でも、１フレーム内に同期を回復
することができる。
０は、全ての表示制御ＬＳＩ内の表示装置制御部１０２
をフレームの先頭の状態に遷移させるので、ノイズによ
り複数個の表示制御ＬＳＩの表示装置制御部間のフレー
ムの同期がずれた場合でも、１フレーム内に同期を回復
することができる。
【００７８】また、表示装置制御部１０２の起動前にフ
レーム同期信号２０１０をアサートし続けることによ
り、表示装置制御部１０２をフレームの先頭の状態に固
定しておき、表示用クロック６に同期してネゲートする
ことにより起動を行うので、起動が描画用クロック７に
同期して行われた場合にも、全ての表示装置制御部１０
２を表示用クロック６に同期して、同時に起動すること
ができる。
レーム同期信号２０１０をアサートし続けることによ
り、表示装置制御部１０２をフレームの先頭の状態に固
定しておき、表示用クロック６に同期してネゲートする
ことにより起動を行うので、起動が描画用クロック７に
同期して行われた場合にも、全ての表示装置制御部１０
２を表示用クロック６に同期して、同時に起動すること
ができる。
【００７９】次に、画像メモリが画像用デュアルポート
メモリで構成されている場合に、リード転送サイクルを
表示制御ＬＳＩ間で同期させる方法について説明する。
メモリで構成されている場合に、リード転送サイクルを
表示制御ＬＳＩ間で同期させる方法について説明する。
【００８０】図４の信号１０５０は、水平カウンタ制御
回路１０２４，垂直カウンタ制御回路１０２６から作成
した、リード転送要求信号１１２の元となる信号であ
り、表示用クロック６に同期している。表示用クロック
６と描画用クロック７とが同期していない場合には、こ
の信号１０５０を同期化回路１０２９に通し、描画用ク
ロック７に同期した信号にした後、この信号１０５０と
この信号１００５をさらに描画用クロック７で１クロッ
ク分遅らせた信号とから、描画用クロック７で１クロッ
ク分の期間だけアサートする信号２０１１０を作成す
る。
回路１０２４，垂直カウンタ制御回路１０２６から作成
した、リード転送要求信号１１２の元となる信号であ
り、表示用クロック６に同期している。表示用クロック
６と描画用クロック７とが同期していない場合には、こ
の信号１０５０を同期化回路１０２９に通し、描画用ク
ロック７に同期した信号にした後、この信号１０５０と
この信号１００５をさらに描画用クロック７で１クロッ
ク分遅らせた信号とから、描画用クロック７で１クロッ
ク分の期間だけアサートする信号２０１１０を作成す
る。
【００８１】表示用クロック６と描画用クロック７とが
同期している場合には、同期化回路１０２９は不要であ
り、信号１０５０と信号１０５０をさらに描画用クロッ
ク７で１クロック分遅らせた信号とから、描画用クロッ
ク７で１クロック分の期間だけアサートする信号２０１
１０を作成する。
同期している場合には、同期化回路１０２９は不要であ
り、信号１０５０と信号１０５０をさらに描画用クロッ
ク７で１クロック分遅らせた信号とから、描画用クロッ
ク７で１クロック分の期間だけアサートする信号２０１
１０を作成する。
【００８２】信号２０１１０は、リード転送要求信号１
１２を出すタイミングとなる信号であり、複数個の表示
制御ＬＳＩのうちの１つがリード転送同期信号２０１１
としてドライブし、ドライブした表示制御ＬＳＩを含め
て全ての表示制御ＬＳＩが、このリード転送同期信号２
０１１を受け取る。この受け取ったリード転送同期信号
２０１１から、リード転送要求作成回路１０３０がリー
ド転送要求信号１１２を作成する。リード転送要求信号
１１２を出すタイミングとなる信号２０１１０も、以下
に示す２つの理由により、１つの表示制御ＬＳＩがドラ
イブし、ドライブした表示制御ＬＳＩを含めて全ての表
示制御ＬＳＩが受け取って使用しなければならない。
１２を出すタイミングとなる信号であり、複数個の表示
制御ＬＳＩのうちの１つがリード転送同期信号２０１１
としてドライブし、ドライブした表示制御ＬＳＩを含め
て全ての表示制御ＬＳＩが、このリード転送同期信号２
０１１を受け取る。この受け取ったリード転送同期信号
２０１１から、リード転送要求作成回路１０３０がリー
ド転送要求信号１１２を作成する。リード転送要求信号
１１２を出すタイミングとなる信号２０１１０も、以下
に示す２つの理由により、１つの表示制御ＬＳＩがドラ
イブし、ドライブした表示制御ＬＳＩを含めて全ての表
示制御ＬＳＩが受け取って使用しなければならない。
【００８３】１つ目の理由は、全ての表示制御ＬＳＩの
表示装置制御部１０２は、互いに同期して動いているの
で、リード転送要求信号１１２の元となる信号１０５０
も、全ての表示制御ＬＳＩで同時に変化するが、個々の
表示制御ＬＳＩで独立に同期化を行った場合に、ずれる
可能性があるので、１つの表示制御ＬＳＩで同期化した
信号を全ての表示制御ＬＳＩで使用するようにしなけれ
ばならないからである。
表示装置制御部１０２は、互いに同期して動いているの
で、リード転送要求信号１１２の元となる信号１０５０
も、全ての表示制御ＬＳＩで同時に変化するが、個々の
表示制御ＬＳＩで独立に同期化を行った場合に、ずれる
可能性があるので、１つの表示制御ＬＳＩで同期化した
信号を全ての表示制御ＬＳＩで使用するようにしなけれ
ばならないからである。
【００８４】２つ目の理由は、外来ノイズにより、個々
の表示制御ＬＳＩの表示装置制御部１０２の同期がずれ
た場合に、フレーム同期信号２０１０により同期が回復
されるのは、次のフレームの先頭であるが、それまで
に、リード転送サイクルは、最大では、１画面の表示ラ
イン数だけあり、同期が回復するまでに、個々の表示制
御ＬＳＩ間で、リード転送サイクルがずれてしまうから
である。
の表示制御ＬＳＩの表示装置制御部１０２の同期がずれ
た場合に、フレーム同期信号２０１０により同期が回復
されるのは、次のフレームの先頭であるが、それまで
に、リード転送サイクルは、最大では、１画面の表示ラ
イン数だけあり、同期が回復するまでに、個々の表示制
御ＬＳＩ間で、リード転送サイクルがずれてしまうから
である。
【００８５】１つの表示制御ＬＳＩが作成したリード転
送同期信号２０１１を全ての表示制御ＬＳＩで使用する
ことにより、リード転送同期信号２０１１を出力した表
示制御ＬＳＩの表示装置制御部１０２の動作で、全ての
表示制御ＬＳＩのリード転送サイクルのタイミングが決
まる。２つ目の理由は、表示用クロック６と描画用クロ
ック７とが同期している場合にも有効である。表示用ク
ロック６と描画用クロック７とが同期している場合に
は、リード転送同期信号２０１１が必要となる根拠は２
つ目の理由だけであり、また、２つ目の理由は、外来ノ
イズの影響が十分に少なく、システムの信頼性が確保で
きる場合には、リード転送同期信号２０１１を省略し、
各表示制御ＬＳＩで、リード転送を行うタイミングを発
生させるようにしてもよい。
送同期信号２０１１を全ての表示制御ＬＳＩで使用する
ことにより、リード転送同期信号２０１１を出力した表
示制御ＬＳＩの表示装置制御部１０２の動作で、全ての
表示制御ＬＳＩのリード転送サイクルのタイミングが決
まる。２つ目の理由は、表示用クロック６と描画用クロ
ック７とが同期している場合にも有効である。表示用ク
ロック６と描画用クロック７とが同期している場合に
は、リード転送同期信号２０１１が必要となる根拠は２
つ目の理由だけであり、また、２つ目の理由は、外来ノ
イズの影響が十分に少なく、システムの信頼性が確保で
きる場合には、リード転送同期信号２０１１を省略し、
各表示制御ＬＳＩで、リード転送を行うタイミングを発
生させるようにしてもよい。
【００８６】上述したように、リード転送同期信号２０
１１は、１つの表示制御ＬＳＩ内で同期化した信号を、
全ての表示制御ＬＳＩで使用するので、表示用クロック
６と描画用クロック７とが非同期の場合にも、同じタイ
ミングでリード転送を起こすことができる。また、表示
装置制御部１０２間でフレームの同期がずれた場合で
も、リード転送のタイミングがずれることがない。
１１は、１つの表示制御ＬＳＩ内で同期化した信号を、
全ての表示制御ＬＳＩで使用するので、表示用クロック
６と描画用クロック７とが非同期の場合にも、同じタイ
ミングでリード転送を起こすことができる。また、表示
装置制御部１０２間でフレームの同期がずれた場合で
も、リード転送のタイミングがずれることがない。
【００８７】なお、画像メモリが通常のダイナミックメ
モリやスタティックメモリで構成されている場合には、
リード転送同期信号２０１１の代わりに、画像メモリの
通常ポートからの表示データの読み出しサイクルの起動
信号を、１つの表示制御ＬＳＩが出力するようにし、全
ての表示制御ＬＳＩで使用するようにする。
モリやスタティックメモリで構成されている場合には、
リード転送同期信号２０１１の代わりに、画像メモリの
通常ポートからの表示データの読み出しサイクルの起動
信号を、１つの表示制御ＬＳＩが出力するようにし、全
ての表示制御ＬＳＩで使用するようにする。
【００８８】また、この場合には、表示が行われている
期間の間、表示のための読み出しサイクルを表示用クロ
ック６に同期して行わなければならないので、表示用ク
ロック６と描画用クロック７とが非同期のシステムは不
可能である。
期間の間、表示のための読み出しサイクルを表示用クロ
ック６に同期して行わなければならないので、表示用ク
ロック６と描画用クロック７とが非同期のシステムは不
可能である。
【００８９】次に、図９を用いて、リフレッシュ起動部
１０５の構成について説明する。
１０５の構成について説明する。
【００９０】画像メモリが通常のダイナミックメモリで
構成されている場合や、画像用デュアルポートメモリで
構成されている場合には、メモリの記憶内容を保持する
ために、定期的に画像メモリのリフレッシュを行わなけ
ればならない。
構成されている場合や、画像用デュアルポートメモリで
構成されている場合には、メモリの記憶内容を保持する
ために、定期的に画像メモリのリフレッシュを行わなけ
ればならない。
【００９１】図９において、リフレッシュカウンタ１０
５１は、電源投入時から、何の影響も受けず、描画用ク
ロック７で１クロック分ごとに、ただカウントアップ
し、カウンタの全てのビットが１になったら、０に戻る
だけのカウンタであり、カウンタの値が０になるごと
に、リフレッシュ要求信号１１４を出すタイミングとな
る信号２０１２０を出力する。リフレッシュ要求信号１
１４を出すタイミングとなる信号２０１２０は、複数個
の表示制御ＬＳＩのうちの１つがリフレッシュ同期信号
２０１２としてドライブし、ドライブした表示制御ＬＳ
Ｉを含めて全ての表示制御ＬＳＩがこのリフレッシュ同
期信号２０１２を受け取る。
５１は、電源投入時から、何の影響も受けず、描画用ク
ロック７で１クロック分ごとに、ただカウントアップ
し、カウンタの全てのビットが１になったら、０に戻る
だけのカウンタであり、カウンタの値が０になるごと
に、リフレッシュ要求信号１１４を出すタイミングとな
る信号２０１２０を出力する。リフレッシュ要求信号１
１４を出すタイミングとなる信号２０１２０は、複数個
の表示制御ＬＳＩのうちの１つがリフレッシュ同期信号
２０１２としてドライブし、ドライブした表示制御ＬＳ
Ｉを含めて全ての表示制御ＬＳＩがこのリフレッシュ同
期信号２０１２を受け取る。
【００９２】この受け取ったリフレッシュ同期信号２０
１２により、リフレッシュ要求作成回路１０５２がリフ
レッシュ要求信号１１４を作成する。
１２により、リフレッシュ要求作成回路１０５２がリフ
レッシュ要求信号１１４を作成する。
【００９３】リフレッシュ要求信号１１４を出すタイミ
ングとなる信号２０１２０も、以下に示す１つの理由に
より、１つの表示制御ＬＳＩがドライブし、ドライブし
た表示制御ＬＳＩを含めて全ての表示制御ＬＳＩで使用
しなければならない。
ングとなる信号２０１２０も、以下に示す１つの理由に
より、１つの表示制御ＬＳＩがドライブし、ドライブし
た表示制御ＬＳＩを含めて全ての表示制御ＬＳＩで使用
しなければならない。
【００９４】その理由は、個々の表示制御ＬＳＩのリフ
レッシュカウンタ１０５１は独立に動作しているので、
外来ノイズにより、リフレッシュカウンタ１０５１の同
期がずれた場合に、各々の表示制御ＬＳＩのリフレッシ
ュサイクルの同期がずれてしまうが、１つの表示制御Ｌ
ＳＩが作成したリフレッシュ同期信号２０１２を全ての
表示制御ＬＳＩで使用することにより、リフレッシュ同
期信号２０１２を出力した表示制御ＬＳＩのリフレッシ
ュカウンタ１０５１の動作で、全ての表示制御ＬＳＩの
リフレッシュサイクルのタイミングが決まる。
レッシュカウンタ１０５１は独立に動作しているので、
外来ノイズにより、リフレッシュカウンタ１０５１の同
期がずれた場合に、各々の表示制御ＬＳＩのリフレッシ
ュサイクルの同期がずれてしまうが、１つの表示制御Ｌ
ＳＩが作成したリフレッシュ同期信号２０１２を全ての
表示制御ＬＳＩで使用することにより、リフレッシュ同
期信号２０１２を出力した表示制御ＬＳＩのリフレッシ
ュカウンタ１０５１の動作で、全ての表示制御ＬＳＩの
リフレッシュサイクルのタイミングが決まる。
【００９５】この理由は、表示用クロック６と描画用ク
ロック７とが同期している場合にも有効である。
ロック７とが同期している場合にも有効である。
【００９６】上述したように、リフレッシュ同期信号２
０１２は、１つの表示制御ＬＳＩ内で同期化した信号
を、全ての表示制御ＬＳＩで使用するので、ノイズによ
り複数のリフレッシュ起動部１０５の同期がずれた場合
でも、リフレッシュのタイミングがずれることがない。
０１２は、１つの表示制御ＬＳＩ内で同期化した信号
を、全ての表示制御ＬＳＩで使用するので、ノイズによ
り複数のリフレッシュ起動部１０５の同期がずれた場合
でも、リフレッシュのタイミングがずれることがない。
【００９７】以上説明したように、本実施例によれば、
複数個の表示制御ＬＳＩのうちの１つだけ他と区別され
た表示制御ＬＳＩのみが、表示制御ＬＳＩ間同期信号２
０１０，２０１１，２０１２をドライブし、１つだけ他
と区別された表示制御ＬＳＩを含む全ての表示制御ＬＳ
Ｉがこの表示制御ＬＳＩ間同期信号を使用するようにし
ているので、表示用クロック６と描画用クロック７とが
非同期の場合でさえも、全ての表示制御ＬＳＩが表示制
御ＬＳＩ同期信号に同期して動作し、１つの表示装置に
同時に表示するデータを生成することが可能となる。
複数個の表示制御ＬＳＩのうちの１つだけ他と区別され
た表示制御ＬＳＩのみが、表示制御ＬＳＩ間同期信号２
０１０，２０１１，２０１２をドライブし、１つだけ他
と区別された表示制御ＬＳＩを含む全ての表示制御ＬＳ
Ｉがこの表示制御ＬＳＩ間同期信号を使用するようにし
ているので、表示用クロック６と描画用クロック７とが
非同期の場合でさえも、全ての表示制御ＬＳＩが表示制
御ＬＳＩ同期信号に同期して動作し、１つの表示装置に
同時に表示するデータを生成することが可能となる。
【００９８】また、表示制御ＬＳＩは全て同じ構成とし
ているので、表示制御ＬＳＩ同期信号をドライブする表
示制御ＬＳＩ以外の表示制御ＬＳＩは、その構成を変更
せずに、その数を変更するだけで、１画素を構成するビ
ット数が異なる表示制御装置を構成することができる。
ているので、表示制御ＬＳＩ同期信号をドライブする表
示制御ＬＳＩ以外の表示制御ＬＳＩは、その構成を変更
せずに、その数を変更するだけで、１画素を構成するビ
ット数が異なる表示制御装置を構成することができる。
【００９９】
【発明の効果】以上説明したように、本発明によれば、
複数個の表示制御手段のうちの１つだけ他と区別された
表示制御手段が、自表示制御手段を含む全ての表示制御
手段に対して、互いに同期して動作させるための同期信
号を供給するので、全ての表示制御手段が供給された同
期信号に同期して動作し、１つの表示装置に同時に表示
するデータを生成することが可能となる。
複数個の表示制御手段のうちの１つだけ他と区別された
表示制御手段が、自表示制御手段を含む全ての表示制御
手段に対して、互いに同期して動作させるための同期信
号を供給するので、全ての表示制御手段が供給された同
期信号に同期して動作し、１つの表示装置に同時に表示
するデータを生成することが可能となる。
【０１００】さらに、画像メモリを画像用デュアルポー
トメモリで構成したときには、表示用クロックと描画用
クロックとが非同期の場合でさえも、全ての表示制御手
段が供給された同期信号に同期して動作し、１つの表示
装置に同時に表示するデータを生成することが可能とな
る。
トメモリで構成したときには、表示用クロックと描画用
クロックとが非同期の場合でさえも、全ての表示制御手
段が供給された同期信号に同期して動作し、１つの表示
装置に同時に表示するデータを生成することが可能とな
る。
【０１０１】また、表示制御手段は全て同じ構成として
いるので、同期信号を供給する表示制御手段以外の表示
制御手段は、その構成を変更せずに、その数を変更する
だけで、１画素を構成するビット数が異なる表示制御装
置を構成することができる。
いるので、同期信号を供給する表示制御手段以外の表示
制御手段は、その構成を変更せずに、その数を変更する
だけで、１画素を構成するビット数が異なる表示制御装
置を構成することができる。
【図１】従来の表示制御装置の構成図。
【図２】本実施例の画像表示ボードの構成図。
【図３】表示制御ＬＳＩの構成図。
【図４】表示装置制御部の構成図。
【図５】水平カウンタの制御方法。
【図６】水平同期信号，水平表示期間信号の作成方法。
【図７】水平カウンタの制御方法。
【図８】垂直カウンタの制御方法。
【図９】リフレッシュ起動部の構成図。
【図１０】本実施例の画像表示ボードの構成図。
１…画像バス、２０〜２ｎ…表示制御ＬＳＩ、３０〜３
ｎ…画像メモリ、４…カラールックアップテーブル、５
…表示装置、６…表示用クロック、７…描画用クロッ
ク、２００〜２ｎ０…入力ピン、２０１，２１１〜２ｎ
０…入出力ピン、１００…画像バスＩ／Ｆ部、１０１…
ＩＤ認知部、１０２…表示装置制御部、１０４…画像メ
モリＩ／Ｆ部、１０５…リフレッシュ起動部、２０１０
…フレーム同期信号、２０１１…リード転送同期信号、
２０１２…リフレッシュ同期信号。
ｎ…画像メモリ、４…カラールックアップテーブル、５
…表示装置、６…表示用クロック、７…描画用クロッ
ク、２００〜２ｎ０…入力ピン、２０１，２１１〜２ｎ
０…入出力ピン、１００…画像バスＩ／Ｆ部、１０１…
ＩＤ認知部、１０２…表示装置制御部、１０４…画像メ
モリＩ／Ｆ部、１０５…リフレッシュ起動部、２０１０
…フレーム同期信号、２０１１…リード転送同期信号、
２０１２…リフレッシュ同期信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 和子 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 マイクロエレク トロニクス機器開発研究所内 (72)発明者 渡部 謙 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 マイクロエレク トロニクス機器開発研究所内 (72)発明者 大西 勝善 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 マイクロエレク トロニクス機器開発研究所内 (56)参考文献 特開 平２−72393（ＪＰ，Ａ) 特開 平１−251094（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/12 G06F 3/153 G09G 5/00 H04N 5/073 H04N 5/265
Claims (11)
- 【請求項１】複数個のプレーンを有する画像メモリに格
納された画像データを表示装置に表示し、１つ以上のプ
レーンからなるプレーン群を制御する複数個の表示制御
手段を有する表示制御装置において、 上記表示制御手段は、互いに同期して動作させるための
１種類以上の同期信号を入出力する１つ以上の入出力手
段と、上記複数個の表示制御手段のうちの１つを他と区
別することを示す情報を入力する入力手段とを備え、 上記入出力手段は、同じ種類の同期信号を入出力するも
の同士が信号線で接続されており、 上記入力手段により入力された情報が他と区別すること
を示す情報である１つの表示制御手段は、上記同期信号
をドライブし、 上記他と区別された１つの表示制御手段を含む全ての表
示制御手段は、上記入出力手段により上記同期信号を入
力し、入力された同期信号により動作することを特徴と
する表示制御装置。 - 【請求項２】複数個のプレーンを有する画像メモリに格
納された画像データを表示装置に表示し、１つ以上のプ
レーンからなるプレーン群を制御する複数個の表示制御
手段を有する表示制御装置において、 上記表示制御手段のうちの１つの表示制御手段が他と区
別されており、 上記他と区別された１つの表示制御手段は、自表示制御
手段を含めた全ての表示制御手段に対して、互いに同期
して動作させるための１種類以上の同期信号を供給する
ものであり、 上記画像メモリは、画像用デュアルポートメモリで構成
されており、 上記同期信号は、上記表示装置の制御状態をフレームの
先頭時の状態に遷移させるフレーム同期信号と、上記画
像用デュアルポートメモリのランダムアクセスメモリか
らシリアルアクセスメモリへの転送サイクルを起こすタ
イミングの元になるリード転送同期信号と、上記画像用
デュアルポートメモリのリフレッシュサイクルを起こす
タイミングの元となるリフレッシュ同期信号とを、少な
くとも含むことを特徴とする表示制御装置。 - 【請求項３】複数個のプレーンを有する画像メモリに格
納された画像データを表示装置に表示し、１つ以上のプ
レーンからなるプレーン群を制御する複数個の表示制御
手段を有する表示制御装置において、 上記表示制御手段のうちの１つの表示制御手段が他と区
別されており、 上記他と区別された１つの表示制御手段は、自表示制御
手段を含めた全ての表示制御手段に対して、互いに同期
して動作させるための１種類以上の同期信号を供給する
ものであり、 上記画像メモリは、ダイナミックメモリで構成されてお
り、 上記同期信号は、上記表示装置の制御状態をフレームの
先頭時の状態に遷移させるフレーム同期信号と、上記ダ
イナミックメモリの通常ポートからのデータの読み出し
タイミングの元になるデータ読み出し同期信号と、上記
ダイナミックメモリのリフレッシュサイクルを起こすタ
イミングの元となるリフレッシュ同期信号とを、少なく
とも含むことを特徴とする表示制御装置。 - 【請求項４】複数個のプレーンを有する画像メモリに格
納された画像データを表示装置に表示し、１つ以上のプ
レーンからなるプレーン群を制御する複数個の表示制御
手段を有する表示制御装置において、 上記表示制御手段のうちの１つの表示制御手段が他と区
別されており、 上記他と区別された１つの表示制御手段は、自表示制御
手段を含めた全ての表示制御手段に対して、互いに同期
して動作させるための１種類以上の同期信号を供給する
ものであり、 上記画像メモリは、スタティックメモリで構成されてお
り、 上記同期信号は、上記表示装置の制御状態をフレームの
先頭時の状態に遷移させるフレーム同期信号と、上記ス
タティックメモリの通常ポートからのデータの読み出し
タイミングの元になるデータ読み出し同期信号とを、少
なくとも含むことを特徴とする表示制御装置。 - 【請求項５】請求項２、３および４のいずれか一項に記
載の表示制御装置において、 上記表示制御手段は、上記表示制御装置と接続されたコ
ンピュータ本体から入力された、上記表示装置の制御を
起動するタイミングの元となる信号の反転信号と、上記
表示装置の最終フレームの１クロック期間を示す信号と
の論理和をとることにより、上記フレーム同期信号を作
成する手段を備えたことを特徴とする表示制御装置。 - 【請求項６】請求項２記載の表示制御装置において、 上記表示装置を制御するタイミングの基準となる表示用
クロックと、上記表示制御装置と接続されたコンピュー
タ本体のクロックであり、上記画像メモリを制御するタ
イミングの基準となる描画用クロックとが非同期である
場合に、 上記表示制御手段は、上記表示用クロックに同期したリ
ード転送同期信号を、上記描画用クロックに同期化させ
る手段を備えたことを特徴とする表示制御装置。 - 【請求項７】請求項２記載の表示制御装置において、 上記表示装置を制御するタイミングの基準となる表示用
クロックと、上記表示制御装置と接続されたコンピュー
タ本体のクロックであり、上記画像メモリを制御するタ
イミングの基準となる描画用クロックとが非同期である
場合に、 上記表示制御手段は、上記描画用クロックに同期して上
記コンピュータ本体から入力された、上記表示装置の制
御を起動するタイミングの元となる信号を、上記表示用
クロックに同期化させ、この同期化された信号の反転信
号と、上記表示装置の最終フレームの１クロック期間を
示す信号との論理和をとることにより、上記フレーム同
期信号を作成する手段とを備えたことを特徴とする表示
制御装置。 - 【請求項８】複数個のプレーンを有する画像メモリに格
納された画像データを表示装置に表示し、１つ以上のプ
レーンからなるプレーン群を制御する複数個の表示制御
手段 を有する表示制御装置において、 上記表示制御手段のうちの１つの表示制御手段が他と区
別されており、 上記他と区別された１つの表示制御手段は、自表示制御
手段を含めた全ての表示制御手段に対して、互いに同期
して動作させるための１種類以上の同期信号を供給する
ものであり、 上記画像メモリは、画像用デュアルポ−トメモリで構成
されており、 上記表示制御手段は、上記表示装置を制御する垂直表示
期間信号および垂直同期信号のタイミングを生成するた
めのカウンタの値を、上記画像用デュアルポ−トメモリ
のランダムアクセスメモリからシリアルアクセスメモリ
への転送アドレスとして使用することを特徴とする表示
制御装置。 - 【請求項９】複数個のプレーンを有する画像メモリに格
納された画像データを表示装置に表示し、１つ以上のプ
レーンからなるプレーン群を制御する複数個の表示制御
手段を有する表示制御装置において、 上記表示制御手段のうちの１つの表示制御手段が他と区
別されており、 上記他と区別された１つの表示制御手段は、自表示制御
手段を含めた全ての表示制御手段に対して、互いに同期
して動作させるための１種類以上の同期信号を供給する
ものであり、 上記画像メモリは、スタティックメモリまたはダイナミ
ックメモリで構成されており、 上記表示制御手段は、上記表示装置を制御する垂直表示
期間信号および垂直同期信号のタイミングを生成するた
めのカウンタの値と、上記表示装置を制御する水平表示
期間信号および水平同期信号のタイミングを生成するた
めのカウンタの値とを、上記スタティックメモリまたは
ダイナミックメモリに書き込まれているデ−タを表示す
るための読み出しアドレスとして使用することを特徴と
する表示制御装置。 - 【請求項１０】請求項２、３、４、５、６、７、８およ
び９のいずれか一項に記載の表示制御装置において、 上記表示制御手段は、複数個の表示制御手段のうちの１
つを他と区別することを示す情報を入力する入力手段
と、上記入力手段により入力された情報に基づいて他と
区別された１つの表示制御手段が、互いに同期して動作
させるために自表示制御手段を含めたすべての表示制御
手段に供給する１種類以上の同期信号を入出力する１つ
以上の入出力手段を備え、 上記入出力手段は、同じ種類の同期信号を入出力するも
の同士が信号線で接続されており、 上記入力手段により入力された情報が他と区別すること
を示す情報である１つの表示制御手段は、上記同期信号
をドライブし、 上記他と区別された１つの表示制御手段を含む全ての表
示制御手段は、上記入出力手段により上記同期信号を入
力し、入力された同期信号により動作することを特徴と
する表示制御装置。 - 【請求項１１】請求項１，２，３，４，５，６，７，
８，９および１０のいずれか一項に記載の表示制御装置
において、 上記他と区別された１つの表示制御手段以外の表示制御
手段の数は、任意に増設可能であることを特徴とする表
示制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126133A JP3015140B2 (ja) | 1991-05-29 | 1991-05-29 | 表示制御装置 |
| US07/890,270 US5581278A (en) | 1991-05-29 | 1992-05-29 | Image display control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126133A JP3015140B2 (ja) | 1991-05-29 | 1991-05-29 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04350896A JPH04350896A (ja) | 1992-12-04 |
| JP3015140B2 true JP3015140B2 (ja) | 2000-03-06 |
Family
ID=14927490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126133A Expired - Lifetime JP3015140B2 (ja) | 1991-05-29 | 1991-05-29 | 表示制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5581278A (ja) |
| JP (1) | JP3015140B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3049061B1 (ja) * | 1999-02-26 | 2000-06-05 | キヤノン株式会社 | 画像表示装置及び画像表示方法 |
| US6995771B2 (en) * | 2001-12-07 | 2006-02-07 | Intel Corporation | Sparse refresh of display |
| US20050195206A1 (en) * | 2004-03-04 | 2005-09-08 | Eric Wogsberg | Compositing multiple full-motion video streams for display on a video monitor |
| US20070157126A1 (en) * | 2006-01-04 | 2007-07-05 | Tschirhart Michael D | Three-dimensional display and control image |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0640256B2 (ja) * | 1983-12-26 | 1994-05-25 | 株式会社日立製作所 | 表示制御装置 |
| US4800431A (en) * | 1984-03-19 | 1989-01-24 | Schlumberger Systems And Services, Inc. | Video stream processing frame buffer controller |
| US4999620A (en) * | 1986-08-21 | 1991-03-12 | Ascii Corporation | Apparatus for storing and accessing image data to be displayed on a display unit |
| JPH083956B2 (ja) * | 1986-09-18 | 1996-01-17 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
| JPS63204595A (ja) * | 1987-02-20 | 1988-08-24 | Fujitsu Ltd | マルチプレ−ンビデオｒａｍ構成方式 |
| US5021775A (en) * | 1989-02-27 | 1991-06-04 | Motorola, Inc. | Synchronization method and circuit for display drivers |
-
1991
- 1991-05-29 JP JP3126133A patent/JP3015140B2/ja not_active Expired - Lifetime
-
1992
- 1992-05-29 US US07/890,270 patent/US5581278A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5581278A (en) | 1996-12-03 |
| JPH04350896A (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579461B2 (ja) | データ処理システム及びデータ処理装置 | |
| JP3582082B2 (ja) | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 | |
| TW475079B (en) | Liquid crystal display device | |
| KR920010445B1 (ko) | 표시 제어 장치 | |
| JPH11259046A (ja) | 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置 | |
| US6340959B1 (en) | Display control circuit | |
| JP2003228338A (ja) | 液晶表示装置 | |
| JPS602669B2 (ja) | 画面表示装置 | |
| JP3015140B2 (ja) | 表示制御装置 | |
| JPH10254425A (ja) | タイミング調整回路 | |
| JP3587136B2 (ja) | マトリクス型表示装置 | |
| JP3539385B2 (ja) | 表示装置および電子機器 | |
| JPH1195728A (ja) | 液晶表示制御装置 | |
| JPH07261703A (ja) | 液晶表示制御装置 | |
| JP2002132577A (ja) | データ処理システム | |
| JP3539386B2 (ja) | 表示装置および電子機器 | |
| JPH07199864A (ja) | 表示装置 | |
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| JP3539387B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP3537786B2 (ja) | データ処理システム | |
| JPH03153294A (ja) | 液晶表示装置 | |
| JPH0458037B2 (ja) | ||
| JPH10255029A (ja) | 画像データの転送装置 | |
| JP3256633B2 (ja) | データラッチ装置 | |
| JPH02207297A (ja) | 表示メモリアドレス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |