JPH10255029A - 画像データの転送装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 普及型で低コストのカラオケ装置等におい
て、環境の温度変化や電源電圧変動に影響されずに、画
像データ用のラインメモリの書き込みや読み出しを、安
定して正常に動作させる。 【解決手段】 一対のラインメモリの記憶容量を増加し
て構成し、所定の初期動作時間より長い初期動作時間を
設定して中央演算装置に送る動作時間設定回路と、所定
の画像データのバス幅より長い画像データのバス幅を設
定して中央演算装置に送るバス幅設定回路とを設ける。
設定した初期動作時間と設定したバス幅とを中央演算装
置は書き込み回路と読み出し回路に指示する。一定時間
に転送する画像データの量を増大し、一定量の画像デー
タを転送する時間を短縮するようにした。ラインメモリ
が動作規格が一杯のスピードで動作しても、ＡＣスペッ
ク規格がぎりぎりであっても、安定した画像が表示され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データの転送
装置に関し、特にカラオケ装置の背景画像やゲーム機等
における画像データの書き込み読み出しを行うデータの
転送装置に関する。

【０００２】

【従来の技術】カラオケ装置やゲーム機等の画面には、
動く映像や画像が曲の進展やゲームの展開とともに、常
時変化しながら表示される。画面に表示される画像デー
タは、処理系から画像メモリに書き込まれ、次に画像メ
モリから読み出されて表示装置の画面に表示される。画
面に表示される画像が重要な構成となるパソコンや卓上
コンピュータ等では画像メモリは画面のビットマップと
１対１対応して、大容量のものが使用され、画像データ
は、画面単位で書き込みと読み出しが行われる。

【０００３】このように高性能で、ある程度以上の価格
を必要とする画像メモリは設計当初より、パソコン等の
価格に組み込まれている。一方、カラオケ装置やゲーム
機等では、重要な音源回路等他の機能にはできるだけ高
性能なものを割り当てるが、販売台数が多く、広大な数
の普及性のために、最小のコストによる回路構成として
低価格を実現している。カラオケ装置やゲーム機等で
は、市場に標準品として供給されている、汎用の２ライ
ン構成の画像メモリを使用し、コストの削減を果たしな
がら、表示機能の満足を実現している。

【０００４】図５において、従来の画像データの転送装
置について説明する。動作時間ＲＯＭ４は中央演算装置
ＣＰＵ６に対して、データを取扱う上での準備時間を指
示するもので、例えば、３．６４０６ｎｓをアドレスホ
ールドタイムやアドレスセットアップタイム等に設定す
る。バス幅ＲＯＭ５はＣＰＵ６に対して、取扱データの
バス幅を指示するもので、例えば、１６ビットをデータ
のバス幅に設定する。

【０００５】動作時間ＲＯＭ４の３．６４０６ｎｓとバ
ス幅ＲＯＭ５の１６ビットは固定的に設定されたもの
で、半導体回路の作成時に決められている。さて、別回
路で処理された画像データは、中央演算装置のＣＰＵ６
に入力され、１６ビットのデータ毎に書き込み回路７に
送られる。

【０００６】書き込み回路７はＣＰＵ６からの指示に従
い、ラインメモリ３内のライン３ａまたはライン３ｂに
１６ビットのデータを交互に書き込む。ラインメモリ３
は独立したライン３ａとライン３ｂとから構成され、ラ
イン３ａとライン３ｂとは対をなす同一の構成である。
ライン３ａとライン３ｂととは例えば（５１２ｗ）×１
６ビットバスの半導体メモリからそれぞれ構成される。
読み出し回路８はＣＰＵ６からの指示に従い、１６ビッ
トのデータをラインメモリ３内のライン３ａまたはライ
ン３ｂから交互に読み出す。

【０００７】ライン３ａまたはライン３ｂから交互に読
み出された１６ビットのデータは、表示装置１の液晶パ
ネルやＣＲＴに送られ、表示される。図４で、従来の２
ライン構成の画像用のラインメモリ３について全体の動
作を説明する。カラオケ装置やゲーム機等の表示装置１
の画面は、最も粗い表示を例に取ると、縦横２６３×２
６３の画素より構成される。

【０００８】画面は、２６３乃至５２６本の走査線２を
１／６０秒の間に、上から下に順次敷きつめて表示され
ている。、 カラオケ装置の背景画像やゲーム機の変化
する画像の１画面分を表示する場合、（１／６０）・
（１／２６３〜１／５２６）秒の速度で、走査線２毎に
ラインメモリ３に表示データを書き込み、読み出して表
示している。

【０００９】ラインメモリ３に１６ビット毎に書き込
み、全て書き終えた後、その表示データの１６ビットを
最初から読み出して表示していく。通常、普及型で低コ
ストのラインメモリ３は２個並列に設けてあり、書き込
みと読み出しをそれぞれ切り替えて待ち時間を短くし
て、ながら、連続した表示を可能としている。

【００１０】図３のタイミングチャートにおいて、基本
クロックａは”Ｈ”、”Ｌ”タイムが７．２８１２ｎｓ
の（１／１５．６２５）・１，０００，０００ｈｚであ
り、アドレスホールドタイムｔ１とアドレスセットアッ
プタイムｔ２とリードデータラッチアップタイムｔ３が
同じ３．６４０６ｎｓである。その後に０番目の１６ビ
ットデータが書き込まれ、基本クロックａの１．５パル
スでラインメモリ３内のライン３ａに１２ビットデータ
が書き込まれ、同時に他方のライン３ｂから読み出され
る。

【００１１】この動作を繰り返すと、次の基本クロック
ａ１．５パルスでラインメモリ３内のライン３ｂに１番
目の１６ビットデータが書き込まれ、同時に他方のライ
ン３ａから読み出される。従って、基本クロックａの３
パルスＴ１の時間で３２ビットデータが書き込まれ、同
時に他方のライン３ａから読み出される。

【００１２】１本の走査線２に何ビットのデータを割り
当てるかは、画像の質によりビット数が変化するが、通
常の画像データの場合、従来はラインメモリ２に書き込
むデータ幅が１６ビットバスであるので、その動作スピ
ードが２１ＭＨＺとなっていた。この動作スピードは、
普及型で低コストのラインメモリ３のＡＣスペック規格
がぎりぎりであり、背景画像の動きやゲーム画面の変化
が最大になると、画像データ転送が規格一杯になり、温
度変化や電圧変動によりラインメモリ３の動作エラーを
起こす場合があった。

【００１３】

【発明が解決しようとする課題】ゲームの展開と画面の
表示に限界があり、表示すべき画面が、処理系から次々
に送られてくると、温度、電源電圧の変動によりパルス
の立ち上がりが遅れると、画像が流れたりして見ずらく
なる。この発明だは、普及型で低コストのラインメモリ
３が動作規格が一杯のスピードで動作しても、ＡＣスペ
ック規格がぎりぎりであっても、カラオケ装置やゲーム
機等の設置された環境の温度変化、電源電圧変動に影響
されずに、ラインメモリの書き込みや読み出し時に安定
した動作、正常に動作する画面データの転送装置を提供
することを目的としている。本発明はラインメモリに書
き込むデータバス幅を１６ビットから３２ビットに拡張
することにより、データ転送の高速化を図っている。

【００１４】

【課題を解決するための手段】本発明は、一対のライン
メモリと、いづれか一方のラインメモリに択一的に画像
データを書き込む書き込み回路と、この書き込み動作に
同期していづれか一方のラインメモリから択一的に画像
データを読み出し表示装置に送る読み出し回路と、所定
の初期動作時間と所定の画像データのバス幅を前記書き
込み回路と前記読み出し回路とに指示する中央演算装置
とを備えた画面データの転送装置を改良する。前記一対
のラインメモリの記憶容量を増加して構成し、所定の初
期動作時間より長い初期動作時間を設定して前記中央演
算装置に送る動作時間設定回路と、所定の画像データの
バス幅より長い画像データのバス幅を設定して前記中央
演算装置に送るバス幅設定回路とを設ける。設定した初
期動作時間と設定したバス幅とを前記中央演算装置は前
記書き込み回路と前記読み出し回路に指示する。入力さ
れる画像データについて、前記指示した初期動作時間と
前記指示したバス幅とに従って、書き込み回路は前記い
ずれか一方のラインメモリに画像データを書き込むとと
もに読み出し回路は前記いずれか一方のラインメモリか
ら画像データを読み出す。一定時間に転送する画像デー
タの量を増大し、一定量の画像データを転送する時間を
短縮する。

【００１５】

【発明の実施の形態】

実施の形態１．図１において、この発明の画面データの
転送装置について説明する。動作時間設定回路１２は、
このシステムを構成するハードウェアの環境で決まる各
回路の初期動作時間及び、より長い初期動作時間を設定
することができる。初期動作時間は、データ取扱上の準
備時間等を示すもので、パルスの立ち上がり時間等が該
当し、設定した初期動作時間は中央演算装置ＣＰＵ６に
対して送られる。

【００１６】所定のハードウェアの環境では、画像デー
タ転送時の初期動作時間が例えば、アドレスホールドタ
イムやアドレスセットアップタイム等であり、初期動作
時間が図２、３のクロックの１／４時間、３．６４２６
ｎｓであれば、動作時間設定回路１２はより長い初期動
作時間７．２８１２ｎｓを設定できる。

【００１７】バス幅設定回路１３はこのシステムを構成
するハードウェアの環境で決められた画像データのバス
幅及び、より長い画像データのバス幅を設定することが
できる。ここで、設定した画像データのバス幅を中央演
算装置ＣＰＵ＆に送る。例えば、バス幅が所定のハード
ウェアの環境では１６ビットであれば、長いパルス幅は
バス幅設定回路１３が、２倍の３２ビッットのバス幅に
設定できる。

【００１８】ＣＰＵ６には、別の処理系から画像データ
が送られてきており、書き込み回路７にこの画像データ
をバス幅３２ビット単位で送る。ＣＰＵ６は、書き込み
回路７と読み出し回路７に制御信号としてバス幅３２ビ
ット情報と初期動作時間の３．６４２６ｎｓまたは、よ
り長い７．２８１２ｎｓ情報を送る。

【００１９】ラインメモリ３は独立したライン１０とラ
イン１１とから構成され、ライン１０とライン１１とは
対をなす同一の構成である。ライン１０とライン１１と
は例えば（２５６ｗ・８ビット）×４の３２ビットバス
の半導体メモリからそれぞれ構成される。この半導体メ
モリ１０、１１は従来より倍の容量であるが、素子とし
ては単純構成であり、（５１２ｗ）×１６ビットバスの
半導体とほぼ同じ規格、同じ各価格体系の商品である。

【００２０】書き込み回路７は画像データをバス幅３２
ビット単位でライン１０またはライン１１のいずれかに
選択的に送り、選択された位置に書き込む。書き込み回
路７の選択は交互に行われ、ライン１０からライン１１
へ、ライン１１からライン１０へと変更される。

【００２１】読み出し回路８はＣＰＵ６からの指示に従
い、画像データをバス幅３２ビット単位でライン１０ま
たはライン１１のいずれかから選択的に読み出す。読み
出し回路８の選択は交互に行われ、ライン１１からライ
ン１０へ、ライン１０からライン１１へと変更される。
３２ビットの画像データをラインメモリ３内のライン１
１またはライン１０から交互に読み出す。ライン１０ま
たはライン１１から交互に読み出された３２ビットの画
像データは、表示装置１の液晶パネルやＣＲＴに送ら
れ、表示される。

【００２２】まず、第一の動作を図２のタイミングチャ
ートに従って説明する。図２のタイミングチャートでは
上方には初期動作時間とバス幅を変更する前の従来の動
作タイミングを、下方には初期動作時間は同じでバス幅
を変更した後本願の動作タイミングを対比して示してい
る。この場合は、初期動作時間は画像データの転送装置
が装着されるハードゥエアの構成環境で決定された例え
ば、１／４クロックの３．６４０６ｎｓのままに動作時
間設定回路１２は設定する。

【００２３】一方、バス幅設定回路１３はバス幅を１６
ビットから長い３２ビットに変更して設定する。基本ク
ロックａはパルスの”Ｈ”、”Ｌ”タイムがそれぞれ
７．２８１２ｎｓの（１／１５．６２５）・１，００
０，０００ｈｚであり、初期動作時間のアドレスホール
ドタイムｔ１とアドレスセットアップタイムｔ２とリー
ドデータラッチアップタイムｔ３が同じ３．６４０６ｎ
ｓである。

【００２４】３．６４０６ｎｓ×３の後に、０番目の３
２ビットデータが書き込み回路７によりラインメモリ３
のライン１０に，画像データが３２ビット単位で書き込
まれる（基本クロックａの１．５パルスで３２ビット転
送）。同時間では従来はバス幅が１６ビットのため１６
ビットしか転送しない。ここで、ラインメモリ３内のラ
イン１１に画像データが既に書き込まれていれば、ライ
ン１０への書き込みと同時に、読み出し回路８により他
方のライン１１から３２ビット単位の画像データが読み
出される。

【００２５】この動作を繰り返すと、次の基本クロック
ａの１．５パルスでラインメモリ３のライン１１に１番
目の３２ビットデータが書き込まれ、同時に他方のライ
ン１０から以前の動作で書き込まれた３２ビットデータ
が読み出される。従来では、基本クロックａの３パルス
Ｔ１の時間で１６ビット×２＝３２ビットのデータしか
ラインメモリ３から転送されないが、本発明では、３パ
ルスＴ１の時間で２倍の３２ビット×２＝６２ビットの
データがラインメモリ３から表示装置１に転送される。

【００２６】次に、第二の動作を図３のタイミングチャ
ートに従って説明する。図３のタイミングチャートでは
上方には初期動作時間とバス幅を変更する前の従来の動
作タイミングを、下方には初期動作時間とバス幅をとも
に長くした後の本願の動作タイミングを対比して示して
いる。この場合は、初期動作時間を３．６４０６ｎｓか
ら下記のように長めに、動作時間設定回路１２は設定す
る。

【００２７】更に、バス幅設定回路１３もバス幅を１６
ビットから長い３２ビットに変更して設定する。基本ク
ロックａはパルスの”Ｈ”、”Ｌ”タイムがそれぞれは
７．２８１２ｎｓであるが、時間設定回路１２は初期動
作時間のアドレスホールドタイムｔ１を５．０００ｎｓ
に、アドレスセットアップタイムｔ２を１０．６２５ｎ
ｓに、リードデータラッチアップタイムｔ３を１５．６
２５ｎｓにそれぞれ設定する。

【００２８】（５．０００＋１０．６２５＋１５．６２
５）ｎｓ後の１パルス（１５．６２５ｎｓ）間に、０番
目の３２ビットデータが書き込み回路７により、ライン
メモリ３のライン１０に，３２ビット単位で書き込まれ
る（基本クロックａの３パルスＴ１の時間で３２ビット
転送）。ここでも、ラインメモリ３内のライン１１に画
像データが既に書き込まれていれば、ライン１０への書
き込みと同時に、読み出し回路８により他方のライン１
１から３２ビット単位の画像データが読み出される。

【００２９】同時間では従来も１６ビット×２＝３２ビ
ット転送するが、バス幅が１６ビットのため２回の初期
動作準備の動作をするために、規格上時間の余裕が少な
い。この第２動作では、初期動作時間を倍以上に長めに
したため、従来と転送データ量は同じでも、規格上時間
の余裕がおおきくなり、温度や電源電圧の変動に影響さ
れずに、安定したデータ転送が実現できる。

【００３０】バスが１６ビットから３２ビットになった
ため同じスピードでも、一定時間内での書き込むデータ
量が２倍になる。バスが１６ビットから３２ビットにな
ったため転送対象のデータ量が同じなら、全ての書き込
みに要する時間が１／２になり規格的に余裕ができる。

【００３１】カラオケ装置の背景画面やゲーム機の高速
な画面の切り替えでも、十分に追随し、画面が乱れるこ
となく、設置環境の温度変化や、電源電圧の変動があっ
ても画像が流れたりすることなく、常に安定した画像が
見られる。

【図面の簡単な説明】

【図１】本発明の画像データの転送装置のブロック図で
ある。

【図２】本発明の画像データの転送装置の一の動作を説
明するタイミング波形ある。

【図３】本発明の画像データの転送装置の他の動作を説
明するタイミング波形ある。

【図４】一般的な画像データの画面とラインメモリの概
念を示す図である。

【図５】従来の画像データの転送装置のブロック図であ
る。

【符号の説明】

１ 表示装置 ２ 走査線 ３ ラインメモリ ６ ＣＰＵ ７ 書き込み回路 ８ 読み出し回路 １０、１１ ライン １２ 動作時間設定回路 １３ バス幅設定回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 一対のラインメモリと、いづれか一方の
   ラインメモリに択一的に画像データを書き込む書き込み
   回路と、この書き込み動作に同期していづれか一方のラ
   インメモリから択一的に画像データを読み出し表示装置
   に送る読み出し回路と、所定の初期動作時間と所定の画
   像データのバス幅を前記書き込み回路と前記読み出し回
   路とに指示する中央演算装置とを備えた画面データの転
   送装置において、 前記一対のラインメモリの記憶容量を増加して構成し、 前記所定の初期動作時間より長い初期動作時間を設定し
   て前記中央演算装置に送る動作時間設定回路と、 前記所定の画像データのバス幅より長い画像データのバ
   ス幅を設定して前記中央演算装置に送るバス幅設定回路
   とを設け、 前記設定した初期動作時間と前記設定したバス幅とを前
   記中央演算装置は前記書き込み回路と前記読み出し回路
   に指示し、 入力される画像データについて、前記指示した初期動作
   時間と前記指示したバス幅とに従って、前記書き込み回
   路は前記いずれか一方のラインメモリに画像データを書
   き込むとともに前記読み出し回路は前記いずれか一方の
   ラインメモリから画像データを読み出して、 一定時間に転送する画像データの量を増大し、一定量の
   画像データを転送する時間を短縮するようにしたことを
   特徴とする画像データの転送装置。