JPS606988A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS606988A JPS606988A JP58114166A JP11416683A JPS606988A JP S606988 A JPS606988 A JP S606988A JP 58114166 A JP58114166 A JP 58114166A JP 11416683 A JP11416683 A JP 11416683A JP S606988 A JPS606988 A JP S606988A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image memory
- data
- display device
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は画像表示装置直に関するものであシ、より特定
的にはイメージ表示、グラフィック表示等を行うための
ピットマツプ形表示装置忙関する。
的にはイメージ表示、グラフィック表示等を行うための
ピットマツプ形表示装置忙関する。
〈技術の背景及び従来技術と問題点ン
イメージ表示、グラフィック表示等を陰極線管表示器（
ＣＲＴ）等に表示するとき、例えばベクトル、円などの
図形を表示するとき、表示器の１ドツト毎に対応する表
示データを予め計算し、画像メモリに記憶し、所定のタ
イミングで画像メモリの表示データをＣＲＴに表示させ
るよう傾している。
ＣＲＴ）等に表示するとき、例えばベクトル、円などの
図形を表示するとき、表示器の１ドツト毎に対応する表
示データを予め計算し、画像メモリに記憶し、所定のタ
イミングで画像メモリの表示データをＣＲＴに表示させ
るよう傾している。
第１図はこのようなビットマツプ形表示装置の表示制御
部の構成を示すものであり、該表示装置は、例えばベク
トルを発生する表示データ発生器５、該表示データ発生
器からのビット単位のデータを記憶し、表示制御回路７
を介して表示器８に表示データを出力する画像メモリ６
を有している。
部の構成を示すものであり、該表示装置は、例えばベク
トルを発生する表示データ発生器５、該表示データ発生
器からのビット単位のデータを記憶し、表示制御回路７
を介して表示器８に表示データを出力する画像メモリ６
を有している。
また表示装置は、上記データの記憶及び出力を制御する
ための１表示用アドレス計算回路１、書込用アドレス計
算回路２、タイミング制御回路３及びマルチプレクサ４
を有している。
ための１表示用アドレス計算回路１、書込用アドレス計
算回路２、タイミング制御回路３及びマルチプレクサ４
を有している。
第１図に図示の表示装置は第２図に図示のタイミングで
表示を行う。まずタイミング制御回路３から発せられた
クロック信号ＣＬＫ’に同期してマルチプレクサ４が作
動し、１込・読出制御信号ｓ４を出力する。信号Ｓ４の
論理「１」の場合は表示のための画像メモリ６からのデ
ータ出力が行なわれ、また論理「０」の場合は発生器５
がらのデータが画像メモリへの書込みが行なわれる。す
なわち画像メモリ６は書込と読出のために時分割で作動
するようになっている。
表示を行う。まずタイミング制御回路３から発せられた
クロック信号ＣＬＫ’に同期してマルチプレクサ４が作
動し、１込・読出制御信号ｓ４を出力する。信号Ｓ４の
論理「１」の場合は表示のための画像メモリ６からのデ
ータ出力が行なわれ、また論理「０」の場合は発生器５
がらのデータが画像メモリへの書込みが行なわれる。す
なわち画像メモリ６は書込と読出のために時分割で作動
するようになっている。
このような従来の表示器＃におり′Ｃは１画像メモリ容
量が大きいので、例えば］０２４Ｘ１０２４ドツトの表
示器を用いた場合の画像メモリ容証は約１メガビツトに
なる、表示装置の価格上の制約等からダイナミックＲＡ
Ｍを用いる場合が多い。スタティックＲＡＭ高速ではあ
るが商価になりすぎること、１素子当りの各社が小さい
ので数多くの素子を用いねばならぬこと、消費電力が大
きいことなどが難点である。ところがダイナミックＲＡ
ＭはスタティックＲＡＭ程の高速性はないから、発生器
５での計算が高速に行なわれ、また表示器８への表示も
比較的高速に行なわれるとしても、第２図に示すように
時分割でアクセスされた場合、画像メモリ６のス♂−ド
が溢路となり、実効的な表示スピードが向上できないと
いう問題点がある。
量が大きいので、例えば］０２４Ｘ１０２４ドツトの表
示器を用いた場合の画像メモリ容証は約１メガビツトに
なる、表示装置の価格上の制約等からダイナミックＲＡ
Ｍを用いる場合が多い。スタティックＲＡＭ高速ではあ
るが商価になりすぎること、１素子当りの各社が小さい
ので数多くの素子を用いねばならぬこと、消費電力が大
きいことなどが難点である。ところがダイナミックＲＡ
ＭはスタティックＲＡＭ程の高速性はないから、発生器
５での計算が高速に行なわれ、また表示器８への表示も
比較的高速に行なわれるとしても、第２図に示すように
時分割でアクセスされた場合、画像メモリ６のス♂−ド
が溢路となり、実効的な表示スピードが向上できないと
いう問題点がある。
このような問題点を解決する方法としては、画像メモリ
６内のダイナミックＲＡＭを比較的容幇の小さいものを
数多く設けて並列的に書込み、ＲノＹ出しができるよう
にすることが考えられる。しかしながらこのような方法
は素子数が増加するにつれて制御回路が複雑化し、寸法
的にも大きくなり、実質的に高価格になることが予想さ
れる。
６内のダイナミックＲＡＭを比較的容幇の小さいものを
数多く設けて並列的に書込み、ＲノＹ出しができるよう
にすることが考えられる。しかしながらこのような方法
は素子数が増加するにつれて制御回路が複雑化し、寸法
的にも大きくなり、実質的に高価格になることが予想さ
れる。
単に高速化のためにスタティックＲＡＭ等の篩速記憶素
子を用いることは前述の通り高価格となる。
子を用いることは前述の通り高価格となる。
また１つの表示器上に２種以上の情報、図形等を対比的
に表示させたら、一方の情報に対し他方の情報を移動さ
せたりすることがあるが、上述の装置及び制御方式では
このような応答性が満足すべき状態にないとされる場合
が多い。
に表示させたら、一方の情報に対し他方の情報を移動さ
せたりすることがあるが、上述の装置及び制御方式では
このような応答性が満足すべき状態にないとされる場合
が多い。
〈発明の目的〉
本発明の目的は、上述の従来技術の問題点を解決し、低
価格を維持しつつ表示スピード°を実質的に向上するこ
とのできる画像表示装置を提供することにある。
価格を維持しつつ表示スピード°を実質的に向上するこ
とのできる画像表示装置を提供することにある。
本発明の上記目的は、従来の画像メモリに代えて書込用
画像メモリと読出用画像メモリを設け、かつ書込用画像
メモリから読出用画像メモリへのデータ転送を、水平及
び垂直帰線時間を用いて行うことにより達成される。
画像メモリと読出用画像メモリを設け、かつ書込用画像
メモリから読出用画像メモリへのデータ転送を、水平及
び垂直帰線時間を用いて行うことにより達成される。
〈発明の構成〉
本発明によれば、表示器に表示すべきデータが書込まれ
該書込まれたデータを前記表示器に出力する画像メモリ
を有し画像情報全表示する装置において、前記表示器へ
の表示データの出力とは独立に表示データが書込まれる
ようにされた書込用画像メモリ、及び該書込用画像メモ
リへの表示データの書込みとは独立に前記表示器に表示
データを出力する読出用画像メモ＋１−ｊ、設け、前記
表示器の水平帰線時間及び垂直帰線時間の間に前記書込
用画像メモリに書込れたデータを前記読出用画像メモ１
）に転送するようにしたことを特徴とする、画像表示装
置が提供される。
該書込まれたデータを前記表示器に出力する画像メモリ
を有し画像情報全表示する装置において、前記表示器へ
の表示データの出力とは独立に表示データが書込まれる
ようにされた書込用画像メモリ、及び該書込用画像メモ
リへの表示データの書込みとは独立に前記表示器に表示
データを出力する読出用画像メモ＋１−ｊ、設け、前記
表示器の水平帰線時間及び垂直帰線時間の間に前記書込
用画像メモリに書込れたデータを前記読出用画像メモ１
）に転送するようにしたことを特徴とする、画像表示装
置が提供される。
〈発明の実施例〉
本発明の一実施例について第３図′ｆ：参照して下記に
述べる。
述べる。
第３図は本発明によるビットマツプ形表示装置６１の関
連部を図示するものであり、当該表示装置は、表示用ア
ドレス計算開路１、書込用アドレス計算回路２、表示デ
〜り発生器５、表示制御回路７、表示器８を有している
。当該表示装置はさらにタイミング制御回路９、マルチ
プレクサｌｌ、１２、硬１．込用１７ｒｉ７像メモリ】
３．読出用画像メモリ１４゜バッファ回路】５、及び転
送アドレスｔｌＩＩ；４回路１０を具えている。
連部を図示するものであり、当該表示装置は、表示用ア
ドレス計算開路１、書込用アドレス計算回路２、表示デ
〜り発生器５、表示制御回路７、表示器８を有している
。当該表示装置はさらにタイミング制御回路９、マルチ
プレクサｌｌ、１２、硬１．込用１７ｒｉ７像メモリ】
３．読出用画像メモリ１４゜バッファ回路】５、及び転
送アドレスｔｌＩＩ；４回路１０を具えている。
書込用画像メモＩ＋ １３と続出用１血像メモリ】４は
同じ容量であり、また従来の画像メモリと同様の記憶素
子、例えばダイナミックＲＡＭが用いられている。書込
用「（１１像メモリ１３及び続出用画像メモリ］４は両
者とも書込又は読出しのいずれの態様においても作動し
得るものであるが、後述するようにそれぞれ、主として
書込用、読出用に用いる。またノぐノファ回路】５は、
書込用画像メモリ】３から読出用画像メモＩＩ １４へ
データを転送するための回路である。
同じ容量であり、また従来の画像メモリと同様の記憶素
子、例えばダイナミックＲＡＭが用いられている。書込
用「（１１像メモリ１３及び続出用画像メモリ］４は両
者とも書込又は読出しのいずれの態様においても作動し
得るものであるが、後述するようにそれぞれ、主として
書込用、読出用に用いる。またノぐノファ回路】５は、
書込用画像メモリ】３から読出用画像メモＩＩ １４へ
データを転送するための回路である。
以下第３図装置の動作について第４図を参胛して説明す
る。
る。
表示データ発生器５において、例えばベクトルを計算し
表示器８のドツト当りの表示データを書込用画像メモリ
】３に記憶させる。この記憶は、書込用アドレス計算回
路２でアドレスが計算され、そのアドレスがマルチプレ
クサ１１に印加され、タイミング制御回路９からのクロ
ック信号ＣＬＫが論理ｒＯＪのときのみマルチプレクサ
１１から沓込用了ドレスがアドレス信号として画像メモ
リ１３に印加されることにより行なわれる。信号Ｓｌｌ
はＣＬＫの反転信号で論理「１」の場合に、書込アドレ
スが書込用画像メモリに与えられ表示データ発生器５か
らの表示データが書込用画像メモリ１３に記憶されるこ
とを示している。
表示器８のドツト当りの表示データを書込用画像メモリ
】３に記憶させる。この記憶は、書込用アドレス計算回
路２でアドレスが計算され、そのアドレスがマルチプレ
クサ１１に印加され、タイミング制御回路９からのクロ
ック信号ＣＬＫが論理ｒＯＪのときのみマルチプレクサ
１１から沓込用了ドレスがアドレス信号として画像メモ
リ１３に印加されることにより行なわれる。信号Ｓｌｌ
はＣＬＫの反転信号で論理「１」の場合に、書込アドレ
スが書込用画像メモリに与えられ表示データ発生器５か
らの表示データが書込用画像メモリ１３に記憶されるこ
とを示している。
以上の如＜Ｖ活用画像メモリ１３に記憶された表示デー
タは、ＣＬＫの論理が「ｌ」のとき、すなわちｔｌｌ〜
Ｌ１４＋ ｔ２ ｒ ｊ３１〜ｔａｓのときバッファ回
路１５を介して読出用画像メモリＪ４に転送される。す
なわちこの転送は転送アドレス計算回路ｌＯにより計算
されたアドレスがマルチプレクサ１１に印加され、タイ
ミング制御回路９がらのクロック信号ＣＬＫが論理「１
」のときのみマルチプレクサ】１からアドレス信号とし
て画像メモリ１３に印加されることにより、順次書込用
画像メモリ】３から読出用画像メモＩ＋１４１Ｃ時分割
的に転送される。
タは、ＣＬＫの論理が「ｌ」のとき、すなわちｔｌｌ〜
Ｌ１４＋ ｔ２ ｒ ｊ３１〜ｔａｓのときバッファ回
路１５を介して読出用画像メモリＪ４に転送される。す
なわちこの転送は転送アドレス計算回路ｌＯにより計算
されたアドレスがマルチプレクサ１１に印加され、タイ
ミング制御回路９がらのクロック信号ＣＬＫが論理「１
」のときのみマルチプレクサ】１からアドレス信号とし
て画像メモリ１３に印加されることにより、順次書込用
画像メモリ】３から読出用画像メモＩ＋１４１Ｃ時分割
的に転送される。
このようにして転送された表示データは、表示器８に出
力され所望の表示情報が得られる。表示は上記書込と同
じタイミング、即ち信号Ｓ］２が論理「】」の場合に、
読出し用画像メモ１月４に？ 水用Ｔドレス計算回路１
で計算した表示アドレスが与えられ、それによって出方
されたメモリのデータが表示制御回路７を介して表示器
８に与えられることによって行゛なわれる。
力され所望の表示情報が得られる。表示は上記書込と同
じタイミング、即ち信号Ｓ］２が論理「】」の場合に、
読出し用画像メモ１月４に？ 水用Ｔドレス計算回路１
で計算した表示アドレスが与えられ、それによって出方
されたメモリのデータが表示制御回路７を介して表示器
８に与えられることによって行゛なわれる。
一方、ＣＬＫのタイミングｔｌｌ〜を夏４１ ｔ３１〜
ｔ３３は表示器の水平帰線時間、ｔ２は垂直帰線時間に
相当している。これらの時間は元々表示器への表示とし
ては無駄な時間であるから、このような時間を利用して
、書込用画像メモリ１３から読出用画像メモリ】４への
データ転送はより有効な時間活用であることを意味して
いる・ また第４図から明らかなように、書込用画像メモリ】３
への表示データの書込みと、表示用画像メモリ１４から
表示器８への表示は独立かつ同時的に行うことができる
。このことは、従来装置において第２図に例示の如き場
合に比し、はぼ２倍の実効表示スピードになったことを
意味］−でいる。
ｔ３３は表示器の水平帰線時間、ｔ２は垂直帰線時間に
相当している。これらの時間は元々表示器への表示とし
ては無駄な時間であるから、このような時間を利用して
、書込用画像メモリ１３から読出用画像メモリ】４への
データ転送はより有効な時間活用であることを意味して
いる・ また第４図から明らかなように、書込用画像メモリ】３
への表示データの書込みと、表示用画像メモリ１４から
表示器８への表示は独立かつ同時的に行うことができる
。このことは、従来装置において第２図に例示の如き場
合に比し、はぼ２倍の実効表示スピードになったことを
意味］−でいる。
例えば、成る種の表示要求をして表示終了するまでの時
間が約半分になる。
間が約半分になる。
〈発明の効果〉
以上のように本発明によれば、特に高価な回路素子を用
いることなく、又複雑な回路構成を採らず、実質的に表
示スピードを向上させることができる。
いることなく、又複雑な回路構成を採らず、実質的に表
示スピードを向上させることができる。
第１図は従来の表示装置の構成図、第２図は第１図のｆ
８置の動作を説明するための信号特性図、第３図は本発
明の一実施例としての表示装置の構成図、第４図は第３
図装置の動作を説明するための信号特性図、である。 １・・・表示用アドレス計算回路、２・・・書込用アド
レス計詣回路、３・・・タイミング制御回路、４・・・
マルチプレクサ、５・・・表示データ発生器、６・・・
画像メモリ、７・・・表示制御回路、８・・・表示器、
９・・・タイミング制御回路、１０・・・転送子ドレス
計算回路、１１．１２・・・マルチプレクサ、】３・・
・書込用画像メモリ、１４・・・読出用画像メモリ、１
５・・・バッファ回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第１図 す 第２図 第３図 第４図
８置の動作を説明するための信号特性図、第３図は本発
明の一実施例としての表示装置の構成図、第４図は第３
図装置の動作を説明するための信号特性図、である。 １・・・表示用アドレス計算回路、２・・・書込用アド
レス計詣回路、３・・・タイミング制御回路、４・・・
マルチプレクサ、５・・・表示データ発生器、６・・・
画像メモリ、７・・・表示制御回路、８・・・表示器、
９・・・タイミング制御回路、１０・・・転送子ドレス
計算回路、１１．１２・・・マルチプレクサ、】３・・
・書込用画像メモリ、１４・・・読出用画像メモリ、１
５・・・バッファ回路。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第１図 す 第２図 第３図 第４図
Claims (1)
- ■１表示器に表示すべきデータが書込まれ該書込まれた
データを前記表示器に出力する画像メ干１７ （、有し
画像情報を表示する装置において、前記表示器への表示
データの出力とは独立に表示データが書込まれるように
された書込用画像メモリ、及び該書込用画像メモリへの
表示データの書込みとは独立に前記表示器に表示データ
全出力する読出用画像メモリを設け、前記表示器の水平
帰線時間及び垂直帰線時間の間に前記書込用画像メモリ
に書込れたデータを前記読出用画像メモリに転送するよ
うにしたことを特徴とする、画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114166A JPS606988A (ja) | 1983-06-27 | 1983-06-27 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114166A JPS606988A (ja) | 1983-06-27 | 1983-06-27 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS606988A true JPS606988A (ja) | 1985-01-14 |
Family
ID=14630817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58114166A Pending JPS606988A (ja) | 1983-06-27 | 1983-06-27 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606988A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62253195A (ja) * | 1986-01-13 | 1987-11-04 | 株式会社日立製作所 | 復号・書込み・読出し手段を有する情報処理装置 |
| JPH0264597A (ja) * | 1988-08-31 | 1990-03-05 | Oki Electric Ind Co Ltd | 表示データ転送制御方式 |
-
1983
- 1983-06-27 JP JP58114166A patent/JPS606988A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62253195A (ja) * | 1986-01-13 | 1987-11-04 | 株式会社日立製作所 | 復号・書込み・読出し手段を有する情報処理装置 |
| JPH0264597A (ja) * | 1988-08-31 | 1990-03-05 | Oki Electric Ind Co Ltd | 表示データ転送制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907086A (en) | Method and apparatus for overlaying a displayable image with a second image | |
| US4688190A (en) | High speed frame buffer refresh apparatus and method | |
| US5099331A (en) | Apparatus for overlaying a displayed image with a second image | |
| EP0097778A2 (en) | Digital storage | |
| TWI306587B (en) | Control device for display panel and display apparatus having same | |
| JPS6072020A (ja) | デュアルポ−トメモリ回路 | |
| US5258843A (en) | Method and apparatus for overlaying displayable information | |
| JPH07287978A (ja) | ダイナミックランダムアクセスメモリ、ダイナミックランダムアクセスメモリのアクセス方法及びシステム | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPS6261092A (ja) | 表示装置 | |
| JPH11508056A (ja) | 二重パネルｌｃｄ表示装置を備えたコンピュータ・システム | |
| JPS606988A (ja) | 画像表示装置 | |
| JPH0361199B2 (ja) | ||
| JP3809242B2 (ja) | 画像データの転送装置 | |
| JPS593471A (ja) | 画像メモリ制御方式 | |
| JPS6218595A (ja) | 表示装置 | |
| JPS61290486A (ja) | 表示制御装置 | |
| JPS6337388A (ja) | 連続画像表示方式 | |
| JPH05165445A (ja) | 表示制御回路 | |
| JPS62293288A (ja) | 文字パタ−ン転送方式 | |
| JP4974127B2 (ja) | 半導体メモリ装置及び情報処理方法 | |
| JPS5812590B2 (ja) | 表示装置 | |
| JPH03171087A (ja) | 画像処理装置 | |
| JPS58102982A (ja) | 画像表示装置 | |
| JPH0281397A (ja) | 画像メモリ装置 |