JPS5812590B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明は表示装置、具体的には、ＣＲＴ表示装置におけ
る画面のリフレッシュに関する。

一般的なリフレッシュ手法に関し、一例を簡単に述べる
。

ＣＲＴ画面の表示データを一画面分あるいはそれ以上の
記憶容量を持つ画面リフレッシュ用記憶装置から読出し
、該データを一担ラインバツファと称する画面の一行分
に相当する記憶容量を持つ記憶素子に保持し、画面の表
示タイミングに同期して表示データを該ラインバツファ
より取り出して表示する方式が一般的である。

この場合、リフレッシュ用記憶装置のアクセスタイムと
表示タイミングの時間関係等から二行分のラインバツフ
ァを用意して実現するのが一般的である。

又、他の例としては最近の記憶装置のアクセスタイムの
高速化に伴い、リフレッシュ用記憶装置から読出された
データを前述の様なラインバツファを設けずに表示する
方式が一般的になってきている。

しかしながら前者の場合、二行分のラインバツファとそ
のコントロール回路が必要になることによる不経済性が
ある。

又、後者の場合、表示期間中、常に画面のリフレッシュ
の為にリフレッシュ用記憶装置のアクセスが行われ、表
示データの書換え等のリフレッシュ動作以外の為に記憶
装置をアクセスするタイミングは画面の表示期間以外、
いわゆるブランク期間に行うのが一般的である。

しかしながら、このブランク期間がーフレーム時間に占
める割合は５０％以下であるのが普通である。

従ってこのブランク期間に画面のリフレッシュ動作以外
の多量のアクセスを行う場合、時間的制約が大きく、高
速処理に支障をきたす様な不都合が生じる。

本発明は上記欠点に鑑みてなされたものであり、二行分
のラインバツファを持つことの不経済性、更にはブラン
ク期間のみを利用することの時間的制約を取り除き、リ
フレッシュ用記憶装置に対するリフレッシュ動作以外の
処理の高速性を一行分のラインバツファを持つことによ
って実現することのできる画面リフレッシュ方式を備え
た表示装置を提供することを目的とする。

以下、図面を用いて本発明に関し詳細に説明する。

第１図は本発明における表示装置の実施例を示すハード
ウエアブロック図である。

図において１はＣＲＴ画面表示用のデータあるいはアト
リビュ−トを一画面分あるいはそれ以上の記憶容量で記
憶するリフレッシュメモリＲＡＭ、２は前記リフレッシ
ュメモリＲＡＭ１の一行分のデータを一時記憶するライ
ンバツファＬＢ，３は前記リフレッシュメモリＲＡＭ１
およびラインバツファＬＢ２からの読出しデータをマル
チプレクスするマルチプレクサＭＵＸ，４は表示用ドッ
トパターンを記憶するキャラクタジエネレータＣＧ，５
は表示関係一切の制御を行うディスプレイコントローラ
ＣＲＴＣ，６はラスクスキャンタイプディスプレイであ
る。

又１１は前記ディスプレイコントローラＣＲＴＣ５から
出力されるリフレッシュメモリＲＡＭ１及びラインバツ
ファＬＢ２へのアドレスライン、１２は前記リフレッシ
ュメモリＲＡＭ１からのＤＡＴＡＲＥＡＤ指示信号ライ
ン、１３はラインバツファＬＢ２のＤＡＴＡＷＲＩＴＥ
指示ライン、１４はラインバツファＬＢ２のＤＡＴＡＲ
ＥＡＤ指示ライン、１５は前記ディスプレイコントロー
ラＣＲＴＣ５からキャラクタジエネレータＣＧ４へのラ
スクアドレスライン、１６は前記マルチプレクサＭＵＸ
３の出力選択指示ラインであり、この出力選択はディス
プレイコントローラＣＲＴＣ５により指示される。

又、２１はリフレッシュメモリＲＡＭ１からラインバツ
ファＬＢ２への、あるいはラインバツファＬＢ２をバイ
パスして直接マルチプレクサＭＵＸ３へ接続される表示
データライン、２２は前記ラインバツファＬＢ２からの
表示データライン、２３は前記マルチプレクサＭＵＸ３
の出力ライン、２４は前記キャラクタジエネレータから
のトツドパターン信号ライン、２５はＣＲＴ表示信号（
ＶＩＤＥＯ）及び同期信号（水平・垂直）等のＣＲＴイ
ンターフェースラインである。

第２図はＣＲＴ画面上の一画素を示した図であり、一例
として一行分のラスク数を１２本としてＲＯ〜Ｒ１１ま
でラスクアドレスを示している。

尚、第１図において、リフレッシュメモリＲＡＭ１及び
ラインバツファＬＢ２の出力がトライステートコントロ
ールを行なえば、マルチプレクサＭＵＸ３は不必要であ
る。

以下、第１図・第２図を使用して詳細な動作を説明する
が、その前に動作概念につき簡単に述べる。

まず、ラスクアドレスＲ。の時にリフレッシュメモリＲ
ＡＭ１から読出したデータをラインバツファＬＢ２に書
込むと同時にキャラクタジエネレータ４へ送り、そのラ
スクの表示を行い、次のラスクアドレスＲ１からＲ１１
まではリフレッシュメモリＲＡＭ１へのアクセスは行な
わず、ラインバツファＬＢ２からのみデータを読出して
表示するものである。

以下、詳細動作につき第１図・第２図を用いて詳細に説
明する。

まず、ディスプレイコントローラＣＲＴＣ５からリフレ
ッシュメモリＲＡＭ１へ表示すべきデータの保持されて
いるアドレスをライン１１を通じて、又読出し指示ライ
ンを１２を通じて行う。

この読出し指示は第２図で示したラスタＲ。

の時のみ発生する。読出し指示を受けたリフレッシュメ
モリＲＡＭＩではアドレスに従ったデータの出力をライ
ン２１に対して行う。

一方、ディスプレイコントローラＣＲＴＣ５はマルチプ
レクサ３に対してライン２１のデータを出力する様選択
指示を行う。

従ってラスタＲ。のときはマルチプレクサＭＵＸ３の出
力ライン２３にはライン２１のデータが出力される。

更にディスプレイコントローラＣＲＴＣ５はラインバツ
ファＬＢ２に対し、ライン１３を通じて書込み指示を行
う。

ラインバツファＬＢ２では書込み指示に従ってライン２
１のデータを順次アドレスライン１１の示すアドレスに
書込みを行う。

書込み指示？ラスタＲ。

の時のみ発生する。尚、ラインバツファＬＢ２で使用す
るアドレスビット数はアドレスライン１１の全ビット数
である必要はない。

一方、ライン２３に出力された表示データはキャラクタ
ジエネレータＣＧ４によりドットパターンに変換され、
該キャラクタジエネレータＣＧ４によるドット出力はデ
ィスプレイコントローラＣＲＴＣ５へ入力され、更にこ
のディスプレイコントローラＣＲＴＣ５よりブラウン管
ＣＲＴ６へ送出され表示される。

この様にしてラスタＲ。の処理が終了するとラスタＲに
移行するが、ラスタＲ。

の場合と異なるところはリフレッシュメモリＲＡＭ１に
対してデータの読出し指示が出なくて、ラインバツファ
ＬＢ２に対して読出し指示がライン１４を通じて行われ
ることである。

そして、マルチプレクサＭＵＸ３ではラインバツファＬ
Ｂ２からの読出しデータライン２２を選択してライン２
３へ出力する。

このマルチプレクサＭＵＸ３への選択指示はディスプレ
イコントローラＣＲＴＣ５からライン１６を通じて行な
われている。

ラスタＲ１の処理が終わるとラスタＲ２に移行するが、
ラスタＲ２からＲｌｌまではラスタＲ１と同一動作を行
う。

尚、本発明動作説明では、表示データそのものの説明を
行ったが、画面修飾を行う場合画面修飾用データの取扱
いも同様であることは言うまでもない。

以上説明の如く、本発明によるとラインバツファ１行分
のみで、表示装置としての高速処理が可能である。

又、今後１メモリチップの大容量化が更に進んだ時、イ
ンテリジエンシイを有する表示装置では、ＣＲＴのリフ
レッシュメモリとシステムメモリがチップ上で共存する
可能性が種々の要因により非常に大きく、この時ライン
バツファを持たない表示装置ではシステムのパフォーマ
ンスが著しく低下する。

【図面の簡単な説明】

第１図は本発明の実施例を示すハードウエアブロック図
、第２図は、ＣＲＴ画面上の一画素を示す図である。

Claims (1)

【特許請求の範囲】
1. １ ラスタスキャンタイプの表示装置において、リフレ
   ッシュの為画面一画面分あるいはそれ以上の容量を有す
   る記憶装置と、この記憶装置に接続され画面一行分のデ
   ータを格納するラインバツファと、このラインバツファ
   の出力ラインと前記リフレッシュメモリからのデータが
   前記ラインバツファをバイパスして出力される出力ライ
   ンとの切換え制御を外部信号により必要に応じて行う手
   段と、この手段からの出力データをドットパターンに変
   換するキャラクタジエネレータと、このキャラクタジエ
   ネレータからのパターン出力をＣＲＴ画面上に表示する
   様に制御してなる制御手段とを具備することを特徴とす
   る表示装置。