JPS61137186A

JPS61137186A - 表示制御装置

Info

Publication number: JPS61137186A
Application number: JP59257411A
Authority: JP
Inventors: 徳光　重則
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-12-07
Filing date: 1984-12-07
Publication date: 1986-06-24
Also published as: JPH0469908B2; DE3543252A1; US4780708A; DE3543252C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は表示制御装置に係シ、特にラスタースキャン方
式のカラーグラフィック表示装置に使用される画像メモ
リの表示制御装置に関する。

〔発明の技術的背景とその問題点〕

テレビジ四ン信号の垂直帰線期間内で今まで無信号部分
であった水平走査期間に、ディジタル信号を重畳して伝
送する文字放送システムが開発されている。この文字放
送システムの受信端末では。

伝送される文字・図形情報を画像データとして一旦画像
メモリに蓄積し、蓄積した画像データを読み出してラス
タースキャン方式のカラーグラフィック表示装置に表示
している。

上記システムの表示画面の画素数は、第１０図に示すよ
うに２４８（横）　Ｘ　２０４　（縦）となっている。

一方１着色、フラッシング（明滅）等の機能は１画面情
報の伝送時間の短縮や端末価格の低減のため。

機能ブロックを単位として行なう。この機能ブロックの
最小単位を構成する画素数は４（横）×４（縦）である
。そこで、輝度情報であるドツトパターンＤＰ　４（横
）×４（縦）に対して１色情報である文字・図形色（前
景色）ＦＧと文字・図形背景色（背景色）ＢＧが夫々４
ビツトずつ、さらにフラッシングの位相情報ＣＣが４ビ
ツト割シ当てられている。ここで、前景色ＦＧ、背景色
ＢＧの４ビツトの色情報は赤色情報Ｒ９緑色情報Ｇ、青
色情報Ｂ、半輝度情報ＲＩから構成されている。

以上のように、ドツトパターンＤＰ４ビットに対して前
景色ＦＧ、背景色ＢＧ、位相情報ＣＣが各４ビツトずつ
割シ肖てられている。また、上記システムにおいては、
従来、画像データの処理ｆｄ　８ビツト単位で行なわれ
ることが多く、画像メモリのデータバスは通常８ビツト
構成となっている。従って。

８ビツト構成のデータバスで画像データを処理する場合
、８画素（８ビツト）の表示期間にドツトパターンＤＰ
８ピット、前景色ＦＧ８ビット、背景色ＢＧ８ビット、
位相情報ＣＣ８ビットの４種類の８ピツトデータを画像
メモリから読み出さなければならない。

また、上記システムの画像メモリとしては、ピット当シ
の単価が安く大容量に適するダイナミックＲＡＭ　（以
下ＤＲＡＭという）を用いることが多い。

ところが、Ｄ　ＲＡＭは通常サイクルタイムが２００〜
２６０ｎｓｅｃであるため比較的アクセス時間が遅い。

データの読み出し基準を周波数５．７３ＭＨｚ　（周期
約１７５ｎｓｅｃ　）の表示クロックＣＰとした場合、
データの読み出しには、１り買ツクＣＰ期間（１７５ｎ
ｓｅｃ）では間に合わず、２クロックＣＰ期間（３５０
ｎ　ｓｅｃ　）必要となる。従って、従来の表示制御装
置では、８ビツト期間は第１１図に示すように、全て４
′ＰＩＬ類の表示用データの読み出しに使われてしまう
。第１１図（ｂ）において、　ＤＰＡｄｒ、　ＦＧＡｄ
ｒ、　ＢＧＡｄｒ、　ＣＣＡｄｒは夫々ＤＦ、　ＦＧ、
　ＢＧ、　ＣＣの各アドレスを出力している期間を示す
。即ち１画像メモリは５表示期間中にあっては表示用デ
ータの読み出し専用となってしまい１画像メモリへのデ
ータの書き込み等は非表示期間のみ可能となシ、データ
書き込み効率が悪くなる欠点を有していた。

上記欠点を除去するために画像メモリとしてアクセス時
間の速いスタティックＲＡＭを用いると。

表示期間中にもサイクルスチルによってデータの書き込
みが可能となるが、画像メモリが高価とカシ、カつハー
ドウェアのタイミング設計も難しくなる。また１画像メ
モリを同一アドレス空間上に設定せず、第１２図（ａ）
〜（ｄ）に示すように４種類のデータ毎に格納する空間
を分割して並列に配列することによっても１表示期間中
のデータ書き込みは可能になるが、メモリの空き領域が
増大するとともに、メモリ素子数が増加して回路規模が
大きくなる問題がある。

さらに、２画面分の画面情報を格納する画像メそりを持
ち、２画面分の画面情報を１画面に合成して表示するハ
イブリッド表示を行なう場合がある。従来、１画面分の
画像メモリを制御する従来の表示制御装置を２個用いる
ことにより、２画面分の画面情報を独立に読み出して上
記ハイブリッド表示を実現していた。しかし、回路規模
が増大し、端末コストも上昇してしまう問題点を有して
いた。

〔発明の目的〕

本発明の目的は１表示期間中にも画像メモリに画像デー
タを８き込めるモード、複数両面分の画面情報を画像メ
モリから独立に読み出すモード等。

設定されたモードに応じて種々のアドレス供給を画像メ
モリに行ないうる表示制御装置を提供することにある。

〔発明の概要〕

この発明では、例えば第１図に示すように画像メモリ１
０へのデータバスＭＤを１６ビツト構成にして。

１６ビツト期間に４種類の表示用データの読み出し期間
の他に画像メモリ１０へのアクセス期間を設ける。この
アクセス期間をモードレジスタ４０に設定されたモード
に応じて表示用のアドレスを種々のアドレスに切換える
ことによって１画像メモリ１０に対して種々のアドレッ
シングを可能としている。

〔発明の実施例〕

以下、図面を参照して本発明の表示制御装置を。

文字放送システムの受信端末に適用した場合の一実施例
について説明する。

この実施例では第１図に示す画像メモリ１０へのデータ
バスＭＤを１６ビツト構成とし、１６ビツト期間中に４
種類の１６ビツトの表示用データ、即ちドツトパターン
ＤＰ、前景色ＦＧ、背景色ＢＧ、位相情報ＣＣを読み出
している。この場合も８ビツト構成のデータバス時と同
様に、データの読み出しには２クロックＣＰ期間必要と
なるので、１６ビツトバス構成にした場合には第２図に
示すように１６ビツト期間中に表示データ読み出し以外
の目的の画像メモリ１０のアクセス期間が４期間設けら
れる。第２図（ｂ）においてＡＣＣＥＳＳは画像メモリ
１０をＣＰＵ等によってアクセスすべきアドレスが出力
されるアクセス期間を示す。さらに、この実施例では上
記４個のアクセス期間をアドレッシングモードレジスタ
４０にセットされたアドレッシングモードに応シて切換
えて使うことによ９１画像メモリ１０に対して種々のア
ドレッシングを実現している。

また、文字放送システムにおける表示画面の画素構成は
第１０図を用いて上述したように、　２４８＠）Ｘ２０
４（縦）となっている。従って、横及び縦とも画像表示
領域上の座標として８ビツトのアドレス（以下、夫々Ｘ
アドレス、Ｘアドレスという）で表現される。この実施
例では１画像メモリ１０へのデータバスＭＤを１６ビツ
ト構成とし、横方向１６ビツトを一括して処理するので
、８ビツトの表示領域上のＸアドレスの上位４ビツトが
実際に画像メモリに与えられる横方向単位のアドレスと
なる。また、前景色Ｆ（ｌ）、背景色ＢＧ、位相情報Ｃ
Ｃ１の着色情報は、４（横）×４（縦）に各々４ビツト
の情報が割り当てられているので、上記着色情報の縦方
向のアドレスは８ビツトの表示領域上のＸアドレスの上
位６ビツトを使用することになる。

次に、本実施例のブロック図を示す第１図を参照して、
その説明をする。

同図において１画像メモリ１０には１画面を構成する４
種類の画像データ、例えばドツトパターンＤＰ、前景色
ＦＧ、背景色ＢＧ、位相情報ＣＣが同一アドレス空間上
に、１６ビツト並列に格納されている。

この画像メモリ１０に供給するアクセスアドレスはアド
レス発生部２０によって発生する。ここで、Ｘ＋Ｙ、Ｙ
’アドレスカウンタ２１〜２３はラスタースキャン方式
のカラーグラフィック表示装置に表示するだめの表示用
データの読み出しアドレスを発生し。

ワード、ラインアドレスレジスタ冴、２５はＣＰＵ等の
制御部が上記画像メモリｌｏに画像データをアクセスす
るときのアクセス先アドレスを発生する。

また、　ｘ、　ｙ、　ｙ’アドレスレジスタが〜銘は、
スクロール表示を行なう際の表示開始アドレスを格納し
、これによりスクロール表示を実現している。

上記Ｘアドレスカウンタ２１はラスメースキャンに同期
した表示用のクロックＣＰを計数する８ピツ　トのカウ
ンタで、上述した表示用の８ビツトのＸアドレスを発生
する。この場合、カウンタ２１の上位４ビツト出力Ｘ４
〜〜が画像メモリ１０に与えられる横方向アドレスとな
ル、下位４ビット出カＸｏ〜Ｘ、は１６ビツト期間内の
タイミングを発生させる基準として用いられる。一方、
Ｙアドレスカウンタ乙は１水平周期に同期した水平ドラ
イブパルスＨＤを計数する８ビツトのカウンタで１表示
用の８ビツトのＸアドレスを発生する。上述したように
。

ドツトパターンＤＰの縦方向のアドレスは、カウンタｎ
の全出力Ｙ０〜Ｙ、が使用され、前景色ＦＧ、背景色Ｂ
Ｇ、位相情報ＣＣ等の着色情報の縦方向のアドレスは、
上位６ビツト出力Ｙ！〜Ｙ、が使われる。また。

Ｙ′アドレスカウンタ器は上記Ｙアドレスカウンタ乙と
同等のカウンタであり、詳細は後述するが。

これにより画像メモリ１０に２画面分の画像データを格
納した場合でも、２画面の表示を独立に行なうことが可
能になる。

ワードアドレスレジスタ冴は１画像メモリ１０のアクセ
ス先のワード単位の横方向アドレス４ピツ）　（ＢＡｏ
−ＢＡＩ）と１画像データの種類に対応した同一アドレ
ス空間内の領域を指定する２ビツト（”０．Ｐｌ）の計
６ビツト構成である。ラインアドレスレジスタ６はアク
セス先の縦方向のアドレス８ピッ）（ＬＡ、〜ＬＡ、　
）で構成される。以上、レジスタ冴、２５はＣＰＵの出
力ポートとたっており１図示し々いアドレスデコーダか
ら出力されるラッチパルスによってデータバスＤ上に出
力されているアドレスデータＢＡｏ−Ｂｉ２．　Ｐｏ、
　Ｐ、　、　ＬＡｏ−ＬＡ、がラッチされる。

また、アドレスレジスタ２６〜２８は夫々横スクロール
表示や縦スクロール表示を行なうため、アドレスカウン
タ２１〜２３に一定のタイミングでロードする表示開始
アドレスを格納しておくレジスタで、表示開始アドレス
を変えるととによって横スクロール表示や縦スクロール
表示を実現している。ここで、Ｘアドレスカウンタ２１
にはＸアドレスレジスタあに格納された表示開始Ｘアド
レスを水平周期１ｆＬ位のロードパルスＨＬでロードし
、Ｙ、Ｙ’アドレスカウンタ２２．、２３にはｙ、ｙ’
アドレスレジスタに格納された表示開始Ｙ、Ｙ’アドレ
スを垂直周期単位のロードパルスＶＬでロードしている
。

上記アドレス発生部２０が発生する複数のアドレスを画
像メモリ１０に供給するタイミングは、タイミンク制御
信号発生部（資）によって規定される。即ち、このタイ
ミング制御信号発生部間は、上記Ｘアドレスカウンタ２
１から与えられる下位４ビツトＸ０〜Ｘ８をデコードし
て、クロックＣＰの１６ビツト期間内のタイミングを、
第２図に示すように８期間に時分割して発生する。

ここで、この実施例では第３図に画像メモリ１０の内容
を示すように、３種類の画像データの格納形態、即ちア
ドレッシングモードを有している。

モードＩは第３図（ａ）に示すように１画面分の画像デ
ータを格納し、モード■は２画面分の画像データを格納
し、上述したハイブリッド表示を行なうモードである（
第３図ｂ）。また、モード■は着色を４（横）×４（縦
）画素単位では危く１画素単位に行なう、いわゆるドツ
ト単位着色モードである（第３図Ｃ）。上記３種類のモ
ード毎に画像メモリ１０へ供給するアドレスは異なるの
で、アドレッシングモードレジスタ４０に上記３種類の
モードを格納して、アドレス供給の制御を行左う。

即ち、このアドレッシングモードレジスタ４０に格納さ
れたアドレッシングモードと、上記タイミング制御信号
発生部（資）が発生する１６ビツト期間内のアクセスタ
イミングに応じて、アドレススイッチ５０がアドレス発
生部２０から供給される種々のアドレスを切換えてアド
レスバスＭＡを介して画像メモリ１０に与えている。こ
れにより１画像メモリ１０からは与えられたアドレスに
より画像データがアクセスされる。ここで、ＣＰＵが画
像データを読み出す場合には読み出し用データレジスタ
６１を介して、また書き込み場合には書き込み用データ
レジスタ６２を介して行なう。一方、表示用の画像デー
タを読み出す場合には％ＲＧＢデコーダレジスタ群６３
に一旦読み出され、ここでＲＧＢ信号に変換して表示装
置に出力する。

次に、上述した実施例の３種類のモード毎の動作につい
て、第３図乃至第９図を参照して説明する。

まず、モードＩは第３図（ａ）に示すように、１画面分
の画像データを画像メモリ１０に格納し、タイミング制
御信号発生部３０が１６ビツト期間に設けた４つのアク
セス期間ＡＣＣＥＳＳを画像メモリ１０への書き込み期
間ＷＲＩ　Ｔ　Ｅとして使用する。この書き込み期間Ｗ
Ｒ，ＩＴＥ　（第４図ｄ）には、ワードアドレスレジス
タＵとラインアドレスレジスタ５の出力が第５図に示す
アドレスとしてアドレススイッチ艶から画像メモリ１０
へ供給される。また、第４図（ｄ）にオイテＤＰＡｄｒ
、　ＦＧＡｄｒ　、　ＢＧＡｄｒ、　ＣＣＡｄｒはＤＰ
。

ＦＧ、　ＢＧ、　ＣＣを画像メそす１０から読み出す期
間を示し、夫々の情報に対応するアドレスが、第５図に
示すようにＸアドレスカウンタ２１．Ｙアドレスカウン
タｎから画像メモリ１０に与えられる。ことで。

画像メモリ１０の上位ビットのアドレスＡｌｔにより輝
度情報（ドツトパターンＤＰ）と色情報（前景色ＦＧ。

背景色ＢＧ、位相情報ＣＣ）を格納する空間を分割する
。さらに色情報では、Ｘアドレスカウンタ２１の出力Ｘ
２　、　Ｘｓ　（第４図す、ｃ）であるアドレスＡＩ（
１、Ａ１１により上記ＦＧ、　ＢＧ、　ＣＯの格納空間
を規定している。

このモードＩは、いわゆるサイクルスチールと呼ばれる
モードで、表示期間中にもＣＰＵが画像メモリ１０へ画
像データのアクセスを行なうことが可能とな９１画像デ
ータの書き込み効率が向上する。

モード■は第３図の）に示すように２画面分の画像デー
タを画像メモリ１０に格納し、４個のアクセス期間ＡＣ
ＣＥＳＳにもう１つの表示データ用のアドレスを出力す
るモードで、ＤＰ　Ａｄｒ、　ＦＧ’　Ａ、ｄｒ　ＢＧ
’Ａｄｒ、　ＣＣＡｄｒ期間（第６図ｄ）にＸアドレス
カウンタ２１とＹ′アドレスカウンタ乙の出力を第７図
に示すアドレスとしてアドレススイッチ５０から画像メ
モリ１０へ供給する。ＤＰＡｄｒ、・・・、ＣＣＡｄｒ
期間については、モードＩと同じである。ここで１画像
メモリ１０の最上位ピッ）　Ａ１３により２画面の画像
データを格納する空間を区別している。このモード■は
、２つの独立した表示画面のアドレスを供給するモード
で、上述したハイブリッド表示モードに対応している。

また、縦方向のアドレスの発生に関しは、Ｙアドレスカ
ウンタｎとＹ′アドレスカウンタ乙の２個を独立に有し
ているため、２画面独立に縦スクロール表示を行左える
利点を有する。ただし、ＣＰＵ等による画像データの画
像メモリ１０への書き込みは、第６図（ｄ）からも分か
るように表示期間中には行万えず、非表示期間中のみ可
能となる。

次に、モード■はモードＩと同様に４個のアクセス期間
ＡＣＣＦ！８８を画像メモリ１０への書き込み期間ＷＲ
Ｉ　Ｔ　Ｅとして使用する（第８図ｄ）が、ドツト単位
着色を実現するため画像メモリ１０には４個のドツトパ
ターン面を格納している（第３図Ｃ）。

例えば、ドツトパターンＤＰＩには８面（赤色情報の面
）　、　ＤＰ２には０面（緑色情報の而）　、　ＤＰ３
には８面（青色情報の面）　、　ＤＰ４には工面（輝度
情報の面）を対応させて、１画素単位に８色２階調。

即ち１６色の細精な着色を行なう。そこで、第８図（ｄ
）におけるＤＰＩＡｄｒ、　ＤＰ２Ａｄｒ、　ＤＰ３Ａ
ｄｒ、　ＤＰ４Ａｄｒ期間にＸアドレスカウンタ２１と
Ｙアドレスカウンタｎの出力を第９図に示すように画像
メモリ１０に供給する。ここで、Ｘアドレスカウンタ２
１の出力Ｘ２゜ＸＳ（第８図す、ｃ）であるアドレスＡ
１２．　Ａ、３により。

上記ドツトパターンＤＰＩ〜ＤＰ４の格納空間を分割し
ている。書き込み期間ＷＲ，Ｉ　Ｔ　Ｅにおけるアドレ
ス供給はモード■のときと同じである。このモード■で
もモードＩのときと同様に１表示期間中にも画像メモリ
１０への書き込みが行なえるのは言うまでもない。

以上説明したように、この実施例では画像メそり１０の
データバスＭＤを１６ビツト構成にし、１６ビツト期間
に４個のアクセス期間ＡＣＣＥＳＳを設け、さらに７ド
レツシングモードレジスタ荀に格納された３種類のモー
ドに応じてアドレス発生部２０から供給されるアドレス
をアドレススイッチ５０が切換えて出力することにより
、画像メモリ１０に対して種々のアドレッシングを可能
としている。従って。

モードに応じた最適な画像メモリ１０のアドレス制御を
行ないうる利点を有する。

さらに、この実施例の表示制御装置をＬＳＩ化した場合
には、アドレッシングモードを変えるだけで、１個のＬ
ＳＩで種々のシステム、例えばサイクルスチルモード、
ハイブリッドモード、ドツト単位着色モードに対応でき
る。

なお、本発明は上記実施例で説明したデータバスの構成
、アドレッシングモードの種類に限定されるものではな
い。また、文字放送システムの受信端末に限定されるも
のでもない。

〔発明の効果〕

本発明によれば２画像メモリに対し、設定されたモード
に応じたアドレッシングを行なえるので、画像メそりの
同一アドレス空間上に格納された複数種類の画像データ
を効率よくアクセスすることができるとともに、複数画
面の画像データのアドレス制御も行なうことが可能とな
る。

【図面の簡単な説明】

第１図は本発明の表示制御装置に係る一実施例を示すブ
ロック図、第２図、第４図、第６図及び第８図は第１図
に示す実施例の動作を説明するメイξングチャート、第
３図は画像メモリの内容を示すメモリマツプ、第５図、
第７図及び第９図はアドレススイッチが供給するアドレ
スを示す説明図、第１０図は表示画面の画素構成を示す
構成図。第１１図は従来の表示制御装置の動作を説明するりｔで
ある。１０・・・画像メモリ２０・・・アドレス発生部加・・・タイミング制御信号発生部４０・・・アドレッシングモードレジスメ関・・・アド
レススイッチ代理人　弁理士　　則　近　憲　佑（ほか１名）ｍ　　　＝　　　ｏ　　　℃ ２図（ａ）（ｂ）（Ｃ）（ｄ）

Claims

【特許請求の範囲】少なくとも１画面を構成する複数種類の画像データを、
画像表示領域上の座標に対応した各々のアドレスによっ
て、同一アドレス空間上に格納する画像メモリと、この画像メモリをアクセスすべき複数のアドレスであっ
て、少なくとも前記複数種類の画像データのアクセスに
対応したアドレスを発生するアドレス発生手段と、このアドレス発生手段が発生する複数のアドレスを前記
画像メモリに供給すべきアクセスタイミングを、所定期
間を時分割して規定するタイミング制御手段と、前記複数種類の画像データが前記画像メモリに格納され
るべき格納形態を設定するモード設定手段と、このモード設定手段により設定された前記画像データの
格納形態、及び前記タイミング制御手段により規定され
るアクセスタイミングに応じて、前記アドレス発生手段
が発生するアドレスを切換えて前記画像メモリに供給す
るアドレス切換え手段とを具備したことを特徴とする表
示制御装置。